JPS6024979B2 - 分散形優先競合の自己制御方法および装置 - Google Patents
分散形優先競合の自己制御方法および装置Info
- Publication number
- JPS6024979B2 JPS6024979B2 JP3537881A JP3537881A JPS6024979B2 JP S6024979 B2 JPS6024979 B2 JP S6024979B2 JP 3537881 A JP3537881 A JP 3537881A JP 3537881 A JP3537881 A JP 3537881A JP S6024979 B2 JPS6024979 B2 JP S6024979B2
- Authority
- JP
- Japan
- Prior art keywords
- devices
- time
- shared device
- shared
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は複数の装置が共有システムを構成している場合
の優先制御方法および装置に関する。
の優先制御方法および装置に関する。
複数の袋暦が共有バスラィンに接続されていて、共有バ
スラィンを介して各々の装置が情報伝送をおこなう場合
が少なくない。また複数装置が共有する装置があって、
それぞれ独立に接続されているが、同時にその装置を使
用することはできず、何らかの優先制御をおこなわない
と競合の問題が発生し混乱する。したがって上記のよう
な共有バスあるいは共有装置（以下これらの類を共有資
源を呼ぶ）の使用にあたって何らかの優先制御をおこな
う必要がある。この問題に対し従釆は次のような方式が
とられていた。その１つに、複数装置からの使用要求を
制御する優先制御装置を設ける方式がある。
スラィンを介して各々の装置が情報伝送をおこなう場合
が少なくない。また複数装置が共有する装置があって、
それぞれ独立に接続されているが、同時にその装置を使
用することはできず、何らかの優先制御をおこなわない
と競合の問題が発生し混乱する。したがって上記のよう
な共有バスあるいは共有装置（以下これらの類を共有資
源を呼ぶ）の使用にあたって何らかの優先制御をおこな
う必要がある。この問題に対し従釆は次のような方式が
とられていた。その１つに、複数装置からの使用要求を
制御する優先制御装置を設ける方式がある。
この装置は複数装置からの使用要求を受け付け、あらか
じめ定められた優先順位にしたがって各装置に対し共有
資源の使用許可を与える。しかしながら優先制御装置が
必要であること、要求受付、許可信号の返送などのため
の信号線が必要になることさらには該優先制御装置の異
常は該複数装置の全てに影響を与えるなどの欠点がある
。他の例には特公昭５５−２９４５ｙ号がある。
じめ定められた優先順位にしたがって各装置に対し共有
資源の使用許可を与える。しかしながら優先制御装置が
必要であること、要求受付、許可信号の返送などのため
の信号線が必要になることさらには該優先制御装置の異
常は該複数装置の全てに影響を与えるなどの欠点がある
。他の例には特公昭５５−２９４５ｙ号がある。
これは前記のような集中的な優先制御装置を設けない方
式である。競合制御を分散形にするとともに、ラウンド
ロビンに資源の使用権が渡るようにしたもので、優先度
記憶素子のリセット信号線、マスク信号線などが必要で
、所謂デイジィチェイン方式に該当する。しかしチェィ
ンの一部を取外したり、あるいは故障したりするとそれ
に続く装置の優先制御が不可能になる欠点がある。また
この種の技術として、特関昭５４一８１７私号もあるが
、同様の欠点を有する。本発明の目的は、これらの欠点
を解決するためになされたもので、特別な優先制御装置
を設けることなく、簡単な構成でかつシステム構成の変
更に対しても柔軟に対処し得るような、共有資源の優先
制御方法および装置を提供することにある。
式である。競合制御を分散形にするとともに、ラウンド
ロビンに資源の使用権が渡るようにしたもので、優先度
記憶素子のリセット信号線、マスク信号線などが必要で
、所謂デイジィチェイン方式に該当する。しかしチェィ
ンの一部を取外したり、あるいは故障したりするとそれ
に続く装置の優先制御が不可能になる欠点がある。また
この種の技術として、特関昭５４一８１７私号もあるが
、同様の欠点を有する。本発明の目的は、これらの欠点
を解決するためになされたもので、特別な優先制御装置
を設けることなく、簡単な構成でかつシステム構成の変
更に対しても柔軟に対処し得るような、共有資源の優先
制御方法および装置を提供することにある。
本発明は、１つの資源を共有する各装置において、共有
資源が現在いずれかの装置に使用されているか否かを判
別し、共有資源が使用されなくなった時刻又は使用され
なくなるであろう予測時刻からの経過時間を測定し、各
装置に設定された各各異なる固有の時間に上記測定経過
時間が等しくなった時、もしその装置が共有資源の使用
を要求していれば共有資源の使用権を得、共有資源を使
用できるようにしたことに特徴がある。以下、本発明の
実施例を図面により説明する。
資源が現在いずれかの装置に使用されているか否かを判
別し、共有資源が使用されなくなった時刻又は使用され
なくなるであろう予測時刻からの経過時間を測定し、各
装置に設定された各各異なる固有の時間に上記測定経過
時間が等しくなった時、もしその装置が共有資源の使用
を要求していれば共有資源の使用権を得、共有資源を使
用できるようにしたことに特徴がある。以下、本発明の
実施例を図面により説明する。
第１図は本発明の一実施例を示す。共有資源１０は、バ
ス１０１を介して複数の装置（この例では計算機ＣＰＵ
）１１〜１３に接続されている。本実施例で共有資源１
０を１／０（入出力装置）とすると、１／０１０を使用
する際は必ずバス１０１を介しておこなう。したがって
バス１０１も共有資源である。以下バス１０１を共有資
源として説明する。ＣＰＵＩＩ〜１３はビジーラィン１
００を介して相互に１／０バス１０１の使用状況を監視
している。ピジーライン１００は本実施例では短絡状態
で１／０バス１０１が使用状態であることを示し、オー
プン状態で１／０バス１０１が不便用状態であることを
示す。以下、各ＣＰＵＩＩ〜１３がどのようにして、１
／０バス１０１の使用権を得るかを第２図により説明す
る。第２図は各ＣＰＵＩＩ〜１３の本発明に係る１／０
バス１０１使用権制御回路の部分を示している。サイク
リツクにクロツクＣＬＫのパルスをカウントするカウン
タ１２川こはクロツクパルスが入力されている。ビジー
ラィン１００がショート状態（以下“Ｌ”と表わす）で
あればリセット状態にあり、ビジーラィンがオープン状
態（以下“Ｈ”と表わす）になればカウントを開始する
。すなわちビジーラィンが“Ｌ”から“Ｈ”に変化し、
何れかのＣＰＵが１／０バス１０１の使用を終了すると
各々のＣＰＵＩ１〜１３内のカウンタ１２０は同時にカ
ウントを開始する。カウン夕出力は比較器１２１に入力
され、各ＣＰＵ毎に異なる値に設定されている設定値Ｃ
ｓと比較され、一致したときのみ出力信号を発生し出力
信号Ｔｃによりフリップフロップ１２２をトリガする。
ス１０１を介して複数の装置（この例では計算機ＣＰＵ
）１１〜１３に接続されている。本実施例で共有資源１
０を１／０（入出力装置）とすると、１／０１０を使用
する際は必ずバス１０１を介しておこなう。したがって
バス１０１も共有資源である。以下バス１０１を共有資
源として説明する。ＣＰＵＩＩ〜１３はビジーラィン１
００を介して相互に１／０バス１０１の使用状況を監視
している。ピジーライン１００は本実施例では短絡状態
で１／０バス１０１が使用状態であることを示し、オー
プン状態で１／０バス１０１が不便用状態であることを
示す。以下、各ＣＰＵＩＩ〜１３がどのようにして、１
／０バス１０１の使用権を得るかを第２図により説明す
る。第２図は各ＣＰＵＩＩ〜１３の本発明に係る１／０
バス１０１使用権制御回路の部分を示している。サイク
リツクにクロツクＣＬＫのパルスをカウントするカウン
タ１２川こはクロツクパルスが入力されている。ビジー
ラィン１００がショート状態（以下“Ｌ”と表わす）で
あればリセット状態にあり、ビジーラィンがオープン状
態（以下“Ｈ”と表わす）になればカウントを開始する
。すなわちビジーラィンが“Ｌ”から“Ｈ”に変化し、
何れかのＣＰＵが１／０バス１０１の使用を終了すると
各々のＣＰＵＩ１〜１３内のカウンタ１２０は同時にカ
ウントを開始する。カウン夕出力は比較器１２１に入力
され、各ＣＰＵ毎に異なる値に設定されている設定値Ｃ
ｓと比較され、一致したときのみ出力信号を発生し出力
信号Ｔｃによりフリップフロップ１２２をトリガする。
フリツプフロップ１２２がトリガされた時、もし使用要
求Ｃｒｅｑが無ければ、フリップフロップ１２２はリセ
ット状態を保ち１／０バス１０１に対しても、ピジーラ
イン１００‘こ対しても何ら影響を与えない。
求Ｃｒｅｑが無ければ、フリップフロップ１２２はリセ
ット状態を保ち１／０バス１０１に対しても、ピジーラ
イン１００‘こ対しても何ら影響を与えない。
一方フリツプフロツプがトリガされた時、もし使用要求
（ＣｒＭ）があればフリップフロツプ１２２はセットさ
れ出力信号を発生する。そして、使用要求があってフリ
ップフロップ１ ２２がＯＮという条件で論理積ゲート
１ ２３が○Ｎし、出力ゲート１２５を介して送信デー
タをバス１０１を使用して送信する。バス１０１の占有
を開始するとともにビジーラィン１００を“Ｌ”状態に
する。それは第２図に示すようにトランジスタ回路１２
４で実現することができる。この状態で、他のＣＰＵ（
装置）のカウンタ１２川まリセット状態になるとともに
、当該ＣＰＵ以外のＣＰＵ（当該ＣＰＵを１１とすると
１２，１３）はバス１０１を使用することが出来ない状
態になる。１／０バス１０１の使用権を得たＣＰＵは一
連のデータの送信処理終了後使用要求を解除する。
（ＣｒＭ）があればフリップフロツプ１２２はセットさ
れ出力信号を発生する。そして、使用要求があってフリ
ップフロップ１ ２２がＯＮという条件で論理積ゲート
１ ２３が○Ｎし、出力ゲート１２５を介して送信デー
タをバス１０１を使用して送信する。バス１０１の占有
を開始するとともにビジーラィン１００を“Ｌ”状態に
する。それは第２図に示すようにトランジスタ回路１２
４で実現することができる。この状態で、他のＣＰＵ（
装置）のカウンタ１２川まリセット状態になるとともに
、当該ＣＰＵ以外のＣＰＵ（当該ＣＰＵを１１とすると
１２，１３）はバス１０１を使用することが出来ない状
態になる。１／０バス１０１の使用権を得たＣＰＵは一
連のデータの送信処理終了後使用要求を解除する。
１／０バス１０１に対する出力ゲート１２５を解放し、
同時にビジーラィン１００を“Ｈ”状態にする。
同時にビジーラィン１００を“Ｈ”状態にする。
以後各ＣＰＵ内のカゥンタ１２０は初期状態からカウン
トを開始し上記動作をくりかえす。
トを開始し上記動作をくりかえす。
以上の動作のタイムチャートを第３図ａ〜ｈに示す。第
３図では各ＣＰＵに割当てられている設定値Ｃｓを、Ｃ
ＰＵＩ Ｉは“１”、ＣＰＵ１２は“２”、ＣＰＵ１３
は“３”としている。まず最初カウンタ値が“１”とな
った時点１６０ではＣＰＵＩＩとＣＰＵ１３が使用要求
１５１および１５４を出している。
３図では各ＣＰＵに割当てられている設定値Ｃｓを、Ｃ
ＰＵＩ Ｉは“１”、ＣＰＵ１２は“２”、ＣＰＵ１３
は“３”としている。まず最初カウンタ値が“１”とな
った時点１６０ではＣＰＵＩＩとＣＰＵ１３が使用要求
１５１および１５４を出している。
この時点では設定値が１であるところのＣＰＵＩ１がバ
スの使用権を獲得し、ただちにビジーラィンに対しビジ
ー信号１５０を送出し、バスを使用する。これによりカ
ウンタはリセットされ、その状態はＣＰＵＩＩがバスの
使用を終了するまで続く。ＣＰＵＩ Ｉがバスの使用を
終了１５２するとビジーラィンが解放されカウンタは再
びカウントを開始する。ここでＣＰＵ１３からの使用要
求１５４はカウンタ値が“３”となった時点１６１で受
付けられ、ＣＰＵ１３は上で述べたような所定の動作を
する。その後発せられたＣＰＵ１２からの使用要求１５
７はＣＰＵ１３のバス使用１５５が終了してカウンタ値
が“２”となった時点１６２で受付けられる。１５４は
ＣＰＵ１３がバスの使用を終了１５５して要求を解除し
た点、同時にビジーラィンも解除する１５３。
スの使用権を獲得し、ただちにビジーラィンに対しビジ
ー信号１５０を送出し、バスを使用する。これによりカ
ウンタはリセットされ、その状態はＣＰＵＩＩがバスの
使用を終了するまで続く。ＣＰＵＩ Ｉがバスの使用を
終了１５２するとビジーラィンが解放されカウンタは再
びカウントを開始する。ここでＣＰＵ１３からの使用要
求１５４はカウンタ値が“３”となった時点１６１で受
付けられ、ＣＰＵ１３は上で述べたような所定の動作を
する。その後発せられたＣＰＵ１２からの使用要求１５
７はＣＰＵ１３のバス使用１５５が終了してカウンタ値
が“２”となった時点１６２で受付けられる。１５４は
ＣＰＵ１３がバスの使用を終了１５５して要求を解除し
た点、同時にビジーラィンも解除する１５３。
この実施例では共有資源の使用終了後ビジーラィンを解
除しているが、これはハードウェアの簡素化を図ったも
のである。より一層のスループットの向上を望むならば
、共有資源の使用終了前一定時間内にビジーラィンを解
除する方式が採用できる。ただし、この場合、１つの装
置が共有資源の使用を開始した時点においてそれ以前の
他の装置の共有資源使用が終了していることを保証する
ように上記一定時間を定める必要がある。これは共有資
源の使用効率を高めるためにあらかじめ終了時刻を予測
してカウンタのカウントを開始させ、使用要求が発せら
れている装置が終了に続いていちはやく共有資源の利用
ができるようにするためである。
除しているが、これはハードウェアの簡素化を図ったも
のである。より一層のスループットの向上を望むならば
、共有資源の使用終了前一定時間内にビジーラィンを解
除する方式が採用できる。ただし、この場合、１つの装
置が共有資源の使用を開始した時点においてそれ以前の
他の装置の共有資源使用が終了していることを保証する
ように上記一定時間を定める必要がある。これは共有資
源の使用効率を高めるためにあらかじめ終了時刻を予測
してカウンタのカウントを開始させ、使用要求が発せら
れている装置が終了に続いていちはやく共有資源の利用
ができるようにするためである。
さらに、本実施例ではカウンタおよびクロツクを用いて
バス使用が終了してからの時間を測定しているが、この
部分は例えばワンショット回路等で置き替えることが可
能である。
バス使用が終了してからの時間を測定しているが、この
部分は例えばワンショット回路等で置き替えることが可
能である。
さらに本実施例のようにカウンタおよびクロック信号を
用いる装置においては、長時間にわたり全く使用要求が
発せられない場合、すなわちビジー信号がどの装置から
も発せられない場合には、各クロツクの周波数のズレに
より各カウンタが同期してカウントができなくなる恐れ
がある。
用いる装置においては、長時間にわたり全く使用要求が
発せられない場合、すなわちビジー信号がどの装置から
も発せられない場合には、各クロツクの周波数のズレに
より各カウンタが同期してカウントができなくなる恐れ
がある。
これを避けるために、もしカウンタがカウントアウトし
た場合は、一瞬間強制的にビジー信号を送信するように
しておけば、そのビジー信号によりカウンタの同期がと
れることとなる。また第２図、第３図の説明では固定設
定値として説明したが、可変にすることもできる。
た場合は、一瞬間強制的にビジー信号を送信するように
しておけば、そのビジー信号によりカウンタの同期がと
れることとなる。また第２図、第３図の説明では固定設
定値として説明したが、可変にすることもできる。
最も簡単な方法はデイジィスィッチなどで設定変更する
方法である。以下第４図により設定値の設定法を説明す
る。
方法である。以下第４図により設定値の設定法を説明す
る。
第４図ａは設定値をスイッチ１５川こより設定した例で
あり、システム動作中は固定であるが、システム停止時
にはスイッチにより設定値を変更し、優先制御における
優先度を可変し得るものである。このようにすれば、シ
ステム変更時における優先度変更が容易にできる。第４
図ｂは設定値をソフトウェアプログラマフルとした例で
あり、プログラムによりレジスタ１６０‘こ設定値を設
定できる。
あり、システム動作中は固定であるが、システム停止時
にはスイッチにより設定値を変更し、優先制御における
優先度を可変し得るものである。このようにすれば、シ
ステム変更時における優先度変更が容易にできる。第４
図ｂは設定値をソフトウェアプログラマフルとした例で
あり、プログラムによりレジスタ１６０‘こ設定値を設
定できる。
この方式はソフトウェアによりシステムの構成制御を自
動的に行う場合に効果を発揮する。第４図ｃは設定値の
変更をシステム動作中に行うものであり、優先度が固定
されることを避けるために用いる。
動的に行う場合に効果を発揮する。第４図ｃは設定値の
変更をシステム動作中に行うものであり、優先度が固定
されることを避けるために用いる。
設定値の可変は各々の装置が共有資源を使用する毎にカ
ゥンタ１７０をインクリメント又はデクリメントするこ
とにより行われる。このようにして、各装贋の優先度を
見かけ上無くすことができ、共有資源の使用が特定の装
置に集中することを避けることができる。第４図ｄは、
設定値の一部のみを第４図ｃの方法により自動変更する
もので、各装置を優先度が同一レベルのグループに分類
し、各グループ内にて設定時間を可変とし、グループ間
の優先度は一定に保つたまま、グループ内の優先度を可
変とする場合に適用できる。
ゥンタ１７０をインクリメント又はデクリメントするこ
とにより行われる。このようにして、各装贋の優先度を
見かけ上無くすことができ、共有資源の使用が特定の装
置に集中することを避けることができる。第４図ｄは、
設定値の一部のみを第４図ｃの方法により自動変更する
もので、各装置を優先度が同一レベルのグループに分類
し、各グループ内にて設定時間を可変とし、グループ間
の優先度は一定に保つたまま、グループ内の優先度を可
変とする場合に適用できる。
例えば共有資源を使用する装置の数を１０優先度が同一
レベルの装置の数が４で、４つのグループに分類する場
合については下記のようになる。設定値は１母蚤である
から４ビットバィナリーで実現できる。
レベルの装置の数が４で、４つのグループに分類する場
合については下記のようになる。設定値は１母蚤である
から４ビットバィナリーで実現できる。
このうち、上位の２ビットをグループ単位の優先度設定
用、下位の２ビットをグループ内の優先度設定用とし、
上位２ビットは第４図ａ〜ｂに示す方法にて固定、下位
２ビットは第４図ｃに示す方法でカゥンタ１８０を用い
自動可変とする。例えば、初期設定値が０，１、および
４の装置は、共有資源が使用される毎に、その設定値が
下記のように変化する。初期設定値 ０→１→２→３→０ １→２→３→０→１ ４→５→６→７→４ このようにして、グループ間の優先度は一定に保ったま
ま、グループ内の優先度を可変とすることができる。
用、下位の２ビットをグループ内の優先度設定用とし、
上位２ビットは第４図ａ〜ｂに示す方法にて固定、下位
２ビットは第４図ｃに示す方法でカゥンタ１８０を用い
自動可変とする。例えば、初期設定値が０，１、および
４の装置は、共有資源が使用される毎に、その設定値が
下記のように変化する。初期設定値 ０→１→２→３→０ １→２→３→０→１ ４→５→６→７→４ このようにして、グループ間の優先度は一定に保ったま
ま、グループ内の優先度を可変とすることができる。
第５図は本発明の他の実施例を示す。
第１図と異なるのは第５図における各装置２１〜２３が
ＣＰＵではなく伝送装置であること、伝送ライン２００
がビジーラインをも兼用していることにある。本実施例
では、伝送装置２１〜２３は各々送信受信を行うことが
でき、特に送信権の制御は本発明を採用することにより
、コントローラ不要の簡単な構成にしている。第６図は
第５図における伝送装置２１〜２３の内部のうち送信権
制御の詳細を示したものである。
ＣＰＵではなく伝送装置であること、伝送ライン２００
がビジーラインをも兼用していることにある。本実施例
では、伝送装置２１〜２３は各々送信受信を行うことが
でき、特に送信権の制御は本発明を採用することにより
、コントローラ不要の簡単な構成にしている。第６図は
第５図における伝送装置２１〜２３の内部のうち送信権
制御の詳細を示したものである。
第６図によりその動作を説明する。伝送ライン２００へ
の送信は送信部２２４を介して行い、受信は受信部２２
５を介して行う。
の送信は送信部２２４を介して行い、受信は受信部２２
５を介して行う。
もしも今伝送ライン２０川こいずれかの伝送装置からデ
ータが送出されているとすれば、ワンショツト２２６が
セットされ、カウンタ２２０はリセツトされる。ここで
、ワンショツト２２６の目的は伝送ライン２００上のパ
ルスの有無を判別し、伝送ラインが使用されているか杏
かを知らせる直流的な信号をつくり出すことにある。し
たがって、このワンショット２２６の出力が第２図にお
けるビジーラィンの信号と同機能を果すことになる。す
なわち、１つの送信が終了するとワンショット２２６の
出力が無くなり、カウンタ２２０のカウントが開始され
前記実施例で述べたと同様にして送信部２２４からの送
信を制御する。２２１は比較器、２２２はフリップフロ
ップ、２２３はアンドゲートである。
ータが送出されているとすれば、ワンショツト２２６が
セットされ、カウンタ２２０はリセツトされる。ここで
、ワンショツト２２６の目的は伝送ライン２００上のパ
ルスの有無を判別し、伝送ラインが使用されているか杏
かを知らせる直流的な信号をつくり出すことにある。し
たがって、このワンショット２２６の出力が第２図にお
けるビジーラィンの信号と同機能を果すことになる。す
なわち、１つの送信が終了するとワンショット２２６の
出力が無くなり、カウンタ２２０のカウントが開始され
前記実施例で述べたと同様にして送信部２２４からの送
信を制御する。２２１は比較器、２２２はフリップフロ
ップ、２２３はアンドゲートである。
この実施例では、複数の伝送装置の送信権の制御を特別
な制御線およびコントローラ無しで行うことができ、コ
ストダウンが計れるだけでなく、オンライン状態での伝
送装置の増設、削減が伝送ラインと伝送装置の接続、離
脱の操作のみにて簡単に実現できる。
な制御線およびコントローラ無しで行うことができ、コ
ストダウンが計れるだけでなく、オンライン状態での伝
送装置の増設、削減が伝送ラインと伝送装置の接続、離
脱の操作のみにて簡単に実現できる。
ところで、本実施例では、トランスを介して絶縁された
伝送ラインを挙げたが、これは本発明には無関係であり
、伝送ラインの絶縁の有無、さらには伝送ラインの有無
（有線、繁線）にかかわらず本発明が実施できることは
明らかである。
伝送ラインを挙げたが、これは本発明には無関係であり
、伝送ラインの絶縁の有無、さらには伝送ラインの有無
（有線、繁線）にかかわらず本発明が実施できることは
明らかである。
さらに本実施例では伝送ライン上のパルスの有無を判別
し、伝送ラインが使用されているか否かを検知するため
にワンショットを用いているが、本機能はカウンタ、シ
フトレジスタ等を用いても実現できる。さらに、伝送信
号のパルス間隔がカウンタ１２川こ入力されるクロック
間隔に比べ短かければ本機能が不要となることはいうま
でもない。また第２図、第６図において、動作をより安
定に行なわしめるために、例えば第７図ａ，ｂに示すよ
うに時間遅れ要素１２６，２２７を設けることが望まし
い。
し、伝送ラインが使用されているか否かを検知するため
にワンショットを用いているが、本機能はカウンタ、シ
フトレジスタ等を用いても実現できる。さらに、伝送信
号のパルス間隔がカウンタ１２川こ入力されるクロック
間隔に比べ短かければ本機能が不要となることはいうま
でもない。また第２図、第６図において、動作をより安
定に行なわしめるために、例えば第７図ａ，ｂに示すよ
うに時間遅れ要素１２６，２２７を設けることが望まし
い。
その時の動作タイムチャートを第６図の例について第８
図ａ〜ｈ‘こ示す。これから明らかなように送信部２２
４からの送信信号が２２５を介して回り込んでして動作
を不安定にすることはなくなる。第８図で例えばＴｒで
使用要求Ｃｒｅｑが発せられたとする。
図ａ〜ｈ‘こ示す。これから明らかなように送信部２２
４からの送信信号が２２５を介して回り込んでして動作
を不安定にすることはなくなる。第８図で例えばＴｒで
使用要求Ｃｒｅｑが発せられたとする。
いまこの装置の設定をＣＳとすると、しでカウンタ値と
一致し比較器２２１がＯＮされるとともにフリツプフロ
ツプ２２２がセットされる。ＴＤの出力信号がもる時間
遅れ後ＯＮするとともに送信が開始される。ワンショツ
ト回路２２６はらから○Ｎし続ける。比較器はｔ３でＯ
ＦＦされる。いま送信が終了するとちでＣｒｅｑを解除
するとフリツプフロツプがリセットされｔ６でＴＤの出
力もＯＦＦされる。また本発明によると優先レベルの低
い袋直は何時までも送信の機会が与えられない場合が発
生する。
一致し比較器２２１がＯＮされるとともにフリツプフロ
ツプ２２２がセットされる。ＴＤの出力信号がもる時間
遅れ後ＯＮするとともに送信が開始される。ワンショツ
ト回路２２６はらから○Ｎし続ける。比較器はｔ３でＯ
ＦＦされる。いま送信が終了するとちでＣｒｅｑを解除
するとフリツプフロツプがリセットされｔ６でＴＤの出
力もＯＦＦされる。また本発明によると優先レベルの低
い袋直は何時までも送信の機会が与えられない場合が発
生する。
しかしこれは一回送信した装置は設定値を自己設定変更
し優先レベルを順次シフトするような方法をとれば、少
なくも所定の周期に１回はどの装置の場合であっても共
有資源の利用の機会が与えられる。これは特に固定の優
先レベルがなく、平均的に資源を利用できるようにする
場合に効果がある。以上述べたように本発明によれば分
散している複数台の装置による共有資源の利用の優先制
御が分散形において可能となり、システムが簡単になる
。
し優先レベルを順次シフトするような方法をとれば、少
なくも所定の周期に１回はどの装置の場合であっても共
有資源の利用の機会が与えられる。これは特に固定の優
先レベルがなく、平均的に資源を利用できるようにする
場合に効果がある。以上述べたように本発明によれば分
散している複数台の装置による共有資源の利用の優先制
御が分散形において可能となり、システムが簡単になる
。
第１図は本発明を複数ＣＰＵ間の共有バス使用権制御に
採用した一実施例のシステム構成を、第２図は第１図に
おける本発明による制御回路構成を、第３図は第１図に
おけるバス使用権の推移を、第４図はしベル設定変更の
例を、第５図は本発明を複数伝送装置の送信権制御に採
用した一実施例のシステム構成を、第６図は第５図にお
ける本発明による制御回路構成を、第７図は回り込み防
止回路の例を、第８図は第６図、第７図における動作の
タイムチャートをそれぞれ示す。 １２０・・・カウンタ、１０１・・・・・・共有バス、
１２１・・・・・・比較器、１２２・・・・・・フリッ
プフロップ、１２３・・・・・・アンドゲート。 努ー図 第２図 第３図 第４図 稀‘図 静づ図 第７図 第８図
採用した一実施例のシステム構成を、第２図は第１図に
おける本発明による制御回路構成を、第３図は第１図に
おけるバス使用権の推移を、第４図はしベル設定変更の
例を、第５図は本発明を複数伝送装置の送信権制御に採
用した一実施例のシステム構成を、第６図は第５図にお
ける本発明による制御回路構成を、第７図は回り込み防
止回路の例を、第８図は第６図、第７図における動作の
タイムチャートをそれぞれ示す。 １２０・・・カウンタ、１０１・・・・・・共有バス、
１２１・・・・・・比較器、１２２・・・・・・フリッ
プフロップ、１２３・・・・・・アンドゲート。 努ー図 第２図 第３図 第４図 稀‘図 静づ図 第７図 第８図
Claims (1)
- 【特許請求の範囲】 １ 複数の装置がそれぞれ使用できる共用装置を有し、
該複数の装置が該共用装置の使用状態を監視し、該共用
装置を必要に応じて使用するシステムにおいて、該複数
の装置の何れからの使用もなくなつたことを判別してそ
の時点からの経過時間を該複数の装置各々において計測
し、該計測経過間が該複数の装置各々にあらかじめ設定
された固有の時間と一致しかつ当該装置に該共用装置の
使用要求があるとき当該装置が該共用装置を専有するこ
とを特徴とする分散形優先競合の自己制御方法。 ２ 前記特許請求の範囲第１項記載において、該複数の
装置の何れも該共用装置を使用する時刻を予測し、該複
数の装置の何れもが該共用装置を使用しなくなる時刻に
先行して該カウントを開始せしめることを特徴とする分
散形優先競合の自己制御方法。 ３ 前記特許請求の範囲第１項記載において、該複数の
装置に設定される固有値を必要に応じて可変設定するこ
とを特徴とする分散形優先競合の自己制御方法。 ４ 複数の装置がそれぞれ使用できる共用装置を有し、
該複数の装置が該共用装置の使用状態を監視し、該共用
装置を必要に応じて使用するシステムにおいて、該複数
の装置が 該共用装置を該複数の装置の何れもが専有し
なくなつたことを判別してその時からの時間を計数する
手段と、 該複数の装置にあらかじめ設定されている当
該装置固有の時間と該計数時間とを比較し一致したとき
のみ出力信号を発生する比較手段と、 該比較手段の出
力信号と当該装置の該共用装置の使用要求信号との論理
積で当該装置の該共用装置を専有させ専有終了により当
該装置の使用要求信号を解除する論理手段とを具備する
ことを特徴とする分散形優先競合の自己制御装置。 ５ 前記特許請求の範囲第４項記載において、該専有ま
たは解除の論理手段に該出力信号の時間遅れ要素を含む
ことを特徴とする分散形優先競合の自己制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3537881A JPS6024979B2 (ja) | 1981-03-13 | 1981-03-13 | 分散形優先競合の自己制御方法および装置 |
| US06/356,891 US4494113A (en) | 1981-03-13 | 1982-03-10 | Method and apparatus for self-control in distributed priority collision |
| DE3209037A DE3209037A1 (de) | 1981-03-13 | 1982-03-12 | Verfahren und anordnung zur selbststeuerung bei verteilter vorrang-kollision |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3537881A JPS6024979B2 (ja) | 1981-03-13 | 1981-03-13 | 分散形優先競合の自己制御方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57152026A JPS57152026A (en) | 1982-09-20 |
| JPS6024979B2 true JPS6024979B2 (ja) | 1985-06-15 |
Family
ID=12440231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3537881A Expired JPS6024979B2 (ja) | 1981-03-13 | 1981-03-13 | 分散形優先競合の自己制御方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024979B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624374B2 (ja) * | 1987-09-14 | 1994-03-30 | 日本電気株式会社 | アクセス制御方法および装置 |
| JPH0268649A (ja) * | 1988-09-02 | 1990-03-08 | Fanuc Ltd | 割り込み制御方法 |
-
1981
- 1981-03-13 JP JP3537881A patent/JPS6024979B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57152026A (en) | 1982-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0378070B1 (en) | Method and apparatus for limiting the utilization of an asynchronous bus with distributed controlled access | |
| US5388228A (en) | Computer system having dynamically programmable linear/fairness priority arbitration scheme | |
| EP0343770B1 (en) | Multi-bus microcomputer system with bus arbitration | |
| EP0476990A2 (en) | Dynamic bus arbitration | |
| US4554628A (en) | System in which multiple devices have a circuit that bids with a fixed priority, stores all losing bids if its bid wins, and doesn't bid again until all stored bids win | |
| EP0106879B1 (en) | Method and apparatus for limiting bus utilization | |
| US4682282A (en) | Minimum latency tie-breaking arbitration logic circuitry | |
| JP2694103B2 (ja) | コンピュータ・システム及びそのバス制御同期及び調停方法 | |
| US4789926A (en) | Digital data processing arbitration system | |
| JPS581452B2 (ja) | デツドロツク回避装置 | |
| US4494113A (en) | Method and apparatus for self-control in distributed priority collision | |
| US4896266A (en) | Bus activity sequence controller | |
| US5787263A (en) | Method of an apparatus for controlling data transfer | |
| JPS6024979B2 (ja) | 分散形優先競合の自己制御方法および装置 | |
| US4777487A (en) | Deterministic access protocol local area network | |
| US5241629A (en) | Method and apparatus for a high performance round robin distributed bus priority network | |
| EP0251234B1 (en) | Multiprocessor interrupt level change synchronization apparatus | |
| JPS6012666B2 (ja) | 分散形優先競合の自己制御方法および装置 | |
| JPH0660017A (ja) | 競合回路 | |
| JPS5932808B2 (ja) | バス制御方式 | |
| KR930004910Y1 (ko) | 다중처리기 시스템에서의 데이터버스 중재기 | |
| JPH0343658B2 (ja) | ||
| JPS6019819B2 (ja) | バス使用権制御方式 | |
| JPH0573483A (ja) | バス使用権制御方法 | |
| JP2001117860A (ja) | メモリアクセス優先順位切替制御装置 |