JPS6012666B2 - 分散形優先競合の自己制御方法および装置 - Google Patents
分散形優先競合の自己制御方法および装置Info
- Publication number
- JPS6012666B2 JPS6012666B2 JP56115210A JP11521081A JPS6012666B2 JP S6012666 B2 JPS6012666 B2 JP S6012666B2 JP 56115210 A JP56115210 A JP 56115210A JP 11521081 A JP11521081 A JP 11521081A JP S6012666 B2 JPS6012666 B2 JP S6012666B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- devices
- shared resource
- transmission
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は分散形優先競合の自己制御方法および装置に係
り、特に複数の装置によってそれぞれ使用できる共用装
置を前記複数の装置が必要に応じて使用する分散形優先
競合の自己制御方法および装置に関する。
り、特に複数の装置によってそれぞれ使用できる共用装
置を前記複数の装置が必要に応じて使用する分散形優先
競合の自己制御方法および装置に関する。
一般に、複数の装置が共有バスラィンに接続され、且つ
前記共有バスラィンを介して各々の装置間において情報
伝送を行う場合がある。
前記共有バスラィンを介して各々の装置間において情報
伝送を行う場合がある。
また複数の装置により共有される装置があり、前記各複
数の装置はそれぞれ独立に接続されており、且つ前記共
有される装置を同時に使用することはできず、何らかの
優先制御を行わないと競合の問題が発生し混乱する。従
って、上記のような共有装置(以下、これらの類を共有
資源と称す)の使用に当っては何らかの優先制御を行う
必要がある。このような問題に対し従釆は次のような方
式がとられていた。まず第一に、複数装置からの使用要
求を制御する優先制御装置を設ける方式である。
数の装置はそれぞれ独立に接続されており、且つ前記共
有される装置を同時に使用することはできず、何らかの
優先制御を行わないと競合の問題が発生し混乱する。従
って、上記のような共有装置(以下、これらの類を共有
資源と称す)の使用に当っては何らかの優先制御を行う
必要がある。このような問題に対し従釆は次のような方
式がとられていた。まず第一に、複数装置からの使用要
求を制御する優先制御装置を設ける方式である。
この装置は複数装置からの使用要求を受け付け、あらか
じめ定められた優先順位に従って各種装置に対して共有
資源の使用許可を与えるようにしたものである。この装
置によれば、優先制御装置が必要であること、要求受付
、許可信号の返送などのための信号線が必要になること
「更には該優先制御装置に異常が発生した際には該複数
装置の全てにその影響を与えるなどの欠点があった。他
の例としては、持公昭55−29459号公報に開示さ
れるものである。
じめ定められた優先順位に従って各種装置に対して共有
資源の使用許可を与えるようにしたものである。この装
置によれば、優先制御装置が必要であること、要求受付
、許可信号の返送などのための信号線が必要になること
「更には該優先制御装置に異常が発生した際には該複数
装置の全てにその影響を与えるなどの欠点があった。他
の例としては、持公昭55−29459号公報に開示さ
れるものである。
この従来例は、前記のように集中的な優先制御装置を設
けない方式である。即ち、競合制御を分散形にすると共
に、ラウンドロビンに資源の使用権が渡るようにしたも
ので、優先度記憶素子のリセット信号線「 マスク信号
線などが必要であり、いわゆるディジィチェィン方式に
該当する。しかしながら、チヱインの一部を取外したり
、あるいは故障したりすると、それに続く装置の優先制
御が不可能になる欠点がある。また、この種の技術とし
ては、特関昭54一81734号公報などに開示された
ものが提案されているが、同様の欠点を有するものであ
る。本発明の目的は、前記従来技術の欠点を解消するた
めになされたもので、特別な優先制御装置を設けること
なく「簡単な構成で且つシステム構成の変更に対しても
柔軟に対処し得ると共に、共有資源の非専有状態が所定
時間続いても同期がとれるようにした分散形優先競合の
自己制御方法および装置を提供するにある。
けない方式である。即ち、競合制御を分散形にすると共
に、ラウンドロビンに資源の使用権が渡るようにしたも
ので、優先度記憶素子のリセット信号線「 マスク信号
線などが必要であり、いわゆるディジィチェィン方式に
該当する。しかしながら、チヱインの一部を取外したり
、あるいは故障したりすると、それに続く装置の優先制
御が不可能になる欠点がある。また、この種の技術とし
ては、特関昭54一81734号公報などに開示された
ものが提案されているが、同様の欠点を有するものであ
る。本発明の目的は、前記従来技術の欠点を解消するた
めになされたもので、特別な優先制御装置を設けること
なく「簡単な構成で且つシステム構成の変更に対しても
柔軟に対処し得ると共に、共有資源の非専有状態が所定
時間続いても同期がとれるようにした分散形優先競合の
自己制御方法および装置を提供するにある。
本発明は、1つの資源を共有する各装置において、共有
資源が現在いずれかの装置に使用されているか否かを判
別し、共有資源が使用されなくなった時刻又は使用され
なくなるであろう予測時刻からの経過時間を測定し、各
装置に設定された各々異なる固有の時間に上記測定経過
時が等しくなった時、もしその装置が共有資源の使用を
要求していれば共有資源の使用確を得、共有資源を使用
できるようにすると共に、前記共有資源が所定の時間を
超えて非専有となるときに前記経過時間を測定する手段
の誤差の累積をなくすように一時的に共用資源を専有状
態となるようにしたものである。
資源が現在いずれかの装置に使用されているか否かを判
別し、共有資源が使用されなくなった時刻又は使用され
なくなるであろう予測時刻からの経過時間を測定し、各
装置に設定された各々異なる固有の時間に上記測定経過
時が等しくなった時、もしその装置が共有資源の使用を
要求していれば共有資源の使用確を得、共有資源を使用
できるようにすると共に、前記共有資源が所定の時間を
超えて非専有となるときに前記経過時間を測定する手段
の誤差の累積をなくすように一時的に共用資源を専有状
態となるようにしたものである。
以下、本発明の一実施例を図面に基づいて説明する。
第1図は、本発明に係る一実施例を示すプロツク図であ
る。
る。
この図において、共有資源としての共有装置(以下、1
/0と称す)101ま、共有バス101を介して複数の
装置(この実施例においては、計算値(以下、CPUと
称す)である。)11〜13に接続されている。また、
各CPUI I〜13は、ビジーラィン100を介して
相互に共有バス101の使用状況を監視するようになっ
ている。ビジーラィン10川ま本実施例では短絡状態で
共有バス101が使用状態であることを示し「オープン
状態で共有バス101が不便用状態であることを示すも
のとして取り扱う。以下、各CPUII〜13がどのよ
うにして、共有バス101の使用権を得るかを第2図に
基づいて説明する。
/0と称す)101ま、共有バス101を介して複数の
装置(この実施例においては、計算値(以下、CPUと
称す)である。)11〜13に接続されている。また、
各CPUI I〜13は、ビジーラィン100を介して
相互に共有バス101の使用状況を監視するようになっ
ている。ビジーラィン10川ま本実施例では短絡状態で
共有バス101が使用状態であることを示し「オープン
状態で共有バス101が不便用状態であることを示すも
のとして取り扱う。以下、各CPUII〜13がどのよ
うにして、共有バス101の使用権を得るかを第2図に
基づいて説明する。
第2図は各CPUII〜13の本発明に係る共有バス1
01使用権制御回路の部分を示すブロック図である。こ
の図において、共有バス使用権制御回路は、次のような
機成を有している。
01使用権制御回路の部分を示すブロック図である。こ
の図において、共有バス使用権制御回路は、次のような
機成を有している。
即ち、カウン夕1201ま、そのリセット端子をビジー
ライン100に接続すると共に、抵抗R.を介してプル
アップ電源に接続し、また、そのクロック端子にクロツ
クCLKのパルスを入力するように接続し、且つカウン
タ120のカウント出力を比較器121の一方の入力端
に接続している。この比較器121の他方の入力端には
設定値Csが供給されるようになっており、この比較器
121‘ま、カウント出力と設定値Csとが一致したと
きに出力信号Tcを出力するようになっている。この比
較器121の出力端は、フリッブフロップ122のセッ
ト端子に接続されている。このフリップフロツプ122
のリセット入力端子には、使用要求Sreqが供給され
るようになっており、この使用要求Sreqは前記論理
積ゲート123の他方の入力端に供給されるようになっ
ている。論理積ゲート123の出力端は、トランジスタ
124のベースに接続されると共に、データバッファ1
25のゲート端子に接続されている。また、前記トラン
ジスタ124のコレクタ・エミツタは、ビジーライン1
00を短絡するようになっている。一方、共有資源とし
ての1/010が所定の時間を超えて非専有となるとき
に、経過時間に測定する手段(特に、カウン夕120)
には、測定誤差が累積されるが、これを防止するための
手段としては次のように構成されている。
ライン100に接続すると共に、抵抗R.を介してプル
アップ電源に接続し、また、そのクロック端子にクロツ
クCLKのパルスを入力するように接続し、且つカウン
タ120のカウント出力を比較器121の一方の入力端
に接続している。この比較器121の他方の入力端には
設定値Csが供給されるようになっており、この比較器
121‘ま、カウント出力と設定値Csとが一致したと
きに出力信号Tcを出力するようになっている。この比
較器121の出力端は、フリッブフロップ122のセッ
ト端子に接続されている。このフリップフロツプ122
のリセット入力端子には、使用要求Sreqが供給され
るようになっており、この使用要求Sreqは前記論理
積ゲート123の他方の入力端に供給されるようになっ
ている。論理積ゲート123の出力端は、トランジスタ
124のベースに接続されると共に、データバッファ1
25のゲート端子に接続されている。また、前記トラン
ジスタ124のコレクタ・エミツタは、ビジーライン1
00を短絡するようになっている。一方、共有資源とし
ての1/010が所定の時間を超えて非専有となるとき
に、経過時間に測定する手段(特に、カウン夕120)
には、測定誤差が累積されるが、これを防止するための
手段としては次のように構成されている。
すなわち、比較器121は、その出力端をフリツブフ。
ップ131のトリガ入力端に接続すると共に、論理積ゲ
ート132の一方の入力端に接続している。このフリッ
プフロツプ131のリセット端子は、ビジーラィン10
0‘こ接続し、また、このフリツプフロップ131の出
力端は論理鏡ゲート132の他方の入力端に接続してあ
る。この論理積ゲート132の出力端は、トランジスタ
130のベースに接続しており、またトランジスタ13
0のコレクタ・ェミッタは、ビジーラィン100‘こ接
続してある。このように構成された装置の動作を以下に
説明する。
ップ131のトリガ入力端に接続すると共に、論理積ゲ
ート132の一方の入力端に接続している。このフリッ
プフロツプ131のリセット端子は、ビジーラィン10
0‘こ接続し、また、このフリツプフロップ131の出
力端は論理鏡ゲート132の他方の入力端に接続してあ
る。この論理積ゲート132の出力端は、トランジスタ
130のベースに接続しており、またトランジスタ13
0のコレクタ・ェミッタは、ビジーラィン100‘こ接
続してある。このように構成された装置の動作を以下に
説明する。
サイクリツクにクロツクCLKのパルスをカウントする
カウン夕120にはクロツクパルスが入力されている。
カウン夕120にはクロツクパルスが入力されている。
このカウンタ120は、ビジーラィン100がショート
状態(以下“L”と表わす)であればリセット状態にあ
り、ピジーラィン100がオープン状態(以下“H”と
表わす)になればカウントを開始する。すなわちビジー
ライン100が‘IL”から“H’’に変化し、何れか
のCPUが共有バス101の使用を終了すると各々のC
PUII〜13内のカウンタ120は同時にカウントを
開始する。カウンタ120の出力は比較器121に入力
され、各CPU毎に異なる値に設定されている設定値C
sと比較され、一致したときのみ出力信号Tcを発生し
、出力信号Tcによりフリップフロップ122をトリガ
する。
状態(以下“L”と表わす)であればリセット状態にあ
り、ピジーラィン100がオープン状態(以下“H”と
表わす)になればカウントを開始する。すなわちビジー
ライン100が‘IL”から“H’’に変化し、何れか
のCPUが共有バス101の使用を終了すると各々のC
PUII〜13内のカウンタ120は同時にカウントを
開始する。カウンタ120の出力は比較器121に入力
され、各CPU毎に異なる値に設定されている設定値C
sと比較され、一致したときのみ出力信号Tcを発生し
、出力信号Tcによりフリップフロップ122をトリガ
する。
フリツブフロツプ122がトリガされた時、もし使用要
求Sreqがなければ、フリップフロツプ122はリセ
ット状態を保ち共有バス101に対しても、、ビジーラ
ィン10川こ対しても何ら影響を与えない。
求Sreqがなければ、フリップフロツプ122はリセ
ット状態を保ち共有バス101に対しても、、ビジーラ
ィン10川こ対しても何ら影響を与えない。
一方フリツプフロツプ122がトリガされた時、もし使
用要求Sreqがあればフリップフロップ122はセッ
トされ、出力信号を発生する。そして、使用要求があっ
てフリツプフロッブ122がオンという条件で論理積ゲ
ート123がオンし、出力ゲート125を介して送信デ
ータをバス101を使用して送信する。バス101の占
有を開始すると共にビジーラィン100を“L”状態に
する。このようにビジーラィン100を“L”状態にす
るのは、第2図に示すようにトランジスタ回路124が
オンとなることにより実現することができる。この状態
で、総てのCPU(装置)のカウンタ120はリセット
状態になると共に、当該CPU以外のCPU(当該CP
Uを11とすると12,13)はバス101を使用るこ
とが出釆ない状態になる。
用要求Sreqがあればフリップフロップ122はセッ
トされ、出力信号を発生する。そして、使用要求があっ
てフリツプフロッブ122がオンという条件で論理積ゲ
ート123がオンし、出力ゲート125を介して送信デ
ータをバス101を使用して送信する。バス101の占
有を開始すると共にビジーラィン100を“L”状態に
する。このようにビジーラィン100を“L”状態にす
るのは、第2図に示すようにトランジスタ回路124が
オンとなることにより実現することができる。この状態
で、総てのCPU(装置)のカウンタ120はリセット
状態になると共に、当該CPU以外のCPU(当該CP
Uを11とすると12,13)はバス101を使用るこ
とが出釆ない状態になる。
共有バス101の使用権を得たCPUは一連のデータの
送信処理終了後使用要求を解除する。
送信処理終了後使用要求を解除する。
共有バス101に対する出力ゲート125を解放し、同
時にビジーラ′「ン100“H”状態にする。以後各C
PU内のカウンタ12川ま初期状態からカウントを開始
し上記動作を繰返す。
時にビジーラ′「ン100“H”状態にする。以後各C
PU内のカウンタ12川ま初期状態からカウントを開始
し上記動作を繰返す。
次に、上記測定時間を測定する手段の測定誤差が累積さ
れるのを防止する同期信号形成手段の動作を説明する。
れるのを防止する同期信号形成手段の動作を説明する。
すなわち、ここで説明する部分は、各装置(CPU)の
カウンタの同期ずれを防止することを目的としている。
カウンタの同期ずれを防止することを目的としている。
共有資源が頻繁に使用されている場合はその使用の都度
、各CPUのカウンタ120はリセットされ同期がとら
れるが、もし長時間にわたり共有資源が使用されない状
態に競.くと、各CPUのクロック誤差が累積されカウ
ンタの同期ずれが生じる。第2図において、設定値とカ
ウンタ120の出力が一致したことを、フリップフロッ
プ131に記憶しておき、更にビジーライン100が“
H”のままフリツプフロツプ131がリセツトされずに
カウントが進み、2度目の比較器121の一致出力が出
力された場合に、フリップフロップ131の記憶内容と
比較器121の一致出力の論理積が論理積ゲ−ト132
からトランジスタ130に入力され、、一瞬間ビジーラ
ィン100を“L”状態にする。このことにより、ピジ
ーラィン100‘こ接続されている共有資源使用装置の
総てのカウント値が初期状態に設定されることにより、
同期がとれることとなる。第3図は、上記同期信号形成
手段の動作を示すタイムチャートである。この図を参照
しながら、さらに詳説する。まず、比較器121の出力
信号は、第3図に示すように出力される。
、各CPUのカウンタ120はリセットされ同期がとら
れるが、もし長時間にわたり共有資源が使用されない状
態に競.くと、各CPUのクロック誤差が累積されカウ
ンタの同期ずれが生じる。第2図において、設定値とカ
ウンタ120の出力が一致したことを、フリップフロッ
プ131に記憶しておき、更にビジーライン100が“
H”のままフリツプフロツプ131がリセツトされずに
カウントが進み、2度目の比較器121の一致出力が出
力された場合に、フリップフロップ131の記憶内容と
比較器121の一致出力の論理積が論理積ゲ−ト132
からトランジスタ130に入力され、、一瞬間ビジーラ
ィン100を“L”状態にする。このことにより、ピジ
ーラィン100‘こ接続されている共有資源使用装置の
総てのカウント値が初期状態に設定されることにより、
同期がとれることとなる。第3図は、上記同期信号形成
手段の動作を示すタイムチャートである。この図を参照
しながら、さらに詳説する。まず、比較器121の出力
信号は、第3図に示すように出力される。
この世力信号の後縁140において、フリップフロッブ
131は反転し、図示のように立ち上る。そして、いず
れのCPUからも共有資源の使用要求がない場合に、さ
らにカウンタ120はカウントを続けるので、そのカウ
ンタ120の出力が比較器121の設定値Csと一致す
ると、比較器121から二度目の出力信号141が出力
されることになる。すると、フリツプフロップ131に
記憶されている“いずれの装置(CPU)からも共有資
源が使用されない状態信号”142と出力信号141と
が、論理横ゲート132において論理積がとられ、その
論理積信号143がトランジスタ130のベースに灘給
される。従って、トランジスタ130は、オンとなり、
ビジーラィン100には、ビジ−信号ぐL”)144が
出力されることになる。
131は反転し、図示のように立ち上る。そして、いず
れのCPUからも共有資源の使用要求がない場合に、さ
らにカウンタ120はカウントを続けるので、そのカウ
ンタ120の出力が比較器121の設定値Csと一致す
ると、比較器121から二度目の出力信号141が出力
されることになる。すると、フリツプフロップ131に
記憶されている“いずれの装置(CPU)からも共有資
源が使用されない状態信号”142と出力信号141と
が、論理横ゲート132において論理積がとられ、その
論理積信号143がトランジスタ130のベースに灘給
される。従って、トランジスタ130は、オンとなり、
ビジーラィン100には、ビジ−信号ぐL”)144が
出力されることになる。
さらに、本機能は各装置に各々備えられているが、実際
にはビジー信号144を出力するのは、最も優先度の高
い装置による必要がある。
にはビジー信号144を出力するのは、最も優先度の高
い装置による必要がある。
この理由としては、1つの装置がビジー信号144を発
すると、全装置のフリツプフロップ131がリセットさ
れるためである。なお、ビジー信号144によりフリッ
プフロップ131および比較器121は“L”レベルに
なる(145)。第4図は、本発明に係る方法を用いな
い場合の動作を説明するためのタイムチャートであり、
第5図は、本発明に係る方法を用いた場合の動作を説明
するためのタイムチャートである。
すると、全装置のフリツプフロップ131がリセットさ
れるためである。なお、ビジー信号144によりフリッ
プフロップ131および比較器121は“L”レベルに
なる(145)。第4図は、本発明に係る方法を用いな
い場合の動作を説明するためのタイムチャートであり、
第5図は、本発明に係る方法を用いた場合の動作を説明
するためのタイムチャートである。
第4図に示すように、何れのCPUI I〜13からも
共有バス101、あるいは1/010などの共有資源が
使用されなくなった時点tMから、各CPU内に設けら
れた各カウンター20はカウントを開始するが、各CP
U(ここでは第3番目のCPUと第4番目のCPUとに
注目する。
共有バス101、あるいは1/010などの共有資源が
使用されなくなった時点tMから、各CPU内に設けら
れた各カウンター20はカウントを開始するが、各CP
U(ここでは第3番目のCPUと第4番目のCPUとに
注目する。
)が各々固有のクロックパルスにて当該装置が使用可能
となる時間を計数しているため、共有資源が何れのCP
Uのカウンタ120の誤差が累積されて、遂には、複数
のCPUからの送信が同時に発生してしまう。この状態
は、図示のtm2に示されている。これに対して、第5
図に示すように本発明の実施例によれば、カウンタ12
0がフルカウントした場合(言い換えれば、何れのCP
Uからも共有資源の使用がなかった場合)優先度が一番
高いCPU(ここでは第1番目のCPUとするが、信号
tn,、tn2、tn3を出力するためこの時点で各装
置のカウンタの誤差は修正され、同期がとれることとな
る。この結果、従釆の様な、複数の装置から同時に共有
資源の使用をするということが避けられ、使用周期の遅
いシステムであっても確実に情報信号の転送受信が可能
となることが理解できる。次に、第6図a〜“こ示すタ
イムチャートを用い共有資源を使用する場合の動作を説
明し、さらに共有資源が所定の時間経過しても非専有の
場合の動作を説明する。
となる時間を計数しているため、共有資源が何れのCP
Uのカウンタ120の誤差が累積されて、遂には、複数
のCPUからの送信が同時に発生してしまう。この状態
は、図示のtm2に示されている。これに対して、第5
図に示すように本発明の実施例によれば、カウンタ12
0がフルカウントした場合(言い換えれば、何れのCP
Uからも共有資源の使用がなかった場合)優先度が一番
高いCPU(ここでは第1番目のCPUとするが、信号
tn,、tn2、tn3を出力するためこの時点で各装
置のカウンタの誤差は修正され、同期がとれることとな
る。この結果、従釆の様な、複数の装置から同時に共有
資源の使用をするということが避けられ、使用周期の遅
いシステムであっても確実に情報信号の転送受信が可能
となることが理解できる。次に、第6図a〜“こ示すタ
イムチャートを用い共有資源を使用する場合の動作を説
明し、さらに共有資源が所定の時間経過しても非専有の
場合の動作を説明する。
第6図では各CPUに割当てられている設定値Csを、
CPUI Iは“1”、となった時点160ではCPU
I1とCPU13が使用要求151および154を出し
ている。この時点では設定値が1であるところのCPU
I Iがバスの使用権を獲得し、直ちにビジーラィンに
対しビジ−信号150を送出し、バスを使用する。これ
によりカウンタはリセットされ、その状態はCPUI
Iがバスの使用を終了するまで続く。CPUIIがバス
の用を終了(152)するとビジーラインが解放されカ
ウンタは再びカウントを開始する。ここでCPU13か
らの使用要求154はカゥンタ値が“3”となった時点
161で受付けられ、CPU13は上で述べたような所
定の動作をする。その後発せられたCPU12からの使
用要求157はCPU13のバス使用155が終了して
カウンタ値が“2”となった時点162で受付けられる
。154はCPU13がバスの使用を終了(155)し
て要求を解除した点、同時にビジーラィンを解除する(
153)。さらに同様に使用要求157の要求を解除し
、ビジーラィンも解除(156)する。次に「ビジーラ
ィンbが解除(156)されると、CPUII〜13の
カウンタはカウントを開始する。
CPUI Iは“1”、となった時点160ではCPU
I1とCPU13が使用要求151および154を出し
ている。この時点では設定値が1であるところのCPU
I Iがバスの使用権を獲得し、直ちにビジーラィンに
対しビジ−信号150を送出し、バスを使用する。これ
によりカウンタはリセットされ、その状態はCPUI
Iがバスの使用を終了するまで続く。CPUIIがバス
の用を終了(152)するとビジーラインが解放されカ
ウンタは再びカウントを開始する。ここでCPU13か
らの使用要求154はカゥンタ値が“3”となった時点
161で受付けられ、CPU13は上で述べたような所
定の動作をする。その後発せられたCPU12からの使
用要求157はCPU13のバス使用155が終了して
カウンタ値が“2”となった時点162で受付けられる
。154はCPU13がバスの使用を終了(155)し
て要求を解除した点、同時にビジーラィンを解除する(
153)。さらに同様に使用要求157の要求を解除し
、ビジーラィンも解除(156)する。次に「ビジーラ
ィンbが解除(156)されると、CPUII〜13の
カウンタはカウントを開始する。
ここでは、CPU11が一番優先度が高いものであるの
で、このカウンタ12川まカウントを続ける。カウンタ
120のカウント値が“1Mとなると、前述の通り比較
器121からパルスが出力されるが、使用要求が何れの
CPUII〜13からも出力されていない、カウンタ1
20‘まリセットされず、第6図に示すようにカウント
を続ける。このカウンタ120は、前述したようにサィ
クリツクであるので、仮に“4”で再び元に戻るように
設定されているとすれば、カウント値“4”で“0”に
戻り、再びカウントを開始する。そして、また、カウン
タ120がカウント値“1”を出力すると、比較器12
1からパルスが出力され、第3図に示すような動作によ
りピジーライン100は‘‘L”レベル(200)とな
る。すなわち、第6図に示すようにビジーラィンbには
、信号159が出力されて解除されることになる。この
ように動作するので、例えば、長時間共有資源が非専有
状態のときには、ビジーライン100には第5図に示す
ように定期的に信号が所定の時間毎tn,、舵 tn3
、・・・・・・に出力されることにより、各CPUII
〜13は一時的に専有状態となって強制的に同期がとら
れることになる。この実施例では共有資源の使用終了後
ビジーラィンを解除しているが、これはハードウェアの
簡素化を図ったものである。より一層のスルーブツトの
向上を望むならば、共有資源の使用終了前一定時間内に
ビジーラィンを解除する方式が採用することが望ましい
。但し、この場合、1つの装置が共有資源の使用を開始
した時点において、それ以前の他の装置の共有資源使用
が終了していることを保証するように上記−定時間を定
める必要がある。これは共有資源の使用効率を高めるた
めにあうかじめ終了時刻を予測してカウンタのカウント
を開始させ、使用要求が発せられている装置が終了に続
いていち遠く共有資源の利用ができるようにするためで
ある。
で、このカウンタ12川まカウントを続ける。カウンタ
120のカウント値が“1Mとなると、前述の通り比較
器121からパルスが出力されるが、使用要求が何れの
CPUII〜13からも出力されていない、カウンタ1
20‘まリセットされず、第6図に示すようにカウント
を続ける。このカウンタ120は、前述したようにサィ
クリツクであるので、仮に“4”で再び元に戻るように
設定されているとすれば、カウント値“4”で“0”に
戻り、再びカウントを開始する。そして、また、カウン
タ120がカウント値“1”を出力すると、比較器12
1からパルスが出力され、第3図に示すような動作によ
りピジーライン100は‘‘L”レベル(200)とな
る。すなわち、第6図に示すようにビジーラィンbには
、信号159が出力されて解除されることになる。この
ように動作するので、例えば、長時間共有資源が非専有
状態のときには、ビジーライン100には第5図に示す
ように定期的に信号が所定の時間毎tn,、舵 tn3
、・・・・・・に出力されることにより、各CPUII
〜13は一時的に専有状態となって強制的に同期がとら
れることになる。この実施例では共有資源の使用終了後
ビジーラィンを解除しているが、これはハードウェアの
簡素化を図ったものである。より一層のスルーブツトの
向上を望むならば、共有資源の使用終了前一定時間内に
ビジーラィンを解除する方式が採用することが望ましい
。但し、この場合、1つの装置が共有資源の使用を開始
した時点において、それ以前の他の装置の共有資源使用
が終了していることを保証するように上記−定時間を定
める必要がある。これは共有資源の使用効率を高めるた
めにあうかじめ終了時刻を予測してカウンタのカウント
を開始させ、使用要求が発せられている装置が終了に続
いていち遠く共有資源の利用ができるようにするためで
ある。
このような実施例を第7図に示す。第7図は、本発明に
係る他の実施例を示すブロック図である。
係る他の実施例を示すブロック図である。
第7図において、第2図に示す実施例と同一構成要素に
は、同一符号を付して説明を省略する。第7図の実施例
が、第2図の実施例と異なるところは、カウンタ120
のクロツク入力端子に、ビジーラィン100からの信号
によりトリガされる単安定マルチパイプレータ126の
出力信号とクロツクCLKのパルスとを論理和ゲート1
27を介して論理和して入力するようにした点にあり、
他の構成要素には変更がないものである。このように構
成された実施例の動作を第8図を参照して説明する。
は、同一符号を付して説明を省略する。第7図の実施例
が、第2図の実施例と異なるところは、カウンタ120
のクロツク入力端子に、ビジーラィン100からの信号
によりトリガされる単安定マルチパイプレータ126の
出力信号とクロツクCLKのパルスとを論理和ゲート1
27を介して論理和して入力するようにした点にあり、
他の構成要素には変更がないものである。このように構
成された実施例の動作を第8図を参照して説明する。
すなわち、第8図は、第7図に示す実施例のタイムチャ
ートである。ここでは、あらかじめ送信データ長170
,171.172,173,……が等しいシステムとす
る。この場合、第2図に示す実施例では、カウンタ12
0がカウントを開始するのは、ビジーライン100が“
H”レベルとなる時点180,181,182であった
が、伝送データ長が固定されているため、第7図の単安
定マルチバブレータ126の出力が“H1レベルとなっ
ている時間を伝送データ長より少し短くし、190,1
91.192,……時点よりカウンタ120がカウント
を開始し、伝送効率を上げるようにしたものである。第
9図は本発明のさらに他の実施例を示すブロック図であ
る。第1図の実施例と異なるのは第5図における各装置
21〜23がCPUではなく伝送装置であること、およ
び伝送ラン200がビジーラィンをも兼用していること
にある。本実施例では、伝送装置21〜23は各々送信
受信を行うことができ、特に送信権の制御は本発明を採
用することより、コントローラ不要の簡単な構成にして
いる。第10図は第9図における伝送装置21〜23の
内部のうち送信権制御回路の詳細を示したものである。
ートである。ここでは、あらかじめ送信データ長170
,171.172,173,……が等しいシステムとす
る。この場合、第2図に示す実施例では、カウンタ12
0がカウントを開始するのは、ビジーライン100が“
H”レベルとなる時点180,181,182であった
が、伝送データ長が固定されているため、第7図の単安
定マルチバブレータ126の出力が“H1レベルとなっ
ている時間を伝送データ長より少し短くし、190,1
91.192,……時点よりカウンタ120がカウント
を開始し、伝送効率を上げるようにしたものである。第
9図は本発明のさらに他の実施例を示すブロック図であ
る。第1図の実施例と異なるのは第5図における各装置
21〜23がCPUではなく伝送装置であること、およ
び伝送ラン200がビジーラィンをも兼用していること
にある。本実施例では、伝送装置21〜23は各々送信
受信を行うことができ、特に送信権の制御は本発明を採
用することより、コントローラ不要の簡単な構成にして
いる。第10図は第9図における伝送装置21〜23の
内部のうち送信権制御回路の詳細を示したものである。
第6図において、符号220はカウンタ、221は比較
器、222はフリップフ。ツブ、223は論理積ゲート
、224は送信部、225は受信部、226は単安定マ
ルチパイプレータ、23川ま論理鏡回路、231はフリ
ップフロップ、Trはトランスである。さらに、その構
成を詳説すると、各伝送装置には、次の構成要素を含ん
でいる。すなわち、伝送路(伝送ラィル)200上の信
号を判別する手段は、受信部225からの受信データを
入力する単安定マルチパイプレータ226が相当し、こ
れにより、伝送ライン200上のパルスの有無を判別す
るようになっている。伝送ライン2001こパルスがな
いと前記手段により判別されるとカウンタ220はその
時点からクロツクバルスを計測して経過時間を測定する
ようになっている。すなわち、このカワンタ220が経
過時間を測定する手段として作用するものである。さら
に、該計測時間が各装贋のそれぞれに定められた設定時
間に一致し且つ当該装置に送信要求があるときに当該装
億を送信状態とする手段は、比較器221、フリツプフ
ロップ222、および論理鏡ゲート223から構成され
ている。また、同期信号形成手段としては、論理積ゲー
ト230と、フリツプフロツプ231とからなり、前記
経過時間を測定する手段により該計測時間が当該設定時
間に一致し且つ当該装置に送信要求がなければ、その状
態を該伝送路上の信号を検出するまで記憶し、該計測時
間が当該設定時間に一致し且つ該状態を記憶している場
合に伝送路上に同期信号としての送信信号を送出するよ
うに構成されている。このように構成された装置の動作
を説明する。
器、222はフリップフ。ツブ、223は論理積ゲート
、224は送信部、225は受信部、226は単安定マ
ルチパイプレータ、23川ま論理鏡回路、231はフリ
ップフロップ、Trはトランスである。さらに、その構
成を詳説すると、各伝送装置には、次の構成要素を含ん
でいる。すなわち、伝送路(伝送ラィル)200上の信
号を判別する手段は、受信部225からの受信データを
入力する単安定マルチパイプレータ226が相当し、こ
れにより、伝送ライン200上のパルスの有無を判別す
るようになっている。伝送ライン2001こパルスがな
いと前記手段により判別されるとカウンタ220はその
時点からクロツクバルスを計測して経過時間を測定する
ようになっている。すなわち、このカワンタ220が経
過時間を測定する手段として作用するものである。さら
に、該計測時間が各装贋のそれぞれに定められた設定時
間に一致し且つ当該装置に送信要求があるときに当該装
億を送信状態とする手段は、比較器221、フリツプフ
ロップ222、および論理鏡ゲート223から構成され
ている。また、同期信号形成手段としては、論理積ゲー
ト230と、フリツプフロツプ231とからなり、前記
経過時間を測定する手段により該計測時間が当該設定時
間に一致し且つ当該装置に送信要求がなければ、その状
態を該伝送路上の信号を検出するまで記憶し、該計測時
間が当該設定時間に一致し且つ該状態を記憶している場
合に伝送路上に同期信号としての送信信号を送出するよ
うに構成されている。このように構成された装置の動作
を説明する。
伝送ライン200への送信は送信部224および230
を介して行い、受信は受信部225を介して行う。もし
も今伝送ライン20川こ何れかの伝送装置からデータが
送出されているとすれば、単安定マルチパイプレータ2
26がセットされ、カウンタ220はリセットされる。
ここで、単安定マルチパイプレータ226の目的は伝送
ライン200上のパルスの有無を判別し、伝送ライン2
00が使用されているか否かを知らせる直流的な信号を
つくり出すことにある。従って、この単安定マルチパイ
プレータ226の出力が第2図におけるビジーラィンの
信号と同機能を果すことになる。すなわち、1つの送信
が終了すると単安定マルチパイプレータ226の出力が
なくなり、カリン夕220のカウントが開始され前記実
施例で述べたと同様にして送信部224からの送信を制
御する。この実施例では、複数の伝送装置の送信権の制
御を特別な制御線およびコントローラ醸しで行うことが
でき、コストダウンが計れるだけでなく、オンライン状
態での伝送装置の増設、削減が伝送ラインと伝送装置の
接続、離脱の操作のみにて簡単に実現できる。ところで
、本実施例では、トランスTrを介して絶縁された伝送
ライン200を挙げたが、これは本発明には無関係であ
り、伝送ライン200の絶縁の有無、さらには伝送ライ
ン200の有無(有線、無線)にかかわらず本発明が実
施できることは明らかである。
を介して行い、受信は受信部225を介して行う。もし
も今伝送ライン20川こ何れかの伝送装置からデータが
送出されているとすれば、単安定マルチパイプレータ2
26がセットされ、カウンタ220はリセットされる。
ここで、単安定マルチパイプレータ226の目的は伝送
ライン200上のパルスの有無を判別し、伝送ライン2
00が使用されているか否かを知らせる直流的な信号を
つくり出すことにある。従って、この単安定マルチパイ
プレータ226の出力が第2図におけるビジーラィンの
信号と同機能を果すことになる。すなわち、1つの送信
が終了すると単安定マルチパイプレータ226の出力が
なくなり、カリン夕220のカウントが開始され前記実
施例で述べたと同様にして送信部224からの送信を制
御する。この実施例では、複数の伝送装置の送信権の制
御を特別な制御線およびコントローラ醸しで行うことが
でき、コストダウンが計れるだけでなく、オンライン状
態での伝送装置の増設、削減が伝送ラインと伝送装置の
接続、離脱の操作のみにて簡単に実現できる。ところで
、本実施例では、トランスTrを介して絶縁された伝送
ライン200を挙げたが、これは本発明には無関係であ
り、伝送ライン200の絶縁の有無、さらには伝送ライ
ン200の有無(有線、無線)にかかわらず本発明が実
施できることは明らかである。
さらに本実施例では伝送ライン上のパルスの有無を判別
し、伝送ライン200が使用されているか杏かを検知す
るために単安定マルチパイプレータを用いているが、本
機能はカウンタ、シフトレジスタ等を用いても実現でき
ることは言うまでもない。
し、伝送ライン200が使用されているか杏かを検知す
るために単安定マルチパイプレータを用いているが、本
機能はカウンタ、シフトレジスタ等を用いても実現でき
ることは言うまでもない。
さらに、伝送信号パルス間隔がカウンタ120に入力さ
れるクロック間隔に比べ短かければ本機能が不要となる
ことは言うまでもない。また第2図、第10図において
、動作をより安定に行わしめるために、例えば第11図
a,bに示すように時間遅れ要素128,129,22
7,228を設けることが望ましい。その時の動作タイ
ムチャートを第10図の例について第12図a〜hに示
す。これから明らかなように送信部224または論理鏡
ゲート230からの送信信号が受信部225を介して回
り込んできて動作を不安定にすることはなくなる。第1
2図で例えばけで使用要求Sreqが発せられたとする
。
れるクロック間隔に比べ短かければ本機能が不要となる
ことは言うまでもない。また第2図、第10図において
、動作をより安定に行わしめるために、例えば第11図
a,bに示すように時間遅れ要素128,129,22
7,228を設けることが望ましい。その時の動作タイ
ムチャートを第10図の例について第12図a〜hに示
す。これから明らかなように送信部224または論理鏡
ゲート230からの送信信号が受信部225を介して回
り込んできて動作を不安定にすることはなくなる。第1
2図で例えばけで使用要求Sreqが発せられたとする
。
いまこの装置の設定をCsとすると、t,でカゥンタ値
と一致し比較器221がオンされると共にフリツプフロ
ツプ222がセットされる。TDの出力信号がある時間
遅れ後オンすると共に送信が開始される。単安定マルチ
パイプレータ226はt3からオンし続ける。比較器2
21は、t3でオフとなる。いま送信が終了するとt5
でSreqを解除するとフリツプフロップがリセットさ
れt6でTDの出力もオフされる。また本発明によると
濠先レベルの低い装置は何時までも送信の機会が与えら
れない場合が発生する。
と一致し比較器221がオンされると共にフリツプフロ
ツプ222がセットされる。TDの出力信号がある時間
遅れ後オンすると共に送信が開始される。単安定マルチ
パイプレータ226はt3からオンし続ける。比較器2
21は、t3でオフとなる。いま送信が終了するとt5
でSreqを解除するとフリツプフロップがリセットさ
れt6でTDの出力もオフされる。また本発明によると
濠先レベルの低い装置は何時までも送信の機会が与えら
れない場合が発生する。
しかしこれは一回送信した装置は設定値を自己設定変更
し優先レベルを順次シフトするような方法をとれば、少
なくとも所定の周期に1回はどの装置の場合であっても
共有資源の利用の機会が与えられる。これは特に固定の
優先レベルがなく、平均的に資源を利用できるようにす
る場合に効果がある。以上述べたように本発明によれば
分散している複数台の装置による共有資源の利用の優先
制御が分散形において可能となり、システムが簡単にな
る。
し優先レベルを順次シフトするような方法をとれば、少
なくとも所定の周期に1回はどの装置の場合であっても
共有資源の利用の機会が与えられる。これは特に固定の
優先レベルがなく、平均的に資源を利用できるようにす
る場合に効果がある。以上述べたように本発明によれば
分散している複数台の装置による共有資源の利用の優先
制御が分散形において可能となり、システムが簡単にな
る。
さらに、システムの変更に対しても柔軟と対処し得ると
共に、各装置間の同期が確実にとれる効果がある。
共に、各装置間の同期が確実にとれる効果がある。
第1図は本発明を複数CPU間の共有バス使用権制御に
採用した一実施例のシステム構成を示すブロック図、第
2図は第1図における本発明による制御回路構成を示す
ブロック図、第3図は第2図の同期信号形成手段の動作
を説明するために示すタイムチャート、第4図は本発明
の実施例を採用しない場合のカウンタの動作を説明する
ために示すタイムチャート、第5図は本発明の実施例を
採用した場合の動作を説明するために示すタイムチャー
ト、第6図は第1図におけるバス使用権の推移を示すタ
イムチャート、第7図は本発明の他の実施例を示すブロ
ック図、第8図は第7図の動作を説明するために示すタ
イムチャート、第9図は本発明を複数伝送装置の送信権
制御に採用した一実施例のシステム構成を示すブロック
図、第10図は第9図における本発明による制御回路構
成を示すブロック図、第11図は回り込み防止回路の例
を示すブロック図、第12図は第10図、第11図にお
ける動作のタイムチャートである。 120・・・・・・カウンタ、101・・・・・・共有
バス、121・・・・・・比較器、122・・・・・・
フリップフロップ、123・・…・論理積ゲート、13
0・・・・・・トランジスタ、131……フリツプフロ
ツプ、132,230・・・・・・論理積ゲート、23
1・・・・・・フリップフロップ。 多′図 客2図 努3図 努4図 客〃図 多S図 多5図 努7図 多8図 客?図 髪ゆ図 努′2図
採用した一実施例のシステム構成を示すブロック図、第
2図は第1図における本発明による制御回路構成を示す
ブロック図、第3図は第2図の同期信号形成手段の動作
を説明するために示すタイムチャート、第4図は本発明
の実施例を採用しない場合のカウンタの動作を説明する
ために示すタイムチャート、第5図は本発明の実施例を
採用した場合の動作を説明するために示すタイムチャー
ト、第6図は第1図におけるバス使用権の推移を示すタ
イムチャート、第7図は本発明の他の実施例を示すブロ
ック図、第8図は第7図の動作を説明するために示すタ
イムチャート、第9図は本発明を複数伝送装置の送信権
制御に採用した一実施例のシステム構成を示すブロック
図、第10図は第9図における本発明による制御回路構
成を示すブロック図、第11図は回り込み防止回路の例
を示すブロック図、第12図は第10図、第11図にお
ける動作のタイムチャートである。 120・・・・・・カウンタ、101・・・・・・共有
バス、121・・・・・・比較器、122・・・・・・
フリップフロップ、123・・…・論理積ゲート、13
0・・・・・・トランジスタ、131……フリツプフロ
ツプ、132,230・・・・・・論理積ゲート、23
1・・・・・・フリップフロップ。 多′図 客2図 努3図 努4図 客〃図 多S図 多5図 努7図 多8図 客?図 髪ゆ図 努′2図
Claims (1)
- 【特許請求の範囲】 1 複数の装置がそれぞれ使用できる共有資源を有し該
共有資源を該複数の装置が必要に応じて使用するシステ
ムにおいて、該複数の装置の何れからの使用もなくなっ
た時点からの経過時間を該複数装置各々において計測し
、該計測経過時間が該複数の装置のそれぞれに固有にあ
らかじめ設定された時間に一致し且つ当該装置に該共有
資源の使用要求があるとき当該装置が該共有資源を専用
し、所定の時間を超えて該共有資源が非専有状態となる
ときに、一時的に該共有資源を専用状態にすることを特
徴とする分散形優先競合の自己制御方法。 2 前記特許請求の範囲第1項記載において、該複数の
装置の何れも該共有資源を使用する時刻を予測し、該複
数の装置の何れもが該共有資源を使用しなくなる時刻に
先行して前記経過時間の計測を開始せしめることを特徴
とする分散形優先競合の自己制御方法。 3 共用の伝送路に接続される各伝送装置において、該
伝送路上の信号の有無を判別する手段と、伝送路上の信
号がなくなってからの経過時間を測定する測定手段と、
該計測時間が各装置のそれぞれに定められた設定時間に
一致し且つ当該装置に送信要求があるときに当該装置を
送信状態とする手段と、該計測時間が当該設定時間に一
致し且つ当該装置に送信要求がなければ、その状態を該
伝送路上の信号を検出するまで記憶し、該計測時間が当
該設定時間に一致し且つ該状態を記憶している場合に、
伝送路上に同期信号としての送信信号を送出する同期信
号形成手段と含んで構成された分散形優先競合の自己制
御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56115210A JPS6012666B2 (ja) | 1981-07-24 | 1981-07-24 | 分散形優先競合の自己制御方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56115210A JPS6012666B2 (ja) | 1981-07-24 | 1981-07-24 | 分散形優先競合の自己制御方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5818727A JPS5818727A (ja) | 1983-02-03 |
JPS6012666B2 true JPS6012666B2 (ja) | 1985-04-02 |
Family
ID=14657082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56115210A Expired JPS6012666B2 (ja) | 1981-07-24 | 1981-07-24 | 分散形優先競合の自己制御方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6012666B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6276947A (ja) * | 1985-09-30 | 1987-04-09 | Nitsuko Corp | Lanシステム |
US4816990A (en) * | 1986-11-05 | 1989-03-28 | Stratus Computer, Inc. | Method and apparatus for fault-tolerant computer system having expandable processor section |
JPS63310241A (ja) * | 1987-06-12 | 1988-12-19 | Yamatake Honeywell Co Ltd | 共通伝送路による通信方式 |
JPH04312150A (ja) * | 1991-04-10 | 1992-11-04 | Sharp Corp | 制御装置間通信方式 |
-
1981
- 1981-07-24 JP JP56115210A patent/JPS6012666B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5818727A (ja) | 1983-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4380052A (en) | Single transmission bus data network employing a daisy-chained bus data assignment control line which can bypass non-operating stations | |
US4408300A (en) | Single transmission bus data network employing an expandable daisy-chained bus assignment control line | |
US4342995A (en) | Data network employing a single transmission bus for overlapping data transmission and acknowledgment signals | |
US4560985A (en) | Dual-count, round-robin distributed arbitration technique for serial buses | |
US4620278A (en) | Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus | |
JPH0231900B2 (ja) | ||
US4488232A (en) | Self-adjusting, distributed control, access method for a multiplexed single-signal data bus | |
US5544333A (en) | System for assigning and identifying devices on bus within predetermined period of time without requiring host to do the assignment | |
JPH0652900B2 (ja) | マルチマスター通信バス | |
US5787263A (en) | Method of an apparatus for controlling data transfer | |
JPS6012666B2 (ja) | 分散形優先競合の自己制御方法および装置 | |
EP0076401A2 (en) | Self adjusting, distributed control, access method for a multiplexed single signal data bus | |
US4777487A (en) | Deterministic access protocol local area network | |
EP0251234B1 (en) | Multiprocessor interrupt level change synchronization apparatus | |
JPS58119069A (ja) | 分散型競合制御システム | |
EP0872980B1 (en) | Handshaking circuit for resolving contention on a transmission medium regardless of its length | |
KR930004910Y1 (ko) | 다중처리기 시스템에서의 데이터버스 중재기 | |
JPS5932808B2 (ja) | バス制御方式 | |
GB2101457A (en) | Data communication system | |
JP2004013395A (ja) | Dmaコントローラ | |
JPH0120819B2 (ja) | ||
JPH0660017A (ja) | 競合回路 | |
JPH044786B2 (ja) | ||
JPH04178754A (ja) | 分散アービトレーション装置 | |
KR840000165B1 (ko) | 버스(bus) 제어 방식 |