JP3101023B2 - バス使用権制御方法 - Google Patents

バス使用権制御方法

Info

Publication number
JP3101023B2
JP3101023B2 JP03265315A JP26531591A JP3101023B2 JP 3101023 B2 JP3101023 B2 JP 3101023B2 JP 03265315 A JP03265315 A JP 03265315A JP 26531591 A JP26531591 A JP 26531591A JP 3101023 B2 JP3101023 B2 JP 3101023B2
Authority
JP
Japan
Prior art keywords
input
data transfer
bus
use right
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03265315A
Other languages
English (en)
Other versions
JPH0573483A (ja
Inventor
雄策 海野
幸彦 北沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP03265315A priority Critical patent/JP3101023B2/ja
Publication of JPH0573483A publication Critical patent/JPH0573483A/ja
Application granted granted Critical
Publication of JP3101023B2 publication Critical patent/JP3101023B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、システムバスのバス使
用権の獲得を長時間待ち続ける事態を回避することので
きるシステムバス使用権制御方法に関する。
【0002】
【従来の技術】磁気記憶装置やプリンタ等の複数の入出
力装置を収容したコンピュータシステムにおいて、効率
の良いシステムバスの使用を実現するため、バス使用権
の調停(バスアービトレーション)が行なわれる。
【0003】この調停は、コンピュータシステムに設け
られたバス制御部において実施される。バス制御部は、
システムバスの使用を要求するために出力されるバス使
用権要求を受付け、この要求が重複した場合には調停を
行ない、何れか1つの要求に対してのみバス使用権を与
える。要求が重複せずに1つのみの場合は、調停を行な
うことなく直ちにバス使用権要求を出力した装置にバス
使用権を与える。ここでは、バス使用権要求に基づいて
バス使用権の付与を行なう迄の処理をシステムバス使用
権制御方法と呼ぶことにする。
【0004】図2に、従来一般のコンピュータシステム
のブロック図を示す。図に示したコンピュータシステム
1において、プロセッサ(CPU)2には、システムバ
スSBを介して、主記憶装置(MM)3、バス制御部
4、第1〜第n入出力制御装置(IOC#0〜#N)5
〜7が接続されている。各入出力制御装置には、それぞ
れ第1〜第n入出力装置(IO#0〜#N)8〜10が
接続されている。
【0005】プロセッサ2は、コンピュータシステム1
を構成する各部の制御を行なうものである。主記憶装置
3は、プロセッサ2の参照するプログラムやデータ、さ
らにはプロセッサ2による処理結果等を記憶するRAM
等から構成されるものである。バス制御部4は、各入出
力制御装置が出力するバス使用権要求に基づいて、何れ
かの入出力制御装置にバス使用権を付与する制御を行な
うものである。
【0006】第1〜第n入出力制御装置5〜7は、シス
テムバスSBとそれぞれ第1〜第n入出力装置8〜10
との間のデータ転送の制御、及びバス使用権要求を出力
し、バス使用権の獲得を行なうものである。
【0007】これら第1〜第n入出力制御装置5〜7に
は、それぞれ固有のデータ転送速度が設定されており、
このデータ転送速度により、各入出力装置とシステムバ
スSBとの間のデータ転送を行なう。このデータ転送速
度は、システムバスSBの使用効率や、各入出力装置の
重要度等により予め設定される。各入出力制御装置は、
本来備えている性能以下にデータ転送速度が設定される
ことにより、データ転送速度(優先順位)の差別化が図
られる。
【0008】また、第1〜第n入出力制御装置5〜7に
は、バス使用権要求を出力した結果バス使用権を獲得で
きなかった場合、新たにバス使用権要求を出力する固有
の繰返し周期が、データ転送速度同様に設定されてい
る。ここでは、データ転送速度が速いものほど、繰返し
周期が短く設定され、頻繁にバス使用権要求を出力する
ことができるものとする。
【0009】第1〜第n入出力装置8〜10は、例えば
磁気記憶装置やプリンタ等から構成されるもので、第1
〜第n入出力制御装置5〜7の制御により、システムバ
スSBとの間のデータ転送が実現する。例えば、プロセ
ッサ2からデータ転送の指示を受けた第1入出力制御装
置5は、入出力装置8から受信したデータを、第1入出
力制御装置5に設定されたデータ転送速度でシステムバ
スSBを介して主記憶装置3に転送する。転送相手が、
主記憶装置3でなく、他の入出力制御装置(入出力装
置)の場合も同様である。
【0010】以上の構成のコンピュータシステム1にお
けるシステムバス使用権制御方法の説明を、図3及び図
4を参照しながら説明する。図3は、従来の方法に係る
第1の説明図である。図に示すように、データ転送を実
施する場合、システムバスSBのバス使用権を獲得する
ためのアービトレーションサイクルSに1サイクル、シ
ステムバスSBを使用して実際にデータを転送するため
のデータ転送サイクルTに1サイクル、そしてバス使用
権を放棄するための終結サイクルRに1サイクル、合計
3サイクルの時間が少なくとも必要となる。バス使用権
要求の出力と同時にバス使用権を獲得できなかった場
合、バス使用権要求を繰返し出力することになり、デー
タ転送を実施するために必要な時間はさらに長くなる。
【0011】図4は、従来の方法に係る第2の説明図で
ある。図に示すように、バス使用権要求出力後、直ちに
バス使用権を獲得できない場合、バス使用権要求を繰返
し出力するためにアービトレーションサイクルSが長時
間化(nサイクル)し、1回のデータ転送を実施するた
めには、n+2サイクルの時間が必要となる。
【0012】さて、アービトレーションサイクルS、デ
ータ転送サイクルT、そして終結サイクルRをパイプラ
イン処理する場合がある。図5に、従来の方法に係る第
3の説明図を示す。図は、システムバスSBが使用され
ない状態から、順次システムバスSBを使用したデータ
転送が実施される状態を示したものである。
【0013】まず初めに、第1入出力制御装置5によ
り、アービトレーションサイクルSnが実施され(第1
サイクル)、以後データ転送サイクルTn(第2サイク
ル)、終結サイクルRn(第3サイクル)がそれぞれ1
サイクルの時間を費やして実施されたものとする。
【0014】第2サイクルにおいて、第2入出力制御装
置6がアービトレーションサイクルSn+1を実施する
と、第3及び第4サイクルにおいて、入出力制御装置5
同様にデータ転送サイクルTn+1、終結サイクルRn
+1が実施される。
【0015】さらに、第3サイクルにおいて、第n入出
力制御装置7がアービトレーションサイクルSn+3を
実施すると、以後同様にデータ転送サイクル及び終結サ
イクルが実施される。第2サイクル以降においては、ア
ービトレーションサイクル、データ転送サイクル、終結
サイクルが並行して処理される、いわゆるパイプライン
処理が実施され、システムバスSBの使用効率を上げる
ことができる。
【0016】
【発明が解決しようとする課題】さて、従来の入出力制
御装置において、バス使用権要求を出力する繰返し周期
が固定的に設定されていたため、システムバスSBの使
用頻度の高いコンピュータシステム1においては、繰返
し周期の長い入出力制御装置に、バス使用権が付与され
にくいといった問題が生じていた。また、何れかの入出
力制御装置(入出力装置)をコンピュータシステム1か
ら削除(縮退)した場合、システムバスSBの使用効率
が減少することになるが、残された入出力制御装置のデ
ータ転送速度を変更してシステムバスSBの使用効率を
上げることができないといった問題が生じていた。さら
には、パイプライン処理を実施しようとした場合、各入
出力制御装置は、アビトレーションサイクルを1サイク
ルで完結させる必要がある。しかし、バス使用権を1回
のバス使用権要求で獲得できず、アビトレーションサイ
クルに複数サイクルを費やすと、1回のデータが3サイ
クルで終了せずパイプが乱れてしまうといった問題が生
じていた。本発明は以上の点に着目してなされたもの
で、システムバスの使用状況に応じて各入出力制御装置
のバス使用権要求を繰り返し出力する周期を変更し、長
い時間バス使用権の獲得を待ち続ける入出力制御装置の
発生を除去し、効率の良いシステムバスの使用を実現す
ることのできるよりバス使用権制御方法を提供すること
を目的とする。
【0017】
【課題を解決するための手段】本発明のバス使用権制御
方法は、入出力装置とシステムバス間のデータ転送を制
御する複数の入出力制御装置からのバス使用権要求が競
合した場合にバス使用権の調停を行うバス使用権制御方
法において、前記複数の入出力制御装置に対して、予め
決められた最大データ転送速度より低い固有のデータ転
送速度をそれぞれ設定し、かつ、データ転送速度が速い
ほど、前記バス使用権要求を行う周期を短く設定し、前
記複数の入出力制御装置のうち、いずれかの入出力制御
装置が、当該入出力制御装置に設定された周期でバス使
用権要求を行い、かつ、このバス使用権要求によるバス
使用権獲得が連続して待機させられた場合、当該入出力
制御装置からの要求の待機回数を計数し、当該待機回数
が予め用意した設定値を越えた場合は、その入出力制御
装置のデータ転送速度を前記固有のデータ転送速度より
上げ、その結果、バス使用権を獲得した後は前記固有の
データ転送速度に戻す。 また、入出力装置とシステムバ
ス間のデータ転送を制御する複数の入出力制御装置から
のバス使用権要求が競合した場合にバス使用権の調停を
行うバス使用権制御方法において、前記複数の入出力制
御装置に対して、予め決められた最大データ転送速度よ
り低い固有のデータ転送速度をそれぞれ設定し、かつ、
データ転送速度が速いほど、前記バス使用権要求を行う
周期を短く設定し、前記複数の入出力制御装置が、それ
ぞれに設定された周期でバス使用権要求を行ってバス使
用権を獲得した場合、当該バス使用権の単位時間毎の獲
得回数を計数し、当該計数値が予め用意した設定値を越
えた場合は、その入出力制御装置のデータ転送速度を前
記固有のデータ転送速度より下げ、その結果、当該入出
力制御装置以外の入出力制御装置がバス使用権を獲得し
た後は前記固有のデータ転送速度に戻す。
【0018】
【作用】本発明のバス使用権制御方法は、各入出力制御
装置のデータ転送速度を最大データ転送速度より低い固
有のデータ転送速度に設定する。また、データ転送速度
が速いほど、バス使用権要求を行う周期が短くなるよう
設定する。このように設定された状態で、それぞれの入
出力制御装置はバス使用権要求を行った結果、バス使用
権を獲得できなかった場合、連続してバス使用権を獲得
できずに待機した回数を監視する。そして、この待機回
数がある設定値を越えた場合は、設定されている固有の
データ転送速度よりもデータ転送速度を上げる。その結
果、バス使用権要求を行う周期が短くなり、バス使用権
を獲得する確率が上がる。バス使用権を獲得した後は、
設定された固有のデータ転送速度に戻す。また、他の発
明のバス使用権制御方法は、全ての入出力制御装置が、
それぞれ設定された周期でバス使用権要求を行ってバス
使用権を獲得した場合、そのバス使用権獲得の単位時間
毎の回数を計数する。そして、この獲得回数がある設定
値を越えた場合は、設定されているデータ転送速度を下
げる。その結果、バス使用権要求を行う周期が長くな
り、バス使用権を獲得する確率が下がり、他の入出力制
御装置がバス使用権を獲得する確率が高くなる。他の入
出力制御装置がバス使用権を獲得した後は、設定された
固有のデータ転送速度に戻す。
【0019】
【実施例】図1に、本発明の第1の実施例に係るブロッ
ク図を示す。図に示したコンピュータシステム11にお
いて、システムバスSBには、プロセッサ(CPU)1
2、主記憶装置(MM)13、バス制御部14、第1入
出力制御装置(IOC#0)15、第n入出力制御装置
(IOC#N)16が接続されている。第1及び第n入
出力制御装置15,16には、それぞれ第1及び第n入
出力装置17,18が接続されている。
【0020】プロセッサ12、主記憶装置13、バス制
御部14、そして第1及び第n入出力装置17,18
は、先に図2において説明した、プロセッサ2、主記憶
装置3、バス制御部4、第1及び第n入出力装置8,1
0と同一のものである。従って重複する説明は省略す
る。
【0021】第1入出力制御装置15には、アビトレー
ション監視部21、待ち回数検出部22、マスク部2
3、計数部24、設定部25、比較部26、転送速度設
定部27が設けられている。アビトレーション監視部2
1は、1回のデータ転送(アビトレーションサイクルか
ら終結サイクル迄)の為にシステムバスSBが何サイク
ル使用されたか監視するものである。
【0022】待ち回数検出部22は、アビトレーション
監視部21により検出されたサイクル数が3サイクルを
越えたか否か、即ち何れかの入出力制御装置がシステム
バスSBを使用した為にバス使用権の獲得を待機する回
数、即ち待機回数を検出するものである。マスク部23
は、待ち回数検出部22の動作を有効にするか否かを設
定するものである。計数部24は、待ち回数検出部22
の検出結果を記憶するレジスタ等から構成されるもので
ある。設定部25は、待ち回数検出部22により検出さ
れた待ち回数の許容値を記憶するレジスタ等から構成さ
れるものである。
【0023】比較部26は、設定部25の内容と計数部
24の内容を比較するものである。転送速度設定部27
は、比較部26の比較結果を受入れて、予め設定された
データ転送速度の変更を行なうものである。これらの構
成は、他の入出力制御装置についても同様である。
【0024】以上の構成のコンピュータシステム11に
おいて、第n入出力制御装置16のデータ転送速度を
“100”、第1入出力制御装置15のデータ転送速度
を“50”とする。即ち、第n入出力制御装置16は、
第1入出力制御装置15と比べると2倍のデータ転送速
度が設定されていることになる。また、第1及び第n入
出力装置15,16共に、データ転送速度“200”の
能力を備えているものとする。即ち、実際に運用するた
めに設定されたデータ転送速度は、能力を抑えた値とな
っている。
【0025】さて、第1及び第n入出力制御装置15,
16のバス使用権要求が競合した場合、バス制御部14
は、第n入出力制御装置16にバス使用権を与えられ、
第1入出力制御装置15は、新たにバス使用権要求を出
力するタイミングを待つ。第1入出力制御装置15に、
新たなバス使用権要求を出力するタイミングが到来する
前に、第n入出力制御装置16が終結サイクルを実施
し、さらに新たなアビトレーションサイクルに基づいて
システムバスSBの使用を開始したものとする。
【0026】ここで、第1入出力制御装置15が新たな
バス使用権要求を出力しても、既に第n入出力制御装置
16によりシステムバスSBが使用されているため、さ
らに新たなタイミングの到来を待つことになる。この
間、アビトレーション監視部21は、1回のデータ転送
に要するサイクル数を検出する。待ち回数検出部22
は、アビトレーション監視部21の検出結果が3サイク
ルを越えていた場合、計数部24の値を増加させる。
【0027】比較部26は、設定部25の内容と計数部
24の内容を逐次比較し、計数部24の内容が設定部2
5の内容を越えた場合、転送速度設定部27の起動を行
なう。起動した転送速度設定部27では、データ転送速
度を例えば“50”から“150”に変更し、計数部2
4のリセットを行なう。データ転送速度が上昇すると、
入出力制御装置15は、データ転送速度が“50”の場
合よりもより短い周期でバス使用権要求を出力すること
になる。
【0028】周期が短くなると、終結サイクルの後にバ
ス使用権要求を出力する確立が上がり、さらにデータ転
送速度の上昇に伴い優先順位が向上するため、第n入出
力制御装置16と競合してもバス使用権を獲得すること
ができる。入出力制御装置15は、データ転送速度の変
更によりバス使用権を獲得し、終結サイクルを実施した
場合、データ転送速度を再び“50”に戻し、基本的な
運用状態に移る。
【0029】図6に、本発明に係る第1のフローチャー
トを示す。コンピュータシステム11が起動するとプロ
セッサ12は、各入出力装置に設けられた転送速度設定
部27の初期化を指示し、それぞれに固有のデータ転送
速度の設定を行なう(ステップS1)。さらに、プロセ
ッサ12は、各入出力装置に設けられた設定部25に任
意の値を設定する(ステップS2)。最後に、プロセッ
サ12は、各入出力制御装置に設けられたマスク部23
のマスク機能を解除し、待ち回数検出部22を有効する
(ステップS3)。
【0030】以後、アビトレーション監視部21がシス
テムバスSBの監視を行ない、監視結果を待ち回数検出
部22に通知する(ステップS4)。待ち回数検出部2
2では、アビトレーション監視部21からの通知に基づ
いて、待ち回数の有無を判断し(ステップS5)、結果
がYES、即ち待ち回数ありの場合、計数部24のカウ
ントアップを行なう(ステップS6)。
【0031】比較部26では、設定部25の値と計数部
24の値を比較し(ステップS7)、計数部24の値が
設定部25の内容を越えているか判断し、判断結果を転
送速度設定部27に通知する(ステップS8)。ステッ
プS8の結果がYESの場合、転送速度設定部27で
は、先に設定されたデータ転送速度を変更して高速化を
行ない(ステップS9)、計数部24の値をクリアする
(ステップS10)。
【0032】ステップS10の実施後、及びステップS
5,S8においてNOの判断がなされた場合、ステップ
S4に戻る。この場合、システムバスSBの使用を長時
間待ち続ける入出力装置のバス使用権獲得の能力を上げ
ることにより、特定の入出力制御装置に対して、優先的
にシステムバスSBを使用できる環境をあたえることが
できる。
【0033】次に、本発明に係る第2の実施例について
説明する。図7に、本発明の第2の実施例に係るブロッ
ク図を示す。図に示したコンピュータシステム31にお
いて、先に図1において説明したコンピュータシステム
11と比べると、第1入出力制御装置15の計数部24
が取り除かれ、さらにアビトレーション監視部21の代
りにバス監視部32、待ち回数検出部22の代りに稼働
回数検出部33が設けられている。
【0034】バス監視部32は、システムバスSB上の
アビトレーションサイクルの発生を監視するものであ
る。稼働回数検出部33は、単位時間当たりのバス監視
部32の監視結果、即ちアビトレーションサイクルの
内、自己が実施した回数を計数するものである。
【0035】以上の構成のコンピュータシステム31に
おいて、第n入出力制御装置16のデータ転送速度を
“100”、第1入出力制御装置15のデータ転送速度
を“50”とする。即ち、第n入出力制御装置16は、
第1入出力制御装置15と比べると2倍のデータ転送速
度が設定されていることになる。また、第1及び第n入
出力装置15,16共に、データ転送速度“200”の
能力を備えているものとする。即ち、実際に運用するた
めに設定されたデータ転送速度は、能力を抑えた値とな
っている。
【0036】さて、第1及び第n入出力制御装置15,
16のバス使用権要求が競合した場合、バス制御部14
は、第n入出力制御装置16にバス使用権を与え、第1
入出力制御装置15は、新たにバス使用権要求を出力す
るタイミングを待つ。
【0037】第n入出力装置16は、バス使用権要求を
出力する周期、即ちアビトレーションサイクルを実施す
る周期が短いため、システムバスSBを使用したデータ
転送の必要があるかぎり、頻繁にアビトレーションサイ
クルを実施する。そして、アビトレーションサイクルを
実施する周期が短いほど、バス使用権を獲得する確立が
高いため、単位時間当たりの第n入出力装置16による
システムバスSBの使用率が上がる。
【0038】この間、バス監視部32は、アビトレーシ
ョンサイクルの発生を検出し、稼働回数検出部33に通
知する。稼働回数検出部33では、アビトレーションサ
イクルの内、自己が実施した単位時間当たりの回数を比
較部26に通知することになる。比較部26では、通知
された回数と設定部25の値を比較し、通知された値が
設定部25の値を越えていた場合には、転送速度設定部
27の起動を行なう。
【0039】起動した転送速度設定部27では、データ
転送速度を例えば“100”から“30”に変更する。
データ転送速度が低下すると、入出力制御装置16は、
データ転送速度が“100”の場合よりも、より長い周
期でバス使用権要求を出力することになる。
【0040】周期が長くなると、終結サイクルの後にバ
ス使用権要求を出力する確立が下り、さらにデータ転送
速度の低下に伴い優先順位も低下するため、第n入出力
制御装置16と第1入出力制御装置15が競合した場
合、第1入出力制御装置15にバス使用権が与えられ
る。入出力制御装置16は、データ転送速度の変更によ
りバス使用権が他の入出力制御装置に与えられたことを
検出すると、データ転送速度を再び“100”に戻し、
基本的な運用状態に移る。
【0041】図8に、本発明に係る第2のフローチャー
トを示す。コンピュータシステム31が起動するとプロ
セッサ12は、各入出力装置に設けられた転送速度設定
部27の初期化を指示し、それぞれに固有のデータ転送
速度の設定を行なう(ステップS11)。さらに、プロ
セッサ12は、各入出力装置に設けられた設定部25に
任意の値を設定する(ステップS12)。最後に、プロ
セッサ12は、各入出力制御装置に設けられたマスク部
23のマスク機能を解除し、稼働回数検出部33を有効
する(ステップS13)。
【0042】以後、バス監視部32がシステムバスSB
の監視を行ない、監視結果を稼働回数検出部33に通知
する(ステップS14)。稼働回数検出部33では、バ
ス監視部32からの通知に基づいてシステムバスSBの
使用の有無を判断し(ステップS15)、結果がYE
S、即ちアビトレーションサイクル実施ありの場合、稼
働回数検出部33は、単位時間当たりに自己が実施する
システムバスの使用回数を計数し(ステップS16)、
計数結果を比較部26に通知する。
【0043】比較部26では、通知内容を設定部25の
値と比較し(ステップS17)、通知内容が設定部25
の値を越えているか判断し、判断結果を転送速度設定部
27に通知する(ステップS18)。ステップS18の
結果がYESの場合、転送速度設定部27では、先に設
定されたデータ転送速度を変更して低速化を行ない(ス
テップS19)、稼働回数検出部33のリセット、即ち
稼働回数のクリアを行なう(ステップS20)。
【0044】ステップS20の実施後、及びステップS
15,S18においてNOの判断がなされた場合、ステ
ップS14に戻る。この場合、システムバスSBの使用
頻度が高い入出力制御装置の使用頻度を下げることによ
り、他の入出力制御装置がシステムバスSBを使用する
機会を増加させることができる。
【0045】本発明は以上の実施例に限定されない。実
施例では、入出制御装置自身でデータ転送速度を変更す
る場合を例に説明したが、入出力制御装置には転送速度
設定部27のみを設置し、その他の構成をバス制御部1
4もしくはプロセッサ12に設ける構成でも構わない。
そして、バス制御部14に転送速度設定部27以外の構
成を設ける場合、直接転送速度設定部27を制御する場
合とプロセッサ12を介して転送速度設定部27を制御
する場合を想定することができる。
【0046】
【発明の効果】以上説明したように、第1の発明によれ
ば、バス使用権要求の出力の結果、バス使用権を獲得で
きない待機回数が設定値に至った場合、データ転送速度
を上げてバス使用権要求を出力する繰返し周期を短くす
るため、バス使用権要求を出力する頻度が上がり、バス
使用権を獲得する確立も上がる。また、第2の発明によ
れば、単位時間におけるバス使用権の獲得回数が設定値
に至った場合、データ転送速度を下げてバス使用権要求
を出力する繰返し周期を長くするため、バス使用権要求
を出力する頻度が下がり、バス使用権を獲得する確立も
下がる。結果、いずれかの入出力制御装置による集中的
なバス使用権の獲得、及び集中的なバス使用権の待ちを
防止することができ、各入出力装置が均等にバス使用権
の獲得を行なうことができる。このため、パイプライン
処理を実施した場合にも、複数の入出力制御装置に対
し、円滑に順次バス使用権を獲得させることができ、パ
イプの乱れを防止することができる。また、第1、2の
発明では、通常は予め設定された最大データ転送速度よ
りも低い固有のデータ転送速度で運用し、バス使用権要
求が競合した時のみデータ転送速度を変更するようにし
たため、各入出力制御装置は、基本的な運用状態を変更
することなく、均等にバス使用権の獲得を行なうことが
できる。特に、第1の発明では、競合した場合にのみデ
ータ転送速度を上げるため、常時最大データ転送速度で
運用するシステムに比べ消費電力の低下を図ることがで
きる。即ち、データ転送速度が上がるほど消費電力が多
くなることから、第1の発明のように、競合した時のみ
データ転送速度を上げることによって、システムの運用
状態における全体の消費電力を抑えることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るブロック図であ
る。
【図2】従来一般のコンピュータシステムのブロック図
である。
【図3】従来の方法に係る第1の説明図である。
【図4】従来の方法に係る第2の説明図である。
【図5】従来の方法に係る第3の説明図である。
【図6】本発明に係る第1のフローチャートである。
【図7】本発明に係る第2の実施例のブロック図であ
る。
【図8】本発明に係る第2のフローチャートである。
【符号の説明】
21 アビトレーション監視部 22 待ち回数検出部 23 マスク部 24 計数部 25 設定部 26 比較部 27 転送速度設定部 32 バス監視部 33 稼働回数検出部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−122769(JP,A) 特開 平2−181855(JP,A) 特開 昭59−214930(JP,A) 特開 昭63−280364(JP,A) 特開 昭62−264349(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 13/36,13/362 G06F 13/38,13/42

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 入出力装置とシステムバス間のデータ転
    送を制御する複数の入出力制御装置からのバス使用権要
    求が競合した場合にバス使用権の調停を行うバス使用権
    制御方法において、 前記複数の入出力制御装置に対して、予め決められた最
    大データ転送速度より低い固有のデータ転送速度をそれ
    ぞれ設定し、かつ、データ転送速度が速いほど、前記バ
    ス使用権要求を行う周期を短く設定し、 前記複数の入出力制御装置のうち、いずれかの入出力制
    御装置が、当該入出力制御装置に設定された周期でバス
    使用権要求を行い、かつ、このバス使用権要求によるバ
    ス使用権獲得が連続して待機させられた場合、当該入出
    力制御装置からの要求の待機回数を計数し、当該待機回
    数が予め用意した設定値を越えた場合は、その入出力制
    御装置のデータ転送速度を前記固有のデータ転送速度よ
    り上げ、その結果、バス使用権を獲得した後は前記固有
    のデータ転送速度に戻すことを特徴とするバス使用権制
    御方法。
  2. 【請求項2】 入出力装置とシステムバス間のデータ転
    送を制御する複数の入出力制御装置からのバス使用権要
    求が競合した場合にバス使用権の調停を行うバス使用権
    制御方法において、 前記複数の入出力制御装置に対して、予め決められた最
    大データ転送速度より低い固有のデータ転送速度をそれ
    ぞれ設定し、かつ、データ転送速度が速いほど、前記バ
    ス使用権要求を行う周期を短く設定し、 前記複数の入出力制御装置が、それぞれに設定された周
    期でバス使用権要求を行ってバス使用権を獲得した場
    合、当該バス使用権の単位時間毎の獲得回数を計数し、
    当該計数値が予め用意した設定値を越えた場合は、その
    入出力制御装置のデータ転送速度を前記固有のデータ転
    送速度より下げ、その結果、当該入出力制御装置以外の
    入出力制御装置がバス使用権を獲得した後は前記固有の
    データ転送速度に戻すことを特徴とするバス使用権制御
    方法。
JP03265315A 1991-09-17 1991-09-17 バス使用権制御方法 Expired - Fee Related JP3101023B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03265315A JP3101023B2 (ja) 1991-09-17 1991-09-17 バス使用権制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03265315A JP3101023B2 (ja) 1991-09-17 1991-09-17 バス使用権制御方法

Publications (2)

Publication Number Publication Date
JPH0573483A JPH0573483A (ja) 1993-03-26
JP3101023B2 true JP3101023B2 (ja) 2000-10-23

Family

ID=17415491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03265315A Expired - Fee Related JP3101023B2 (ja) 1991-09-17 1991-09-17 バス使用権制御方法

Country Status (1)

Country Link
JP (1) JP3101023B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225588B1 (en) 1998-09-28 2001-05-01 Terasaki Denki Sangyo Kabushiki Kaisha Trip device of circuit breaker

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907166B2 (ja) * 2005-01-12 2012-03-28 パナソニック株式会社 リソース管理装置
WO2012140848A1 (ja) * 2011-04-13 2012-10-18 パナソニック株式会社 制御装置
WO2013046607A1 (ja) * 2011-09-29 2013-04-04 パナソニック株式会社 制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225588B1 (en) 1998-09-28 2001-05-01 Terasaki Denki Sangyo Kabushiki Kaisha Trip device of circuit breaker

Also Published As

Publication number Publication date
JPH0573483A (ja) 1993-03-26

Similar Documents

Publication Publication Date Title
EP0343770B1 (en) Multi-bus microcomputer system with bus arbitration
US5528767A (en) Programmable multi-level bus arbitration apparatus in a data processing system
US6542940B1 (en) Method and apparatus for controlling task execution in a direct memory access controller
US8141089B2 (en) Method and apparatus for reducing contention for computer system resources using soft locks
EP0267464B1 (en) Method for controlling processor access to input/output devices
US7007138B2 (en) Apparatus, method, and computer program for resource request arbitration
JP3101023B2 (ja) バス使用権制御方法
JP5677007B2 (ja) バス調停装置、バス調停方法
US6009477A (en) Bus agent providing dynamic pipeline depth control
JP2504818B2 (ja) マルチプロセッサ装置における共通メモリ制御方法
JPH0656602B2 (ja) キヤツシユを有するプロセツサのための優先制御システム
US20040117530A1 (en) Avoidance of extended bus occupancy through simple control operation
JP3497478B2 (ja) Dma転送装置及びデータ転送システム
JP3985085B2 (ja) Dma制御装置
JP2000250853A (ja) バス調整制御装置
JPH01305461A (ja) バス使用権制御方式
JPH07219887A (ja) Dma転送制御装置
JP2002091903A (ja) バスシステム
JPH10334042A (ja) バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体
JPH0660017A (ja) 競合回路
JPS6125249A (ja) 排他制御方式
JPS60201463A (ja) Dmaデ−タ転送方式
JP2000259548A (ja) Dmaバス転送方式
JPH0831077B2 (ja) 入出力サブシステムのチャネルパス負荷率均等化方法
JPS60564A (ja) メモリアクセス競合制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees