JPH07219887A - Ｄｍａ転送制御装置 - Google Patents
Ｄｍａ転送制御装置Info
- Publication number
- JPH07219887A JPH07219887A JP820594A JP820594A JPH07219887A JP H07219887 A JPH07219887 A JP H07219887A JP 820594 A JP820594 A JP 820594A JP 820594 A JP820594 A JP 820594A JP H07219887 A JPH07219887 A JP H07219887A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma
- transfer request
- request
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 別チャネルの転送要求の時間切れの発生を招
くことなくかつブロック転送のブロック数を制限するこ
となく、データ転送能力を向上させる。 【構成】 転送要求調停回路５は中央処理装置２及び入
出力装置３，４各々のＤＭＡ制御回路２１，３１，４１
からの転送終了信号１０１と転送要求信号１０２〜１０
４とから予め設定された優先順位にしたがって転送を許
可する装置を決定し、ＤＭＡ制御回路２１，３１，４１
に転送許可を通知する。転送要求監視回路６はＤＭＡ制
御回路２１，３１，４１各々が出力する転送要求信号１
０２〜１０４及び緊急要求信号１０８の発生状況に応じ
て転送停止信号１０９を出力し、ＤＭＡ制御回路２１，
３１，４１にＤＭＡ転送の停止を通知する。
くことなくかつブロック転送のブロック数を制限するこ
となく、データ転送能力を向上させる。 【構成】 転送要求調停回路５は中央処理装置２及び入
出力装置３，４各々のＤＭＡ制御回路２１，３１，４１
からの転送終了信号１０１と転送要求信号１０２〜１０
４とから予め設定された優先順位にしたがって転送を許
可する装置を決定し、ＤＭＡ制御回路２１，３１，４１
に転送許可を通知する。転送要求監視回路６はＤＭＡ制
御回路２１，３１，４１各々が出力する転送要求信号１
０２〜１０４及び緊急要求信号１０８の発生状況に応じ
て転送停止信号１０９を出力し、ＤＭＡ制御回路２１，
３１，４１にＤＭＡ転送の停止を通知する。
Description
【０００１】
【産業上の利用分野】本発明はＤＭＡ転送制御装置に関
し、特に中央処理装置や入出力装置と記憶装置との間の
ＤＭＡ（ダイレクトメモリアクセス）転送の制御方法に
関する。
し、特に中央処理装置や入出力装置と記憶装置との間の
ＤＭＡ（ダイレクトメモリアクセス）転送の制御方法に
関する。
【０００２】
【従来の技術】従来、この種のＤＭＡ転送方式は、中央
処理装置や記憶装置、及び入出力装置等が接続されてい
るシステムバスを用いて、記憶装置と中央処理装置との
間あるいは記憶装置と入出力装置との間のデータ転送を
高速に行う方法として知られている。
処理装置や記憶装置、及び入出力装置等が接続されてい
るシステムバスを用いて、記憶装置と中央処理装置との
間あるいは記憶装置と入出力装置との間のデータ転送を
高速に行う方法として知られている。
【０００３】また、上記のＤＭＡ転送方式には一回のデ
ータ転送要求で一回のデータ転送を行うシングル転送
や、一回のデータ転送要求でＤＭＡアドレスを出力する
ことでそのＤＭＡアドレスを基にデータを連続して転送
するブロック転送等がある。
ータ転送要求で一回のデータ転送を行うシングル転送
や、一回のデータ転送要求でＤＭＡアドレスを出力する
ことでそのＤＭＡアドレスを基にデータを連続して転送
するブロック転送等がある。
【０００４】一方、上記のＤＭＡ転送を高速化するため
に様々な方法が提案されている。例えば、特開昭６２−
２４２２６４号公報に開示された技術では、外部制御装
置に対する通信において、送受信共にＤＭＡコントロー
ラを備えてブロック転送を行い、プロセッサ間の通信に
おいて必要に応じて両方のプロセッサのメモリを切換え
ることで、転送処理の高速化を図っている。
に様々な方法が提案されている。例えば、特開昭６２−
２４２２６４号公報に開示された技術では、外部制御装
置に対する通信において、送受信共にＤＭＡコントロー
ラを備えてブロック転送を行い、プロセッサ間の通信に
おいて必要に応じて両方のプロセッサのメモリを切換え
ることで、転送処理の高速化を図っている。
【０００５】また、特開平１−１１１２５５号公報に開
示された技術では、外部記憶装置から内部記憶装置にＤ
ＭＡ転送されたデータを内部記憶装置の異なる領域に転
送することでＤＭＡ転送の高速化を図っている。
示された技術では、外部記憶装置から内部記憶装置にＤ
ＭＡ転送されたデータを内部記憶装置の異なる領域に転
送することでＤＭＡ転送の高速化を図っている。
【０００６】
【発明が解決しようとする課題】上述した従来のＤＭＡ
転送制御方式では、ブロック転送によってデータを転送
する場合、データを連続して転送している間、システム
バスが独占されてしまうため、データ転送を待っている
別チャネルの転送要求の時間切れが発生してしまう。
転送制御方式では、ブロック転送によってデータを転送
する場合、データを連続して転送している間、システム
バスが独占されてしまうため、データ転送を待っている
別チャネルの転送要求の時間切れが発生してしまう。
【０００７】また、上記の転送要求の時間切れを回避す
るために、ブロック転送のブロック数を制限したり、あ
るいはブロック転送そのものの使用を禁止したりしてい
る。この場合、ＤＭＡ転送の効率が上記の制限によって
低下してしまう。
るために、ブロック転送のブロック数を制限したり、あ
るいはブロック転送そのものの使用を禁止したりしてい
る。この場合、ＤＭＡ転送の効率が上記の制限によって
低下してしまう。
【０００８】そこで、本発明の目的は上記の問題点を解
消し、別チャネルの転送要求の時間切れの発生を招くこ
となくかつブロック転送のブロック数を制限することな
く、データ転送能力を向上させることができるＤＭＡ転
送制御装置を提供することにある。
消し、別チャネルの転送要求の時間切れの発生を招くこ
となくかつブロック転送のブロック数を制限することな
く、データ転送能力を向上させることができるＤＭＡ転
送制御装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明によるＤＭＡ転送
制御装置は、中央処理装置及び入出力装置各々に対応し
て設けられたダイレクトメモリアクセス制御回路からの
転送要求を調停して転送許可を発行する調停手段を含む
ＤＭＡ転送制御装置であって、前記ダイレクトメモリア
クセス制御回路各々に設けられかつ他装置によるダイレ
クトメモリアクセスに割り込んでダイレクトメモリアク
セスの実行を要求する緊急転送要求を出力する出力手段
と、前記調停手段から前記転送許可が発行された装置と
記憶装置との間でダイレクトメモリアクセスが行われて
いるときに他装置からの前記転送要求及び前記緊急転送
要求を監視する監視手段と、前記監視手段によって前記
転送要求及び前記緊急転送要求のうち少なくとも一方が
検出されたときにそれらの発生状況に応じて前記転送許
可が発行された装置に転送停止を指示する指示手段とを
備えている。
制御装置は、中央処理装置及び入出力装置各々に対応し
て設けられたダイレクトメモリアクセス制御回路からの
転送要求を調停して転送許可を発行する調停手段を含む
ＤＭＡ転送制御装置であって、前記ダイレクトメモリア
クセス制御回路各々に設けられかつ他装置によるダイレ
クトメモリアクセスに割り込んでダイレクトメモリアク
セスの実行を要求する緊急転送要求を出力する出力手段
と、前記調停手段から前記転送許可が発行された装置と
記憶装置との間でダイレクトメモリアクセスが行われて
いるときに他装置からの前記転送要求及び前記緊急転送
要求を監視する監視手段と、前記監視手段によって前記
転送要求及び前記緊急転送要求のうち少なくとも一方が
検出されたときにそれらの発生状況に応じて前記転送許
可が発行された装置に転送停止を指示する指示手段とを
備えている。
【００１０】本発明による他のＤＭＡ転送制御装置は、
上記の構成のほかに、前記ダイレクトメモリアクセス制
御回路各々に設けられかつ前記転送停止の指示に応答し
て前記記憶装置の所定領域のデータ全てが転送されたと
きに当該ダイレクトメモリアクセスを終了して終了報告
を出力する手段を具備している。
上記の構成のほかに、前記ダイレクトメモリアクセス制
御回路各々に設けられかつ前記転送停止の指示に応答し
て前記記憶装置の所定領域のデータ全てが転送されたと
きに当該ダイレクトメモリアクセスを終了して終了報告
を出力する手段を具備している。
【００１１】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１２】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、中央処理装置２及び入出力
装置３，４各々はＤＭＡ制御回路２１，３１，４１を内
蔵し、システムバス１００を介して夫々記憶装置１に接
続されている。
ック図である。図において、中央処理装置２及び入出力
装置３，４各々はＤＭＡ制御回路２１，３１，４１を内
蔵し、システムバス１００を介して夫々記憶装置１に接
続されている。
【００１３】ＤＭＡ制御回路２１，３１，４１はアドレ
スカウンタ（図示せず）とレングスカウンタ（図示せ
ず）とを持っており、ＤＭＡ転送要求の発生とＤＭＡ転
送の開始及び終了の制御とを行い、システムバス１００
に転送の種類とアドレスとを出力する。
スカウンタ（図示せず）とレングスカウンタ（図示せ
ず）とを持っており、ＤＭＡ転送要求の発生とＤＭＡ転
送の開始及び終了の制御とを行い、システムバス１００
に転送の種類とアドレスとを出力する。
【００１４】記憶装置１はシステムバス１００上の転送
の種類とアドレスとを認識し、転送データの読出し及び
書込みを行う。
の種類とアドレスとを認識し、転送データの読出し及び
書込みを行う。
【００１５】転送要求調停回路５は中央処理装置２及び
入出力装置３，４各々のＤＭＡ制御回路２１，３１，４
１が出力する転送終了信号１０１と、転送要求信号１０
２〜１０４とから予め設定された優先順位にしたがって
転送許可信号１０５〜１０７のうちの一つを有効とし、
ＤＭＡ制御回路２１，３１，４１のうちの一つに転送許
可を通知する。
入出力装置３，４各々のＤＭＡ制御回路２１，３１，４
１が出力する転送終了信号１０１と、転送要求信号１０
２〜１０４とから予め設定された優先順位にしたがって
転送許可信号１０５〜１０７のうちの一つを有効とし、
ＤＭＡ制御回路２１，３１，４１のうちの一つに転送許
可を通知する。
【００１６】転送要求監視回路６はＤＭＡ制御回路２
１，３１，４１各々が出力する転送要求信号１０２〜１
０４及び緊急要求信号１０８の発生状況に応じて転送停
止信号１０９を有効とし、ＤＭＡ制御回路２１，３１，
４１にＤＭＡ転送の停止を通知する。
１，３１，４１各々が出力する転送要求信号１０２〜１
０４及び緊急要求信号１０８の発生状況に応じて転送停
止信号１０９を有効とし、ＤＭＡ制御回路２１，３１，
４１にＤＭＡ転送の停止を通知する。
【００１７】すなわち、転送要求監視回路６はＤＭＡ転
送が行われているときに他装置からの転送要求が予め設
定された数になると、転送停止信号１０９を有効として
ＤＭＡ制御回路２１，３１，４１にＤＭＡ転送の停止を
通知する。
送が行われているときに他装置からの転送要求が予め設
定された数になると、転送停止信号１０９を有効として
ＤＭＡ制御回路２１，３１，４１にＤＭＡ転送の停止を
通知する。
【００１８】また、転送要求監視回路６はＤＭＡ転送が
行われているときに他装置からの転送要求が発生してか
ら予め設定された時間が経過すると、転送停止信号１０
９を有効としてＤＭＡ制御回路２１，３１，４１にＤＭ
Ａ転送の停止を通知する。
行われているときに他装置からの転送要求が発生してか
ら予め設定された時間が経過すると、転送停止信号１０
９を有効としてＤＭＡ制御回路２１，３１，４１にＤＭ
Ａ転送の停止を通知する。
【００１９】ＤＭＡ制御回路２１，３１，４１は、転送
要求監視回路６から転送停止信号１０９を受取ると、転
送終了信号１０１を有効とする。転送終了信号１０１は
ＤＭＡ転送の終了を通知する信号であり、ＤＭＡ転送中
のＤＭＡ制御回路２１，３１，４１がＤＭＡ転送を一時
停止または終了するときに有効とし、記憶装置１及び転
送要求調停回路５にも通知する。
要求監視回路６から転送停止信号１０９を受取ると、転
送終了信号１０１を有効とする。転送終了信号１０１は
ＤＭＡ転送の終了を通知する信号であり、ＤＭＡ転送中
のＤＭＡ制御回路２１，３１，４１がＤＭＡ転送を一時
停止または終了するときに有効とし、記憶装置１及び転
送要求調停回路５にも通知する。
【００２０】この図１を用いて本発明の一実施例の動作
について説明する。例えば、入出力装置３の制御部（図
示せず）への設定と、ＤＭＡ制御回路３１への転送先の
アドレスやデータ転送数、及び転送の種類の設定とが完
了すると、入出力装置３においてＤＭＡ転送が起動され
る。
について説明する。例えば、入出力装置３の制御部（図
示せず）への設定と、ＤＭＡ制御回路３１への転送先の
アドレスやデータ転送数、及び転送の種類の設定とが完
了すると、入出力装置３においてＤＭＡ転送が起動され
る。
【００２１】ＤＭＡ転送が起動された入出力装置３のＤ
ＭＡ制御回路３１は転送要求信号１０３を有効とし、転
送要求調停回路５に転送要求を通知する。転送要求調停
回路５はＤＭＡ制御回路３１からの転送要求信号１０３
を受付けると、転送許可信号１０６を有効としてＤＭＡ
制御回路３１に転送許可を通知する。
ＭＡ制御回路３１は転送要求信号１０３を有効とし、転
送要求調停回路５に転送要求を通知する。転送要求調停
回路５はＤＭＡ制御回路３１からの転送要求信号１０３
を受付けると、転送許可信号１０６を有効としてＤＭＡ
制御回路３１に転送許可を通知する。
【００２２】ＤＭＡ制御回路３１は転送要求調停回路５
から転送許可を受取るとシステムバス１００に転送の種
類とアドレスとを出力し、入出力装置３と記憶装置１と
の間でデータのブロック転送が開始されると転送要求信
号１０３を無効にする。
から転送許可を受取るとシステムバス１００に転送の種
類とアドレスとを出力し、入出力装置３と記憶装置１と
の間でデータのブロック転送が開始されると転送要求信
号１０３を無効にする。
【００２３】入出力装置３によるＤＭＡ転送実行中に他
の中央処理装置２や入出力装置４から転送要求が発生し
なければ、入出力装置３は設定されたデータ転送数分の
データを連続してブロック転送する。
の中央処理装置２や入出力装置４から転送要求が発生し
なければ、入出力装置３は設定されたデータ転送数分の
データを連続してブロック転送する。
【００２４】入出力装置３によるＤＭＡ転送が終了する
とき、ＤＭＡ制御回路３１は転送終了信号１０１を有効
とし、転送要求調停回路５と記憶装置１とにＤＭＡ転送
の終了を通知してＤＭＡ転送を終了する。
とき、ＤＭＡ制御回路３１は転送終了信号１０１を有効
とし、転送要求調停回路５と記憶装置１とにＤＭＡ転送
の終了を通知してＤＭＡ転送を終了する。
【００２５】次に、転送要求が二つ以上発生する場合の
動作について説明する。例えば、入出力装置３がＤＭＡ
転送を実行中に、他の入出力装置４でＤＭＡ転送が起動
されてＤＭＡ制御回路４１からの転送要求信号１０４が
有効になると、転送要求監視回路６はＤＭＡ転送実行中
における他装置からの転送要求を検知する。
動作について説明する。例えば、入出力装置３がＤＭＡ
転送を実行中に、他の入出力装置４でＤＭＡ転送が起動
されてＤＭＡ制御回路４１からの転送要求信号１０４が
有効になると、転送要求監視回路６はＤＭＡ転送実行中
における他装置からの転送要求を検知する。
【００２６】このとき、ＤＭＡ転送実行中に一つでも転
送要求が発生すれば、当該転送要求に処理を移すよう設
定されているとすると、転送要求監視回路６は転送停止
信号１０９を有効とし、入出力装置３のＤＭＡ制御回路
３１にＤＭＡ転送の停止を通知する。
送要求が発生すれば、当該転送要求に処理を移すよう設
定されているとすると、転送要求監視回路６は転送停止
信号１０９を有効とし、入出力装置３のＤＭＡ制御回路
３１にＤＭＡ転送の停止を通知する。
【００２７】また、ＤＭＡ転送実行中に二つ以上の転送
要求が発生したときに限り、当該転送要求のうち優先度
の高い転送要求に処理を移すよう設定されているとする
と、この場合は他の入出力装置４からの転送要求信号１
０４だけなので、転送要求監視回路６が転送停止信号１
０９を有効とすることはない。
要求が発生したときに限り、当該転送要求のうち優先度
の高い転送要求に処理を移すよう設定されているとする
と、この場合は他の入出力装置４からの転送要求信号１
０４だけなので、転送要求監視回路６が転送停止信号１
０９を有効とすることはない。
【００２８】入出力装置３のＤＭＡ制御回路３１はＤＭ
Ａ転送の停止の通知を受取ると、データ転送の区切りの
よいところで、つまり複数のブロック転送によってデー
タの転送が完了するよう設定された記憶装置１の領域か
ら全てのデータが転送されると、転送終了信号１０１を
有効とし、転送要求調停回路５と記憶装置１とにＤＭＡ
転送の終了を通知してＤＭＡ転送を一時中断する。
Ａ転送の停止の通知を受取ると、データ転送の区切りの
よいところで、つまり複数のブロック転送によってデー
タの転送が完了するよう設定された記憶装置１の領域か
ら全てのデータが転送されると、転送終了信号１０１を
有効とし、転送要求調停回路５と記憶装置１とにＤＭＡ
転送の終了を通知してＤＭＡ転送を一時中断する。
【００２９】転送要求調停回路５はＤＭＡ制御回路３１
からＤＭＡ転送の終了の通知を受取ると、転送許可信号
１０７を有効としてＤＭＡ制御回路４１に転送許可を通
知する。
からＤＭＡ転送の終了の通知を受取ると、転送許可信号
１０７を有効としてＤＭＡ制御回路４１に転送許可を通
知する。
【００３０】ＤＭＡ制御回路４１は転送要求調停回路５
から転送許可を受取るとシステムバス１００に転送の種
類とアドレスとを出力し、入出力装置４と記憶装置１と
の間でデータのブロック転送が開始されると転送要求信
号１０４を無効にする。
から転送許可を受取るとシステムバス１００に転送の種
類とアドレスとを出力し、入出力装置４と記憶装置１と
の間でデータのブロック転送が開始されると転送要求信
号１０４を無効にする。
【００３１】ＤＭＡ転送を一時中断した入出力装置３は
再度転送要求信号１０３を有効にしてＤＭＡ転送の機会
を待つことになる。
再度転送要求信号１０３を有効にしてＤＭＡ転送の機会
を待つことになる。
【００３２】転送要求監視回路６は入出力装置３から再
度転送要求を受取ると、そのときからの時間を計時し、
予め設定された時間内に入出力装置４と記憶装置１との
間のブロック転送が終了しなければ、転送停止信号１０
９を有効として入出力装置４のＤＭＡ制御回路４１にＤ
ＭＡ転送の停止を通知する。
度転送要求を受取ると、そのときからの時間を計時し、
予め設定された時間内に入出力装置４と記憶装置１との
間のブロック転送が終了しなければ、転送停止信号１０
９を有効として入出力装置４のＤＭＡ制御回路４１にＤ
ＭＡ転送の停止を通知する。
【００３３】これによって、ＤＭＡ制御回路４１はデー
タ転送の区切りのよいところで転送終了信号１０１を有
効とし、ＤＭＡ転送を一時中断する。ＤＭＡ制御回路３
１は入出力装置４のＤＭＡ転送が一時中断した後に転送
要求調停回路５から転送許可を受取ると、システムバス
１００に転送の種類とアドレスとを出力し、入出力装置
３と記憶装置１との間でデータのブロック転送が開始さ
れると転送要求信号１０３を無効にする。
タ転送の区切りのよいところで転送終了信号１０１を有
効とし、ＤＭＡ転送を一時中断する。ＤＭＡ制御回路３
１は入出力装置４のＤＭＡ転送が一時中断した後に転送
要求調停回路５から転送許可を受取ると、システムバス
１００に転送の種類とアドレスとを出力し、入出力装置
３と記憶装置１との間でデータのブロック転送が開始さ
れると転送要求信号１０３を無効にする。
【００３４】次に、転送要求が二つ以上発生し、また緊
急要求信号１０８が有効になった場合の動作について説
明する。例えば、入出力装置３がＤＭＡ転送を実行中
に、他の中央処理装置２でＤＭＡ転送が起動されてＤＭ
Ａ制御回路２１からの転送要求信号１０２が有効にな
り、しかも中央処理装置２が他の中央処理装置（図示せ
ず）との間でプロセッサ間通信を行うために緊急要求信
号１０８を有効すると、転送要求監視回路６はただちに
転送停止信号１０９を有効とし、入出力装置３のＤＭＡ
制御回路３１にＤＭＡ転送の停止を通知する。
急要求信号１０８が有効になった場合の動作について説
明する。例えば、入出力装置３がＤＭＡ転送を実行中
に、他の中央処理装置２でＤＭＡ転送が起動されてＤＭ
Ａ制御回路２１からの転送要求信号１０２が有効にな
り、しかも中央処理装置２が他の中央処理装置（図示せ
ず）との間でプロセッサ間通信を行うために緊急要求信
号１０８を有効すると、転送要求監視回路６はただちに
転送停止信号１０９を有効とし、入出力装置３のＤＭＡ
制御回路３１にＤＭＡ転送の停止を通知する。
【００３５】入出力装置３のＤＭＡ制御回路３１はＤＭ
Ａ転送の停止の通知を受取ると、データ転送の区切りの
よいところで転送終了信号１０１を有効とし、転送要求
調停回路５と記憶装置１とにＤＭＡ転送の終了を通知し
てＤＭＡ転送を一時中断する。
Ａ転送の停止の通知を受取ると、データ転送の区切りの
よいところで転送終了信号１０１を有効とし、転送要求
調停回路５と記憶装置１とにＤＭＡ転送の終了を通知し
てＤＭＡ転送を一時中断する。
【００３６】転送要求調停回路５はＤＭＡ制御回路３１
からＤＭＡ転送の終了の通知を受取ると、転送許可信号
１０５を有効としてＤＭＡ制御回路２１に転送許可を通
知する。
からＤＭＡ転送の終了の通知を受取ると、転送許可信号
１０５を有効としてＤＭＡ制御回路２１に転送許可を通
知する。
【００３７】ＤＭＡ制御回路２１は転送要求調停回路５
から転送許可を受取るとシステムバス１００に転送の種
類とアドレスとを出力し、中央処理装置２と記憶装置１
との間でデータのブロック転送が開始されると転送要求
信号１０２を無効にする。
から転送許可を受取るとシステムバス１００に転送の種
類とアドレスとを出力し、中央処理装置２と記憶装置１
との間でデータのブロック転送が開始されると転送要求
信号１０２を無効にする。
【００３８】ＤＭＡ転送を一時中断した入出力装置３は
再度転送要求信号１０３を有効にしてＤＭＡ転送の機会
を待つことになる。
再度転送要求信号１０３を有効にしてＤＭＡ転送の機会
を待つことになる。
【００３９】転送要求監視回路６は入出力装置３から再
度転送要求を受取ると、そのときからの時間を計時し、
予め設定された時間内に中央処理装置２と記憶装置１と
の間のブロック転送が終了しなければ、転送停止信号１
０９を有効として中央処理装置２のＤＭＡ制御回路２１
にＤＭＡ転送の停止を通知する。
度転送要求を受取ると、そのときからの時間を計時し、
予め設定された時間内に中央処理装置２と記憶装置１と
の間のブロック転送が終了しなければ、転送停止信号１
０９を有効として中央処理装置２のＤＭＡ制御回路２１
にＤＭＡ転送の停止を通知する。
【００４０】これによって、ＤＭＡ制御回路２１はデー
タ転送の区切りのよいところで転送終了信号１０１を有
効とし、ＤＭＡ転送を一時中断する。ＤＭＡ制御回路３
１は中央処理装置２のＤＭＡ転送が一時中断した後に転
送要求調停回路５から転送許可を受取ると、システムバ
ス１００に転送の種類とアドレスとを出力し、入出力装
置３と記憶装置１との間でデータのブロック転送が開始
されると転送要求信号１０３を無効にする。
タ転送の区切りのよいところで転送終了信号１０１を有
効とし、ＤＭＡ転送を一時中断する。ＤＭＡ制御回路３
１は中央処理装置２のＤＭＡ転送が一時中断した後に転
送要求調停回路５から転送許可を受取ると、システムバ
ス１００に転送の種類とアドレスとを出力し、入出力装
置３と記憶装置１との間でデータのブロック転送が開始
されると転送要求信号１０３を無効にする。
【００４１】図２は本発明の一実施例の動作を示すタイ
ミングチャートである。図において、システムバス１０
０上の記号Ｃはアドレス出力を示し、記号Ｄはデータ転
送を示している。これら図１及び図２を用いて本発明の
一実施例の動作について説明する。
ミングチャートである。図において、システムバス１０
０上の記号Ｃはアドレス出力を示し、記号Ｄはデータ転
送を示している。これら図１及び図２を用いて本発明の
一実施例の動作について説明する。
【００４２】図２においては中央処理装置２が合計１０
個のデータをブロック転送し、入出力装置３が３個のデ
ータをブロック転送する状態を示している。この場合、
まず中央処理装置２のＤＭＡ制御回路２１からの転送要
求信号１０２に対して、時間ｔ2 で転送許可信号１０５
が有効となるので、中央処理装置２は時間ｔ3 でシステ
ムバス１００にアドレスを出力し、時間ｔ4 でデータ転
送を開始する。
個のデータをブロック転送し、入出力装置３が３個のデ
ータをブロック転送する状態を示している。この場合、
まず中央処理装置２のＤＭＡ制御回路２１からの転送要
求信号１０２に対して、時間ｔ2 で転送許可信号１０５
が有効となるので、中央処理装置２は時間ｔ3 でシステ
ムバス１００にアドレスを出力し、時間ｔ4 でデータ転
送を開始する。
【００４３】中央処理装置２がＤＭＡ転送を実行中に、
他の入出力装置３でＤＭＡ転送が起動されてＤＭＡ制御
回路３１からの転送要求信号１０３が時間ｔ5 から有効
になると、転送要求監視回路６はＤＭＡ転送実行中にお
ける他装置からの転送要求を検知して時間ｔ7 で転送停
止信号１０９を有効とし、中央処理装置２のＤＭＡ制御
回路２１にＤＭＡ転送の停止を通知する。
他の入出力装置３でＤＭＡ転送が起動されてＤＭＡ制御
回路３１からの転送要求信号１０３が時間ｔ5 から有効
になると、転送要求監視回路６はＤＭＡ転送実行中にお
ける他装置からの転送要求を検知して時間ｔ7 で転送停
止信号１０９を有効とし、中央処理装置２のＤＭＡ制御
回路２１にＤＭＡ転送の停止を通知する。
【００４４】中央処理装置２のＤＭＡ制御回路２１はＤ
ＭＡ転送の停止の通知を受取ると、データ転送の区切り
のよいところで、つまり６個のデータをブロック転送し
た後に時間ｔ9 で転送終了信号１０１を有効とし、転送
要求調停回路５と記憶装置１とにＤＭＡ転送の終了を通
知してＤＭＡ転送を一時中断する。
ＭＡ転送の停止の通知を受取ると、データ転送の区切り
のよいところで、つまり６個のデータをブロック転送し
た後に時間ｔ9 で転送終了信号１０１を有効とし、転送
要求調停回路５と記憶装置１とにＤＭＡ転送の終了を通
知してＤＭＡ転送を一時中断する。
【００４５】転送要求調停回路５はＤＭＡ制御回路２１
からＤＭＡ転送の終了の通知を受取ると、時間ｔ9 で転
送許可信号１０６を有効としてＤＭＡ制御回路３１に転
送許可を通知する。
からＤＭＡ転送の終了の通知を受取ると、時間ｔ9 で転
送許可信号１０６を有効としてＤＭＡ制御回路３１に転
送許可を通知する。
【００４６】ＤＭＡ制御回路３１は転送要求調停回路５
から転送許可を受取ると時間ｔ10でシステムバス１００
にアドレスを出力し、時間ｔ11〜ｔ13でデータを転送す
る。すなわち、ＤＭＡ制御回路３１は時間ｔ10で転送要
求信号１０３を無効とし、時間ｔ11〜ｔ13の期間に入出
力装置３と記憶装置１との間でデータのブロック転送が
行われる。
から転送許可を受取ると時間ｔ10でシステムバス１００
にアドレスを出力し、時間ｔ11〜ｔ13でデータを転送す
る。すなわち、ＤＭＡ制御回路３１は時間ｔ10で転送要
求信号１０３を無効とし、時間ｔ11〜ｔ13の期間に入出
力装置３と記憶装置１との間でデータのブロック転送が
行われる。
【００４７】ＤＭＡ転送を一時中断した中央処理装置２
は時間ｔ11から再度転送要求信号１０２を有効にしてＤ
ＭＡ転送の機会を待つことになる。
は時間ｔ11から再度転送要求信号１０２を有効にしてＤ
ＭＡ転送の機会を待つことになる。
【００４８】ＤＭＡ制御回路４１は入出力装置３と記憶
装置１との間で３個のデータのブロック転送が終了する
と、時間ｔ13で転送終了信号１０１を有効とする。よっ
て、転送要求監視回路６は予め設定された時間内に入出
力装置３と記憶装置１との間のブロック転送が終了した
ため、時間ｔ13で転送許可信号１０５を有効としてＤＭ
Ａ制御回路２１に転送許可を通知する。
装置１との間で３個のデータのブロック転送が終了する
と、時間ｔ13で転送終了信号１０１を有効とする。よっ
て、転送要求監視回路６は予め設定された時間内に入出
力装置３と記憶装置１との間のブロック転送が終了した
ため、時間ｔ13で転送許可信号１０５を有効としてＤＭ
Ａ制御回路２１に転送許可を通知する。
【００４９】これによって、ＤＭＡ制御回路２１は時間
ｔ13で転送許可信号１０５が有効になると、時間ｔ14で
システムバス１００にアドレスを出力し、時間ｔ16〜ｔ
19で残り４個のデータをブロック転送する。その後に、
ＤＭＡ制御回路２１は時間ｔ19で転送終了信号１０１を
有効とし、ＤＭＡ転送を終了する。
ｔ13で転送許可信号１０５が有効になると、時間ｔ14で
システムバス１００にアドレスを出力し、時間ｔ16〜ｔ
19で残り４個のデータをブロック転送する。その後に、
ＤＭＡ制御回路２１は時間ｔ19で転送終了信号１０１を
有効とし、ＤＭＡ転送を終了する。
【００５０】このように、ＤＭＡ転送実行中に転送要求
監視回路６でＤＭＡ制御回路２１，３１，４１からの転
送要求信号１０２〜１０４及び緊急要求信号１０８を監
視し、これら転送要求信号１０２〜１０４及び緊急要求
信号１０８のうち少なくとも一方が検出されたときにそ
れらの発生状況に応じて、ＤＭＡ転送実行中の装置のＤ
ＭＡ制御回路２１，３１，４１に転送停止信号１０９を
出力してそのＤＭＡ転送を一時中断させることによっ
て、ブロック転送でデータを連続して転送していても、
その途中で他のチャネルにＤＭＡ転送の権利を移動する
ことができるので、ブロック転送でシステムバス１００
が独占されることはない。
監視回路６でＤＭＡ制御回路２１，３１，４１からの転
送要求信号１０２〜１０４及び緊急要求信号１０８を監
視し、これら転送要求信号１０２〜１０４及び緊急要求
信号１０８のうち少なくとも一方が検出されたときにそ
れらの発生状況に応じて、ＤＭＡ転送実行中の装置のＤ
ＭＡ制御回路２１，３１，４１に転送停止信号１０９を
出力してそのＤＭＡ転送を一時中断させることによっ
て、ブロック転送でデータを連続して転送していても、
その途中で他のチャネルにＤＭＡ転送の権利を移動する
ことができるので、ブロック転送でシステムバス１００
が独占されることはない。
【００５１】したがって、データ転送を待っている別の
チャネルの転送要求の時間切れが発生することもなくな
り、また転送時間切れを回避するためのブロック転送数
の制限を設ける必要もなくなる。
チャネルの転送要求の時間切れが発生することもなくな
り、また転送時間切れを回避するためのブロック転送数
の制限を設ける必要もなくなる。
【００５２】よって、別チャネルの転送要求の時間切れ
の発生を招くことなくかつブロック転送のブロック数を
制限することなく、データ転送能力を向上させることが
できる。
の発生を招くことなくかつブロック転送のブロック数を
制限することなく、データ転送能力を向上させることが
できる。
【００５３】
【発明の効果】以上説明したように本発明によれば、転
送許可が発行された装置と記憶装置との間でダイレクト
メモリアクセスが行われているときに、他装置からの転
送要求及びダイレクトメモリアクセスに割り込んでダイ
レクトメモリアクセスの実行を要求する緊急転送要求を
監視し、転送要求及び緊急転送要求のうち少なくとも一
方が検出されたときにそれらの発生状況に応じて転送中
の装置に転送停止を指示することによって、別チャネル
の転送要求の時間切れの発生を招くことなくかつブロッ
ク転送のブロック数を制限することなく、データ転送能
力を向上させることができるという効果がある。
送許可が発行された装置と記憶装置との間でダイレクト
メモリアクセスが行われているときに、他装置からの転
送要求及びダイレクトメモリアクセスに割り込んでダイ
レクトメモリアクセスの実行を要求する緊急転送要求を
監視し、転送要求及び緊急転送要求のうち少なくとも一
方が検出されたときにそれらの発生状況に応じて転送中
の装置に転送停止を指示することによって、別チャネル
の転送要求の時間切れの発生を招くことなくかつブロッ
ク転送のブロック数を制限することなく、データ転送能
力を向上させることができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の動作を示すタイミングチャ
ートである。
ートである。
１ 記憶装置 ２ 中央処理装置 ３，４ 入出力装置 ５ 転送要求調停回路 ６ 転送要求監視回路 ２１，３１，４１ ＤＭＡ制御回路 １００ システムバス １０１ 転送終了信号 １０２〜１０４ 転送要求信号 １０５〜１０７ 転送許可信号 １０８ 緊急要求信号 １０９ 転送停止信号
Claims (3)
- 【請求項１】 中央処理装置及び入出力装置各々に対応
して設けられたダイレクトメモリアクセス制御回路から
の転送要求を調停して転送許可を発行する調停手段を含
むＤＭＡ転送制御装置であって、前記ダイレクトメモリ
アクセス制御回路各々に設けられかつ他装置によるダイ
レクトメモリアクセスに割り込んでダイレクトメモリア
クセスの実行を要求する緊急転送要求を出力する出力手
段と、前記調停手段から前記転送許可が発行された装置
と記憶装置との間でダイレクトメモリアクセスが行われ
ているときに他装置からの前記転送要求及び前記緊急転
送要求を監視する監視手段と、前記監視手段によって前
記転送要求及び前記緊急転送要求のうち少なくとも一方
が検出されたときにそれらの発生状況に応じて前記転送
許可が発行された装置に転送停止を指示する指示手段と
を有することを特徴とするＤＭＡ転送制御装置。 - 【請求項２】 前記指示手段は、前記転送要求が予め設
定された数だけ重複して発生したときに前記転送停止を
指示する手段と、前記転送要求が発生してから予め設定
された時間が経過したときに前記転送停止を指示する手
段とのうち少なくとも一方を有することを特徴とする請
求項１記載のＤＭＡ転送制御装置。 - 【請求項３】 前記ダイレクトメモリアクセス制御回路
各々に設けられかつ前記転送停止の指示に応答して前記
記憶装置の所定領域のデータ全てが転送されたときに当
該ダイレクトメモリアクセスを終了して終了報告を出力
する手段を含むことを特徴とする請求項１または請求項
２記載のＤＭＡ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP820594A JPH07219887A (ja) | 1994-01-28 | 1994-01-28 | Ｄｍａ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP820594A JPH07219887A (ja) | 1994-01-28 | 1994-01-28 | Ｄｍａ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07219887A true JPH07219887A (ja) | 1995-08-18 |
Family
ID=11686754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP820594A Withdrawn JPH07219887A (ja) | 1994-01-28 | 1994-01-28 | Ｄｍａ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07219887A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697906B1 (en) | 1999-05-06 | 2004-02-24 | Renesas Technology Corporation | Semiconductor device supporting integrated data transfer bridging between CPU memory and I/O device |
| KR100440970B1 (ko) * | 2002-07-11 | 2004-07-21 | 삼성전자주식회사 | 데이터 전송을 조기에 종료하는 장치 및 방법 |
| JP2006197417A (ja) * | 2005-01-14 | 2006-07-27 | Omron Corp | 通信制御方法及びシステム |
| JP2008191987A (ja) * | 2007-02-06 | 2008-08-21 | Sharp Corp | バス調停回路 |
-
1994
- 1994-01-28 JP JP820594A patent/JPH07219887A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697906B1 (en) | 1999-05-06 | 2004-02-24 | Renesas Technology Corporation | Semiconductor device supporting integrated data transfer bridging between CPU memory and I/O device |
| KR100440970B1 (ko) * | 2002-07-11 | 2004-07-21 | 삼성전자주식회사 | 데이터 전송을 조기에 종료하는 장치 및 방법 |
| JP2006197417A (ja) * | 2005-01-14 | 2006-07-27 | Omron Corp | 通信制御方法及びシステム |
| JP2008191987A (ja) * | 2007-02-06 | 2008-08-21 | Sharp Corp | バス調停回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07152450A (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
| JPH077374B2 (ja) | インタフェース回路 | |
| JP2996183B2 (ja) | Ｄｍａ機能を備えたデータ処理装置 | |
| JPH09223102A (ja) | ダイレクトメモリアクセスコントローラ | |
| US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
| JPH0830549A (ja) | バス制御装置 | |
| JPH08171528A (ja) | データ処理装置 | |
| JP3626292B2 (ja) | バスインタフェース制御方式 | |
| JP3597621B2 (ja) | ロック転送制御方式 | |
| JP3211264B2 (ja) | 外部バス制御方式 | |
| JP2000259548A (ja) | Ｄｍａバス転送方式 | |
| JPH1139266A (ja) | マルチプロセッサ装置 | |
| JP3365419B2 (ja) | バス調停方法 | |
| JP2002229932A (ja) | Ｄｍａ転送装置及びデータ転送システム | |
| JP2846999B2 (ja) | マイクロプロセッサ | |
| JPH05204826A (ja) | データ処理装置 | |
| JPS5856057A (ja) | 割込信号発生装置 | |
| JPH05173949A (ja) | マイクロプロセッサ装置 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPH03263128A (ja) | マイクロプロセッサ | |
| JPH03142649A (ja) | バスアービトレーション方式 | |
| JPH05158864A (ja) | Ｄｍａ制御装置 | |
| JPH08101810A (ja) | バス制御方法 | |
| JPH0693235B2 (ja) | マイクロコンピュータ装置 | |
| JPH02280261A (ja) | Ｄｍａ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |