JPH05151147A

JPH05151147A - コンピユータシステム

Info

Publication number: JPH05151147A
Application number: JP31076191A
Authority: JP
Inventors: Yoshinao Umezawa; 義尚梅澤; Seiichi Wada; 誓一和田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1991-11-26
Filing date: 1991-11-26
Publication date: 1993-06-18

Abstract

(57)【要約】【目的】データ転送効率及びシステムの処理能力を従
来より向上させたコンピュータシステムを実現する。【構成】転送特権をＣＰＵ部１に付与する。ＣＰＵ部
１の特権転送通知部１Ａは、特権を利用した転送を開始
する際に特権バスマスタアクセス信号＊ＢＭＡＣＣを有
意とする。この有意時点でＤＭＡ転送中の入出力制御部
（４〜６）のＤＡＭ転送中断再開部（４Ａ〜６Ａ）は汎
用バス７を解放してＤＭＡ転送を中断させる。これによ
りＣＰＵ部１はＤＭＡ転送を行なう。特権によるＤＭＡ
転送が終了すると、特権転送通知部１Ａは特権バスマス
タアクセス信号＊ＢＭＡＣＣを非有意にする。このと
き、転送が中断された入出力制御部（４〜６）のＤＡＭ
転送中断再開部（４Ａ〜６Ａ）はＤＭＡ転送を再開させ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、汎用バスに接続されて
いる複数の処理部がＤＭＡ（ダイレクトメモリアクセ
ス）回路を内蔵しているコンピュータシステムに関す
る。

【０００２】

【従来の技術】ＣＲＴディスプレイに与える画像データ
やフロッピーディスクに格納させようとするファイルデ
ータ等は多量のデータであり、ＣＰＵ（中央処理ユニッ
ト）がこのような多量のデータの転送を制御する場合に
はＣＰＵが転送処理に多くの時間を割かれて効率的では
ない。そこで、ＤＭＡ転送を採用しているコンピュータ
システムが多数提案されている。

【０００３】図２は、このようなＤＭＡ転送を採用して
いる従来のコンピュータシステムの一例を示すものであ
る。図２に示すように、このコンピュータシステムは、
ＣＰＵ部１、メモリ部２、バス制御部３及び複数（図２
では３個）の入出力制御部４〜６からなり、これら処理
部１〜６は汎用バス７を介して接続されていると共に、
ＣＰＵ部１及びメモリ部２は専用バス８によっても直接
接続されている。

【０００４】ＣＰＵ部１は、ＣＰＵやＲＯＭ等を備えて
システム全体の制御や数値演算を行なうものであり、ま
た、この従来例の場合、入出力制御部４〜６等とのＤＭ
Ａ転送を制御するＤＭＡ回路を内蔵している。

【０００５】メモリ部２は、例えば半導体記憶素子等か
らなり、ＣＰＵ部１が処理時に適宜利用するデータを主
に記憶しているものである。従って、ＣＰＵ部１による
処理が円滑になされるように、ＣＰＵ部１との間では上
述したように専用バス８によって直接接続されている。
また、この従来例の場合、入出力制御部４〜６がメモリ
部２との間で直接ＤＭＡ転送できるようになされてい
る。

【０００６】バス制御部３は、汎用バス７の管理・制御
を行なうものである。例えば、バス制御部３は、ＣＰＵ
部１や各入出力制御部４、５、６からのＤＭＡ要求が起
こった場合に、汎用バス７の使用権を調整したり、バス
使用権を獲得した処理部による汎用バス７の使用時間を
監視したりする。

【０００７】各入出力制御部４、５、６は、ＣＲＴディ
スプレイやフロッピーディスクドライブ装置等の外部装
置との入出力のためのものであり、この従来例の場合、
それぞれがＤＭＡ回路を内蔵している。具体的にはフロ
ッピーディスクコントローラやディスプレイコントロー
ラ等である。

【０００８】汎用バス７は、周知のように、アドレスバ
スＡＢＵＳ、データバスＤＢＵＳ及びコントロールバス
からなっている。この従来例の場合、コントロールバス
は、図２に示すような各種のコントロール信号線から構
成されている。これら各種のコントロール信号線に関す
る信号の内容については、後述のＤＭＡ動作の説明で明
らかにする。

【０００９】なお、この明細書では、ＤＭＡ転送の要求
主体をバスマスタと呼び、バスマスタによるデータ転送
の対象となるものをバススレーブと呼ぶ。図２の構成に
おいては、ＤＭＡ回路を内蔵するＣＰＵ部１及び入出力
制御部４〜６がバスマスタとなり得、メモリ部２及び入
出力制御部４〜６がバススレーブとなり得る。

【００１０】次に、バスマスタとなり得るいずれかの処
理部（動作の説明ではバスマスタと呼ぶ）がＤＭＡ転送
によってバススレーブ（他の処理部）からデータを取込
むリードサイクルの動作を図３を用いて説明する。

【００１１】(1) 汎用バス７のバス使用権を欲するバス
マスタは、バス権要求信号＊ＢＲｉ（＊はＬレベルが有
意レベルであることを意味する。以下の信号についても
同様である。また、ｉは１〜４である）を有意としてバ
ス制御部３にバス使用権の付与を要求する。

【００１２】(2) バス制御部３は、バスビジー信号＊Ｂ
ＢＳＹの内容を調べ、また、他のバスマスタからのバス
権要求信号＊ＢＲｊ（ｊはｉを除く１〜４である）を調
べてバス権要求信号＊ＢＲｉを出力したバスマスタにバ
ス使用権を与えるか否かを決定する。図３の場合、汎用
バス７が未使用であって、このバス権要求信号＊ＢＲｉ
より前にバス権要求信号＊ＢＲｊが有意となっていない
ので、バス制御部３はバス権許可信号＊ＢＧｉを有意と
する。

【００１３】(3) バス使用権を得たバスマスタは、バス
ビジー信号＊ＢＢＳＹを有意として汎用バス７を使用中
であることを明らかにし、また、アドレスバスＡＢＵＳ
にデータを読出す処理部やその内部のエリア等を指示す
るアドレスを出力し、アドレスストローブ信号＊ＡＳを
有意とし、その後、バス権要求信号＊ＢＲｉを非有意と
してバス使用権の許可を受け付けたことをバス制御部３
に明らかにすると共に、データストローブ信号＊ＤＳを
有意としてデータの受付け準備が完了したことをバスス
レーブに通知する。

【００１４】(4) これにより、バススレーブは所定アド
レスの該当データをデータバスＤＢＵＳに出力すると共
に、データ転送アクノリッジ信号＊ＤＴＡＣＫを有意と
してデータを出力したことを明らかにする。データ転送
アクノリッジ信号＊ＤＴＡＣＫの有意レベルへの変化を
検出したバスマスタは、データバスＤＢＵＳ上のデータ
を取込み、その後、バスビジー信号＊ＢＢＳＹ、アドレ
スストローブ信号＊ＡＳ及びデータストローブ信号＊Ｄ
Ｓを非有意レベルに戻すと共に、アドレスバスＡＢＵＳ
へのアドレスの出力を停止して一連のリードサイクルで
の動作を終了する。他方、バススレーブは、データスト
ローブ信号＊ＤＳへの非有意によってバスマスタがデー
タを取込んだことを認識してデータ転送アクノリッジ信
号＊ＤＴＡＣＫを非有意レベルに戻す。

【００１５】次に、バスマスタ（ある処理部）がＤＭＡ
転送によってバススレーブ（他の処理部）にデータを与
えるライトサイクルの動作を図３を用いて説明する。

【００１６】(1) バスマスタがバス使用権を獲得するま
での動作は、リードサイクルと同様である。

【００１７】(2) バス使用権を得たバスマスタは、バス
ビジー信号＊ＢＢＳＹを有意として汎用バス７を使用中
であることを明らかにし、また、アドレスバスＡＢＵＳ
にアドレスを出力し、アドレスストローブ信号＊ＡＳを
有意としてデータを与えるバススレーブ等を明らかに
し、さらに、リード／ライト信号Ｒ／＊ＷをＬレベルと
してライトを指示し、バス権要求信号＊ＢＲｉを非有意
としてバス使用権の許可を受け付けたことをバス制御部
３に明らかにする。その後、データバスＤＢＵＳにデー
タを出力し、データストローブ信号＊ＤＳを有意として
データを出力したことをバススレーブに通知する。

【００１８】(3) これにより、バススレーブはデータバ
スＤＢＵＳ上のデータを取込み、取込みを完了したとき
にデータ転送アクノリッジ信号＊ＤＴＡＣＫを有意とし
てデータを取込んだことを明らかにする。データ転送ア
クノリッジ信号＊ＤＴＡＣＫの有意レベルへの変化を検
出したバスマスタは、バスビジー信号＊ＢＢＳＹ、アド
レスストローブ信号＊ＡＳ及びデータストローブ信号＊
ＤＳを非有意レベルに戻し、リード／ライト信号Ｒ／＊
ＷをＨレベルに戻すと共に、アドレスバスＡＢＵＳへの
アドレスの出力を停止して一連のライトサイクルでの動
作を終了する。他方、バススレーブは、データストロー
ブ信号＊ＤＳへの非有意によってバスマスタがデータを
取込んだことを認識してデータ転送アクノリッジ信号＊
ＤＴＡＣＫを非有意レベルに戻す。

【００１９】ところで、このような構成のコンピュータ
システムにおいて、複数データをＤＭＡ転送する場合に
は、それがリード動作であろうとライト動作であろう
と、以下の２つの方法が考えられる。

【００２０】第１の方法は、図４に示すように、１回の
データ転送毎に必ずバスの使用権要求を行なってバス使
用権を獲得してＤＭＡ転送し、転送終了後は直ちに汎用
バス７を解放する方法である。これはサイクルスチール
転送と呼ばれている。第２の方法は、図５に示すよう
に、汎用バス７の使用権要求を最初のデータ転送の前に
一度だけ行ない、バス使用権を獲得した後はバス使用権
を継続して維持しながら所定数のデータの転送を行な
い、所定数のデータの転送が終了したときに汎用バス７
の使用権を解放する方法である。これはバースト転送と
呼ばれている。

【００２１】これら転送方法は、コンピュータシステム
によって固定的に定められているか、又は、ＤＩＰスイ
ッチ等の操作によって選択できるようになされている。

【００２２】

【発明が解決しようとする課題】しかしながら、以上の
ような従来のコンピュータシステムにおいては、サイク
ルスチール転送又はバースト転送のいずれの方法が採用
されていても充分なデータ転送効率を得ることができな
かった。

【００２３】すなわち、サイクルスチール転送において
は、実際のＤＭＡ転送時間の他に、１回のデータ転送毎
にバス使用権の獲得動作やバス使用権の解放動作が必要
であってバス使用権の調停を受けなければならず、この
ようなオーバヘッドによる時間損失が大きくデータ転送
効率を低下させていた。なお、サイクルスチール転送に
おいては、ある処理部がバスマスタとなっている状態を
長時間継続するというようなことは避けることができ
る。

【００２４】これに対して、バースト転送の場合には、
データの転送毎にはバス使用権の操作が不要であるの
で、一般的にはサイクルスチール転送より効率が良い。
しかし、バースト転送の場合、ＤＭＡ転送が開始される
とそのバスマスタが汎用バス７を所定数のデータを転送
し終えるまで占有してしまうため、この間他の処理部が
バスマスタとなることができない。他の処理部が待機し
ている転送が、割込み処理等で行なうべき優先性が高い
タスクに関するものである場合には、転送だけでなく、
そのようなタスクの実行も待たされ、処理能力も低下す
る。例えば、他の処理部がＣＰＵ部１のような場合に
は、このような不都合のためにＣＰＵの処理能力を低下
させることとなり、ＣＰＵが転送に介在させないように
した意図に反する。

【００２５】従来では、バスマスタがバス使用権を獲得
した際に転送できるデータの最大数を定めることで、１
個のバスマスタによるバス使用権の長期占有に伴う問題
の解決を計っていた。しかしながら、転送したいデータ
総数に比べて、１回当りの最大転送可能データ数が小さ
ければ、バースト転送であっても、サイクルスチール転
送と同様に、全てのデータを転送するまでに、複数回、
バス使用権の獲得動作やバス使用権の解放動作を行なっ
てバス使用権の調停を受けなければならない。その結
果、バースト転送であっても、従来では充分なデータ転
送効率を得ることができなかった。実際上、ＤＭＡ転送
に供するデータは、画像データやファイルデータ等の多
量のデータであり、バス使用権の１回の獲得で転送でき
るデータ数はそのごく一部である。

【００２６】本発明は、以上の点を考慮してなされたも
のであり、データ転送効率及びシステムの処理能力を従
来より一段と高めたコンピュータシステムを提供しよう
とするものである。

【００２７】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、バスマスタ及び又はバススレー
ブとなることができる複数の処理部が汎用バスで接続さ
れ、バス制御部によりバスマスタ間のバス使用権を調停
するように構成されたものであって、バスマスタになり
得る処理部を少なくとも２以上有するコンピュータシス
テムにおいて、他の処理部がバスマスタとしてＤＭＡ転
送中であってもこれを中断させてバスを解放させる転送
特権を、バスマスタになり得る少なくとも１つの処理部
に付与することとした。そして、転送特権を有する処理
部には、特権を利用した転送を開始する際に特権転送開
始通知を、その転送の終了時には特権転送終了通知を、
バスマスタとなり得る他の処理部に通知する特権転送通
知手段を設け、特権転送開始通知及び特権転送終了通知
が与えられる他の処理部には、特権転送開始通知の発行
時点でＤＭＡ転送を実行中であればこれを中断し、特権
転送終了通知の受領によって中断されたＤＭＡ転送を再
開させるＤＡＭ転送中断再開手段を設けた。

【００２８】

【作用】本発明において、転送特権を有する処理部の特
権転送通知手段は、特権を利用した転送を開始する際に
特権転送開始通知をバスマスタとなり得る他の処理部に
与える。この特権転送開始通知を受けた他の処理部の中
に、現在バスマスタとしてＤＭＡ転送を実行中のものが
あれば、その処理部のＤＡＭ転送中断再開手段は汎用バ
スを解放してＤＭＡ転送を中断させる。

【００２９】これにより、転送特権を有する処理部はＤ
ＭＡ転送を行なう。そして、特権を利用したＤＭＡ転送
が終了すると、その特権転送通知手段は、特権転送終了
通知をバスマスタとなり得る他の処理部に通知する。Ｄ
ＭＡ転送が中断された処理部のＤＡＭ転送中断再開手段
は、特権転送終了通知を受け取ると、中断していたＤＭ
Ａ転送を再開させる。

【００３０】従って、転送特権を有する処理部によるＤ
ＭＡ転送を優先させるようにしたので、バースト転送の
データ数に制約を設ける必要がなくなって転送効率を高
めることができると共に、重要な処理部が転送待ちによ
って処理が長時間中断されるようなことを回避すること
ができる。

【００３１】

【実施例】以下、図面を参照して本発明の一実施例を説
明する。ここで、図１がこの一実施例のコンピュータシ
ステムの全体構成を示すブロック図であり、図２との同
一、対応部分には同一符号を付して示している。

【００３２】この実施例は、ＣＰＵ部１に、入出力制御
部４〜６に優先して汎用バス７を使用できる特権を与え
ているものである。すなわち、いずれかの入出力制御部
がバスマスタとしてＤＭＡ転送を実行中であっても、Ｃ
ＰＵ部１がＤＭＡ転送を欲した場合には、ＤＭＡ転送を
実行中の入出力制御部に転送を中断させて汎用バス７を
解放させる特権を有するものである。従って、この実施
例の転送特権は、ＣＰＵ部１からのバス権要求信号＊Ｂ
Ｒ１とある入出力制御部からのバス権要求信号＊ＢＲ
２、＊ＢＲ３又は＊ＢＲ４とが競合した場合に、バス使
用権をＣＰＵ部１に与える調停の際の特権以上に強いも
のである。因に、バス使用権の調停に優先処理を適用す
るものは従来から提案されている。

【００３３】このような転送特権を実現すべく、図１に
示すように、ＣＰＵ部１には特権転送通知部１Ａを設
け、各入出力制御部４、５、６にはそれぞれＤＡＭ転送
中断再開部４Ａ、５Ａ、６Ａを設け、特権転送通知部１
Ａ及びＤＡＭ転送中断再開部４Ａ、５Ａ、６Ａを結ぶ特
権バスマスタアクセス信号＊ＢＭＡＣＣの信号線を設け
ている。

【００３４】特権転送通知部１Ａは、図示は省略する
が、実際上ＣＰＵ部１に内蔵されているＤＭＡ制御回路
の一部が該当し、ＤＭＡ転送を希望する場合に特権バス
マスタアクセス信号＊ＢＭＡＣＣを有意（Ｌレベル）と
し、転送特権によるＤＭＡ転送中に有意レベルを維持さ
せる。そして、特権転送通知部１Ａは、転送特権による
ＤＭＡ転送の終了時に特権バスマスタアクセス信号＊Ｂ
ＭＡＣＣを非有意としてその終了を各入出力制御部４、
５、６に通知する。

【００３５】ＤＡＭ転送中断再開部４Ａ、５Ａ、６Ａ
は、後述する図６におけるＤＭＡ制御回路１２及びアド
レス保持回路１３が該当する。ＤＭＡ転送を実行中の処
理部のＤＡＭ転送中断再開部４Ａ、５Ａ又は６Ａは、特
権バスマスタアクセス信号＊ＢＭＡＣＣの非有意レベル
から有意レベルへの変化を検出するとＤＭＡ転送を中断
し、特権バスマスタアクセス信号＊ＢＭＡＣＣの有意レ
ベルから非有意レベルへの復帰を検出するとＤＭＡ転送
を再開するものである。ＤＭＡ転送を実行していない処
理部のＤＡＭ転送中断再開部４Ａ、５Ａ又は６Ａは、特
権バスマスタアクセス信号＊ＢＭＡＣＣが有意レベルに
ある間はバス権要求信号＊ＢＲ２、＊ＢＲ３又は＊ＢＲ
４を有意とすることを禁止する。

【００３６】図６は、入出力制御部１０（４、５又は
６）の詳細構成を示すものである。図６に示すように、
入出力制御部１０は、バスインタフェース回路１１、Ｄ
ＭＡ制御回路１２、アドレス保持回路１３及びＤＭＡ要
求部１４を備えている。

【００３７】バスインタフェース回路１１は、汎用バス
７と当該入出力制御部１０の内部（内部バスを介して各
種回路）との仲介をするものであり、すなわち、各種信
号のバッファリングと送信方向の制御を行なうものであ
る。バスインタフェース回路１１から延出されている内
部バスは、汎用バス７に１対１で対応しており、この内
部バス中のアドレスバス及びコントロールバスがＤＭＡ
制御回路１２に接続され、内部バス中のアドレスバス及
びデータバスがＤＭＡ要求部１４に接続されている。

【００３８】ＤＭＡ制御回路１２は、その下位にあるＤ
ＭＡ要求部１４からのＤＭＡ要求を受付けや、汎用バス
７へのＤＭＡ要求や、ＤＭＡ転送時の転送元、転送先の
アドレスの生成や、ＤＭＡ転送時のバス方向の切換え
等、当該入出力制御部１０に関する全てのＤＭＡ転送制
御を行なうものである。転送特権に関するＤＭＡ転送の
中断や再開等も、このＤＭＡ制御回路１２が行なう。こ
の際には、ＤＭＡ制御回路１２は、アドレス保持回路１
３を適宜利用する。

【００３９】アドレス保持回路１３は、ＤＭＡ転送の実
行中において、特権バスマスタアクセス信号＊ＢＭＡＣ
Ｃが有意になった時点のアドレスを格納するものであ
る。このアドレス保持回路１３は、ＤＭＡ制御回路１２
に対して、専用アドレスバスＳＡＢＵＳと、アドレスラ
ッチ信号＊ＡＤＬＡＴの信号線とで接続されている。ア
ドレス保持回路１３は、ＤＭＡ制御回路１２がアドレス
ラッチ信号＊を有意とした時点のアドレスバスＳＡＢＵ
Ｓ上のアドレスをラッチする。なお、アドレス保持回路
１３にラッチされているアドレスは、ＤＭＡ制御回路１
２が任意に取込めるようになされている。

【００４０】ＤＭＡ要求部１４は、ＤＭＡ転送によるデ
ータの出力や取込みの要求を行なうものであり、具体的
にはフロッピーディスクユニット等である。ＤＭＡ要求
部１４は、ＤＭＡ制御回路１２に対して、リード信号＊
ＲＤ、ライト信号＊ＷＲ、レディ信号＊ＲＥＡＤＹ、Ｄ
ＭＡリクエスト信号＊ＤＲＥＱ及びＤＭＡアクノリッジ
信号＊ＤＡＣＫの各信号線と、内部アドレスバスＡＢＵ
Ｓとで接続されている。ＤＭＡ要求部１４は、ＤＭＡ転
送を実行できる状態にあることをレディ信号＊ＲＥＡＤ
Ｙを有意とすることでＤＭＡ制御回路１２に明らかにす
る。ＤＭＡ要求部１４は、ＤＭＡ転送を要求する場合に
はＤＭＡリクエスト信号＊ＤＲＥＱを有意とし、ＤＭＡ
制御回路１２はその要求を受け付けたことをＤＭＡアク
ノリッジ信号＊ＤＡＣＫを有意としてＤＭＡ要求部１４
に通知する。また、ＤＭＡ制御回路１２は、ＤＭＡ要求
部１４にデータを取込むようにさせる場合には内部アド
レスバスＡＢＵＳにアドレスを乗せ、かつライト信号＊
ＷＲを有意とする。ＤＭＡ制御回路１２は、ＤＭＡ要求
部１４からデータを出力させる場合には内部アドレスバ
スＡＢＵＳにアドレスを乗せ、かつリード信号＊ＲＤを
有意とする。

【００４１】図７は、上述した構成を有する実施例の動
作例を示すタイミングチャートである。この図７の動作
例は、入出力制御部４がバスマスタとしてバースト転送
に係るＤＭＡ転送中に、転送特権を有するＣＰＵ部１が
ＤＭＡ転送を実行したくなった場合である。

【００４２】(1) 入出力制御部４がバス使用権を獲得し
てＤＭＡ転送を開始する動作、及び、バースト転送を実
行する動作は、従来と同様であるのでその説明は省略す
る。

【００４３】(2) ＣＰＵ部１（特権転送通知部１Ａ）は
ＤＭＡ転送を実行したくなると、特権バスマスタアクセ
ス信号＊ＢＭＡＣＣを有意とすると共に、バス権要求信
号＊ＢＲ１も有意とする。入出力制御部４のＤＭＡ制御
回路１２は、特権バスマスタアクセス信号＊ＢＭＡＣＣ
の有意への変化を検出すると、アドレスラッチ信号＊Ａ
ＤＬＡＴを有意としてその時点のＤＭＡ転送に係るアド
レスをアドレス保持回路１３にラッチさせる。

【００４４】(3) 入出力制御回路４のＤＭＡ制御回路１
２は、特権バスマスタアクセス信号＊ＢＭＡＣＣが有意
となったときに実行途中にあったデータの転送が終了す
ると、バスビジー信号＊ＢＢＳＹを非有意に戻して汎用
バス７を解放する。

【００４５】(4) これにより、バス制御部３はＣＰＵ部
１に対するバス権許可信号＊ＢＧ１を有意とする。この
とき、ＣＰＵ部１は、バスビジー信号＊ＢＢＳＹを有意
として汎用バス７を使用中であることを明らかにし、ま
た、バス権要求信号＊ＢＲ１を非有意に戻す。そして、
アドレスバスＡＢＵＳにアドレスを出力して所望のデー
タをＤＭＡ転送させる。

【００４６】(5) このようなＤＭＡ転送を終了すると、
ＣＰＵ部１は、特権バスマスタアクセス信号＊ＢＭＡＣ
Ｃ及びバスビジー信号＊ＢＢＳＹを共に非有意として、
特権転送が終了したことを入出力制御部４〜６に通知す
る。

【００４７】(6) これにより、ＤＭＡ転送が中断された
入出力制御部４のＤＭＡ制御回路１２は、バス権要求信
号＊ＢＲ２を有意にする。他の入出力制御部５、６がバ
ス権要求信号＊ＢＲ３、＊ＢＲ４を有意としていなけれ
ば、バス制御部３は調停することなく、この入出力制御
部４に対するバス権許可信号＊ＢＧ２を有意とする。

【００４８】(7) 入出力制御部４のＤＭＡ制御回路１２
は、バス権許可信号＊ＢＧ２の有意を検出すると、バス
ビジー信号＊ＢＢＳＹを有意として汎用バス７を使用中
であることを明らかにし、また、バス権要求信号＊ＢＲ
２を非有意に戻す。そして、アドレス保持回路１３にラ
ッチされているアドレスを取り出してその次のアドレス
をアドレスバスＡＢＵＳに出力して所望のデータをＤＭ
Ａ転送させる。

【００４９】従って、上述した実施例によれば、データ
転送効率を高めることができる。すなわち、入出力制御
部がバースト転送中であっても、転送特権を有するＣＰ
Ｕ部１が所望したときにＤＭＡ転送できるので、１回の
バースト転送にするデータ数の上限を定めることが不要
となり、バースト転送の途中途中でバス使用権の操作を
行なうことが不要となってこの不要時間分だけ転送効率
を高めることができる。

【００５０】また、ＣＰＵ部１は所望のときに直ちにＤ
ＭＡ転送を実行できるので、転送待ちによって処理が中
断されることがなく、ＣＰＵによる処理能力を向上させ
ることができる。

【００５１】なお、上記実施例において、転送特権を有
する処理部が１個のものを示したが、これを２以上設け
るようにしても良い。例えば、マルチプロセッサシステ
ム等の場合にはこのようにすることが好ましい。この場
合において、転送特権間の調停は、従来の各種調停方法
を採用することができる。

【００５２】また、上記実施例においては、ＣＰＵ部１
がバス権許可信号＊ＢＧ１及び特権バスマスタアクセス
信号＊ＢＭＡＣＣを出力するものを示したが、特権バス
マスタアクセス信号＊ＢＭＡＣＣをバス権許可信号＊Ｂ
Ｇ１の代りにバス制御部３に与えてバス使用権を要求す
るようにしても良い。このようにすると汎用バス７の信
号線数は従来と同様になる。

【００５３】さらに、上記実施例においては、ＣＰＵ部
１による転送は全て転送特権に基づくものを示したが、
ＣＰＵ部１が、転送特権に基づくＤＭＡ転送と通常のＤ
ＭＡ転送との両方を、転送先等に応じて実行できるもの
であっても良い。

【００５４】

【発明の効果】以上のように、本発明によれば、他の処
理部がバスマスタとしてＤＭＡ転送中であってもこれを
中断させてバスを解放させる転送特権を、バスマスタに
なり得る少なくとも１つの処理部に付与し、転送特権を
有する処理部には、特権を利用した転送を開始する際に
特権転送開始通知を、その転送の終了時には特権転送終
了通知を、バスマスタとなり得る他の処理部に与える特
権転送通知手段を設け、特権転送開始通知及び特権転送
終了通知が与えられる他の処理部には、特権転送開始通
知の発行時点でＤＭＡ転送を実行中であればこれを中断
し、特権転送終了通知の受領によって中断されたＤＭＡ
転送を再開させるＤＡＭ転送中断再開手段を設けたの
で、データ転送効率及びシステムの処理能力を従来より
向上させたコンピュータシステムを実現できる。

【図面の簡単な説明】

【図１】一実施例のコンピュータシステムを示すブロッ
ク図である。

【図２】従来のコンピュータシステムを示すブロック図
である。

【図３】従来のコンピュータシステムによるＤＭＡ転送
制御を示すタイミングチャートである。

【図４】サイクルスチール転送方法の説明に供するタイ
ミングチャートである。

【図５】バースト転送方法の説明に供するタイミングチ
ャートである。

【図６】上記実施例の入出力制御部の詳細構成を示すブ
ロック図である。

【図７】上記実施例によるＤＭＡ転送制御を示すタイミ
ングチャートである。

【符号の説明】

１…ＣＰＵ部（転送特権を有する処理部）、１Ａ…特権
転送通知部、４〜６…入出力制御部（転送特権を有しな
い処理部）、４Ａ〜６Ａ…ＤＡＭ転送中断再開部、７…
汎用バス、１２…ＤＭＡ制御回路、１３…アドレス保持
回路、＊ＢＭＡＣＣ…特権バスマスタアクセス信号。

Claims

【特許請求の範囲】

【請求項１】バスマスタ及び又はバススレーブとなる
ことができる複数の処理部が汎用バスで接続され、バス
制御部によりバスマスタ間のバス使用権を調停するよう
に構成されたものであって、バスマスタになり得る処理
部を少なくとも２以上有するコンピュータシステムにお
いて、他の処理部がバスマスタとしてＤＭＡ転送中であっても
これを中断させてバスを解放させる転送特権を、バスマ
スタになり得る少なくとも１つの処理部に付与し、転送特権を有する処理部には、特権を利用した転送を開
始する際に特権転送開始通知を、その転送の終了時には
特権転送終了通知を、バスマスタとなり得る他の処理部
に与える特権転送通知手段を設け、特権転送開始通知及び特権転送終了通知が与えられる他
の処理部には、特権転送開始通知の発行時点でＤＭＡ転
送を実行中であればこれを中断し、特権転送終了通知の
受領によって中断されたＤＭＡ転送を再開させるＤＡＭ
転送中断再開手段を設けたことを特徴とするコンピュー
タシステム。