JPH09160868A - バス調停装置およびバス調停方法 - Google Patents
バス調停装置およびバス調停方法Info
- Publication number
- JPH09160868A JPH09160868A JP7322099A JP32209995A JPH09160868A JP H09160868 A JPH09160868 A JP H09160868A JP 7322099 A JP7322099 A JP 7322099A JP 32209995 A JP32209995 A JP 32209995A JP H09160868 A JPH09160868 A JP H09160868A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- request
- bus use
- arbitration
- bus arbitration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 エレメントＡがバス使用要求信号を送出して
からバス使用権が与えられるまでの最大待ち時間を短く
保つと共に，エレメントＡが絶え間なくバス使用要求信
号を送出したとしても，他のエレメントおよびプロセッ
サに対してもバス使用権を与えること。 【解決手段】 ローカル・バス１０７に接続された複数
のエレメントにより構成された制御回路における１つの
エレメントにのみバス使用権を与えるバス調停を実行す
るバス・コントローラ１０２を備えたバス調停装置にお
いて，バス・コントローラ１０２は，ある特定のエレメ
ントＡからのバス使用要求を許可した場合，エレメント
Ａに対する次回のバス使用優先順位を一時的に下げて，
バス調停を実行するアービタ２０２を備えている。
からバス使用権が与えられるまでの最大待ち時間を短く
保つと共に，エレメントＡが絶え間なくバス使用要求信
号を送出したとしても，他のエレメントおよびプロセッ
サに対してもバス使用権を与えること。 【解決手段】 ローカル・バス１０７に接続された複数
のエレメントにより構成された制御回路における１つの
エレメントにのみバス使用権を与えるバス調停を実行す
るバス・コントローラ１０２を備えたバス調停装置にお
いて，バス・コントローラ１０２は，ある特定のエレメ
ントＡからのバス使用要求を許可した場合，エレメント
Ａに対する次回のバス使用優先順位を一時的に下げて，
バス調停を実行するアービタ２０２を備えている。
Description
【０００１】
【発明が属する技術分野】本発明は，プリンタやスキャ
ナなどの電子機器を制御する制御装置に利用されるバス
調停装置およびバス調停方法に関し，より詳細には，制
御装置を構成する複数のエレメントのうち，ある特定の
エレメントＡがバス使用要求信号を送出してからバス使
用権が与えられるまでの最大待ち時間を短く保つと共
に，エレメントＡが絶え間なくバス使用要求信号を送出
したとしても，他のエレメントやプロセッサに対しても
バス使用権を与えるバス調停装置およびバス調停方法に
関するものである。
ナなどの電子機器を制御する制御装置に利用されるバス
調停装置およびバス調停方法に関し，より詳細には，制
御装置を構成する複数のエレメントのうち，ある特定の
エレメントＡがバス使用要求信号を送出してからバス使
用権が与えられるまでの最大待ち時間を短く保つと共
に，エレメントＡが絶え間なくバス使用要求信号を送出
したとしても，他のエレメントやプロセッサに対しても
バス使用権を与えるバス調停装置およびバス調停方法に
関するものである。
【０００２】
【従来の技術】従来，バス（ｂｕｓ）使用要求に対して
バス使用権を与えるバス獲得制御方式として特開平５−
６１８１６号公報に開示されているものがある。これは
プロセッサの処理遅延を低減し，かつ，バス使用要求信
号を送出したエレメントの待ち時間を短縮させるもので
ある。
バス使用権を与えるバス獲得制御方式として特開平５−
６１８１６号公報に開示されているものがある。これは
プロセッサの処理遅延を低減し，かつ，バス使用要求信
号を送出したエレメントの待ち時間を短縮させるもので
ある。
【０００３】換言すれば，複数のエレメントから絶え間
なくバスの使用要求が送出された場合，バス使用送出エ
レメントに順次バス使用権を与える方式にあっては，最
後のバス使用権を与えられたエレメントが処理を終了す
るまでプロセッサにバス使用権が与えられない状況が発
生し，プロセッサの処理遅延が大きくなるという不具合
を解決するものである。
なくバスの使用要求が送出された場合，バス使用送出エ
レメントに順次バス使用権を与える方式にあっては，最
後のバス使用権を与えられたエレメントが処理を終了す
るまでプロセッサにバス使用権が与えられない状況が発
生し，プロセッサの処理遅延が大きくなるという不具合
を解決するものである。
【０００４】このため，上記バス獲得制御方式にあって
は，上記エレメントがバス使用中に他のエレメントから
バスの使用要求が送出された場合，バス使用中のエレメ
ントの処理要求後にバス使用権を一旦プロセッサに返還
している。これにより，プロセッサがバス使用のために
長時間待機する必要がなくなるので，プロセッサの処理
遅延が低減される。
は，上記エレメントがバス使用中に他のエレメントから
バスの使用要求が送出された場合，バス使用中のエレメ
ントの処理要求後にバス使用権を一旦プロセッサに返還
している。これにより，プロセッサがバス使用のために
長時間待機する必要がなくなるので，プロセッサの処理
遅延が低減される。
【０００５】さらに，複数のエレメントから同時にバス
の使用要求が送出された場合，優先順位に基づいた順番
でバス使用送出エレメントに順次バス使用権を与え，そ
の後においてプロセッサに使用権を返すことにより，プ
ロセッサからバス使用権を獲得するために要する時間を
短縮させている。
の使用要求が送出された場合，優先順位に基づいた順番
でバス使用送出エレメントに順次バス使用権を与え，そ
の後においてプロセッサに使用権を返すことにより，プ
ロセッサからバス使用権を獲得するために要する時間を
短縮させている。
【０００６】また，この場合にあっては，プロセッサの
バスを使用するための待機時間が長くなるが，このよう
な状況は確率的に低いため，全体的にみればプロセッサ
の処理遅延時間が低減され，かつ，バス使用要求信号を
送出したエレメントの待ち時間が短縮される。
バスを使用するための待機時間が長くなるが，このよう
な状況は確率的に低いため，全体的にみればプロセッサ
の処理遅延時間が低減され，かつ，バス使用要求信号を
送出したエレメントの待ち時間が短縮される。
【０００７】
【発明が解決しようとする課題】しかしながら，上記に
示されるような従来のバス獲得制御方式にあっては，プ
ロセッサの処理遅延量を低く抑制すると共に，バス使用
要求信号を送出したエレメントの待機時間を短縮させる
ものであるため，ある特定のエレメントＡがバス使用要
求信号を送出してからバス使用権が与えられるまでの最
大待ち時間を短く保ち，かつ，上記エレメントＡが絶え
間なくバス使用要求信号を送出したとしても，他のエレ
メントおよびプロセッサに対してもバス使用権を与える
という用途に対しては，下記に述べる理由により不具合
がある。
示されるような従来のバス獲得制御方式にあっては，プ
ロセッサの処理遅延量を低く抑制すると共に，バス使用
要求信号を送出したエレメントの待機時間を短縮させる
ものであるため，ある特定のエレメントＡがバス使用要
求信号を送出してからバス使用権が与えられるまでの最
大待ち時間を短く保ち，かつ，上記エレメントＡが絶え
間なくバス使用要求信号を送出したとしても，他のエレ
メントおよびプロセッサに対してもバス使用権を与える
という用途に対しては，下記に述べる理由により不具合
がある。
【０００８】たとえば，プリンタへ画像データを送出す
るためのＤＭＡコントローラは，アンダーランを発生さ
せることなく，画像データが記憶されているメモリから
画像データを読み出さなければならないが，バス使用要
求信号を送出してからバス使用権が与えられるまでの最
大待ち時間が長い場合，その間，データを保持するため
の大容量の緩衝用バッファを用意しておかなければなら
ないため，最大待ち時間を短くする必要がある。
るためのＤＭＡコントローラは，アンダーランを発生さ
せることなく，画像データが記憶されているメモリから
画像データを読み出さなければならないが，バス使用要
求信号を送出してからバス使用権が与えられるまでの最
大待ち時間が長い場合，その間，データを保持するため
の大容量の緩衝用バッファを用意しておかなければなら
ないため，最大待ち時間を短くする必要がある。
【０００９】そこで上記不具合を解決するには，画像デ
ータ送出用のＤＭＡコントローラの優先順位を最下位と
すればよいが，画像データ送出用のＤＭＡコントローラ
が絶え間なくバス使用要求信号を送出する場合，常にＤ
ＭＡコントローラからのバス使用要求信号が送出される
ため，他のエレメントにバス使用権が与えられない状況
が発生するという問題点があった。
ータ送出用のＤＭＡコントローラの優先順位を最下位と
すればよいが，画像データ送出用のＤＭＡコントローラ
が絶え間なくバス使用要求信号を送出する場合，常にＤ
ＭＡコントローラからのバス使用要求信号が送出される
ため，他のエレメントにバス使用権が与えられない状況
が発生するという問題点があった。
【００１０】また，上記の場合においては，他のエレメ
ントにバス使用権が与えられない状況が発生するため，
プロセッサやその他のエレメントの処理遅延量が増大す
ると共に，たとえばＤＲＡＭのように一定周期で記憶内
容の再生を行う動作，いわゆるリフレッシュ動作を実行
しなければならないものに対しては，リフレッシュ動作
の規定周期を越えてしまうという問題点もあった。
ントにバス使用権が与えられない状況が発生するため，
プロセッサやその他のエレメントの処理遅延量が増大す
ると共に，たとえばＤＲＡＭのように一定周期で記憶内
容の再生を行う動作，いわゆるリフレッシュ動作を実行
しなければならないものに対しては，リフレッシュ動作
の規定周期を越えてしまうという問題点もあった。
【００１１】本発明は，上記に鑑みてなされたものであ
って，ある特定のエレメントＡからバス使用要求が許可
された場合，エレメントＡの優先順位を一時的に下げて
次回のバス調停を実行することにより，エレメントＡが
バス使用要求信号を送出してからバス使用権が与えられ
るまでの最大待ち時間を短く保つと共に，エレメントＡ
が絶え間なくバス使用要求信号を送出したとしても，他
のエレメントおよびプロセッサに対してもバス使用権を
与えることを第１の目的とする。
って，ある特定のエレメントＡからバス使用要求が許可
された場合，エレメントＡの優先順位を一時的に下げて
次回のバス調停を実行することにより，エレメントＡが
バス使用要求信号を送出してからバス使用権が与えられ
るまでの最大待ち時間を短く保つと共に，エレメントＡ
が絶え間なくバス使用要求信号を送出したとしても，他
のエレメントおよびプロセッサに対してもバス使用権を
与えることを第１の目的とする。
【００１２】また，エレメントＡ以外のエレメントの内
のいくつかをグループ化し，そのグループ内の何れかの
バス使用要求が許可された場合，グループ内の優先順位
を変更するようにし，必要なエレメントに対して確実に
バス使用権を与えることを第２の目的とする。
のいくつかをグループ化し，そのグループ内の何れかの
バス使用要求が許可された場合，グループ内の優先順位
を変更するようにし，必要なエレメントに対して確実に
バス使用権を与えることを第２の目的とする。
【００１３】また，エレメントＡよりも上位の優先順位
にＤＲＡＭのリフレッシュ要求を設定することにより，
規定周期内で確実にＤＲＡＭのリフレッシュ動作を実行
させることを第３の目的とする。
にＤＲＡＭのリフレッシュ要求を設定することにより，
規定周期内で確実にＤＲＡＭのリフレッシュ動作を実行
させることを第３の目的とする。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係るバス調停装置にあっては，バスに
接続された複数のエレメントにより構成された制御回路
における１つのエレメントにのみバス使用権を与えてバ
ス調停を実行するバス制御手段を備えたバス調停装置に
おいて，前記バス制御手段は，ある特定のエレメントＡ
からのバス使用要求を許可した場合，前記エレメントＡ
に対する次回のバス使用優先順位を一時的に下げて，バ
ス調停を実行するバス調停手段を備えたものである。
めに，請求項１に係るバス調停装置にあっては，バスに
接続された複数のエレメントにより構成された制御回路
における１つのエレメントにのみバス使用権を与えてバ
ス調停を実行するバス制御手段を備えたバス調停装置に
おいて，前記バス制御手段は，ある特定のエレメントＡ
からのバス使用要求を許可した場合，前記エレメントＡ
に対する次回のバス使用優先順位を一時的に下げて，バ
ス調停を実行するバス調停手段を備えたものである。
【００１５】また，請求項２に係るバス調停装置にあっ
ては，前記エレメントＡ以外のエレメントを，予めいく
つかのグループに分けておき，前記バス調停手段は前記
グループ内の何れかのエレメントに対するバス使用要求
を許可した場合，前記グループ内における次回のバス使
用優先順位を変更するものである。
ては，前記エレメントＡ以外のエレメントを，予めいく
つかのグループに分けておき，前記バス調停手段は前記
グループ内の何れかのエレメントに対するバス使用要求
を許可した場合，前記グループ内における次回のバス使
用優先順位を変更するものである。
【００１６】また，請求項３に係るバス調停装置にあっ
ては，前記バス調停手段は，前記制御回路のエレメント
がＤＲＡＭである場合，前記ＤＲＡＭのリフレッシュ要
求に対するバス使用許可を前記エレメントＡよりも上位
の優先順位として発行するものである。
ては，前記バス調停手段は，前記制御回路のエレメント
がＤＲＡＭである場合，前記ＤＲＡＭのリフレッシュ要
求に対するバス使用許可を前記エレメントＡよりも上位
の優先順位として発行するものである。
【００１７】また，請求項４に係るバス調停方法にあっ
ては，複数のエレメントからのバス使用要求に対し，１
つのエレメントにのみバス使用許可を与えるバス調停方
法において，ある特定のエレメントＡからのバス使用要
求を許可し，その処理が実行された後，前記エレメント
Ａのバス使用優先順位を一時的に下げて次のバス調停を
実行するものである。
ては，複数のエレメントからのバス使用要求に対し，１
つのエレメントにのみバス使用許可を与えるバス調停方
法において，ある特定のエレメントＡからのバス使用要
求を許可し，その処理が実行された後，前記エレメント
Ａのバス使用優先順位を一時的に下げて次のバス調停を
実行するものである。
【００１８】また，請求項５に係るバス調停方法にあっ
ては，前記エレメントＡ以外のエレメントをグループ化
し，前記グループ内の何れかのエレメントに対するバス
使用要求が許可された場合，前記グループ内における次
回のバス使用優先順位を変更するものである。
ては，前記エレメントＡ以外のエレメントをグループ化
し，前記グループ内の何れかのエレメントに対するバス
使用要求が許可された場合，前記グループ内における次
回のバス使用優先順位を変更するものである。
【００１９】また，請求項６に係るバス調停方法にあっ
ては，ＤＲＡＭのリフレッシュ要求に対するバス使用許
可を前記エレメントＡよりも上位の優先順位として発行
するものである。
ては，ＤＲＡＭのリフレッシュ要求に対するバス使用許
可を前記エレメントＡよりも上位の優先順位として発行
するものである。
【００２０】すなわち，上記第１の発明および第４の発
明では，ある特定のエレメントＡからのバス使用要求を
許可した場合，エレメントＡに対する次回のバス使用優
先順位を一時的に下げて，バス調停を実行することによ
り，エレメントＡがバス使用要求を送出してからバス使
用権が与えられるまでの最大待ち時間を短く保ち，か
つ，エレメントＡが絶え間なくバス使用要求を送出して
も他のエレメントやプロセッサにバス使用権が与えられ
る。
明では，ある特定のエレメントＡからのバス使用要求を
許可した場合，エレメントＡに対する次回のバス使用優
先順位を一時的に下げて，バス調停を実行することによ
り，エレメントＡがバス使用要求を送出してからバス使
用権が与えられるまでの最大待ち時間を短く保ち，か
つ，エレメントＡが絶え間なくバス使用要求を送出して
も他のエレメントやプロセッサにバス使用権が与えられ
る。
【００２１】また，上記第２の発明および第５の発明で
は，エレメントＡ以外のエレメントのうち，いくつかを
グループ化し，そのグループ内のいずれかのバス使用要
求を許可した場合，該グループ内におけるバス使用優先
順を変更することにより，必要なエレメントに対して確
実にバス使用権を与える。
は，エレメントＡ以外のエレメントのうち，いくつかを
グループ化し，そのグループ内のいずれかのバス使用要
求を許可した場合，該グループ内におけるバス使用優先
順を変更することにより，必要なエレメントに対して確
実にバス使用権を与える。
【００２２】さらに，上記第３の発明および第６の発明
では，ＤＲＡＭのリフレッシュ要求に対するバス使用許
可をエレメントＡよりも上位の優先順位として発行する
ことにより，ＤＲＡＭのリフレシュを必要とする規定周
期内で確実にリフレッシュ動作が行える。
では，ＤＲＡＭのリフレッシュ要求に対するバス使用許
可をエレメントＡよりも上位の優先順位として発行する
ことにより，ＤＲＡＭのリフレシュを必要とする規定周
期内で確実にリフレッシュ動作が行える。
【００２３】
【発明の実施の形態】以下，本発明の一実施例を添付図
面を参照して説明する。
面を参照して説明する。
【００２４】（実施例の構成）図１は，本実施例に係る
バス調停装置が適用されるに好適な制御装置の構成を示
すブロック図である。図において，１０１は制御装置全
体を制御するプロセッサ，１０２はプロセッサ１０１か
らのバス・アクセス要求，あるいは後述するコントロー
ラ（１）１０５・コントローラ（２）１０６からのＤＭ
Ａ転送要求，あるいはバス・コントローラ内部で発生さ
せるリフレッシュ要求を受け，それら要求を実行するバ
ス制御手段としてのバス・コントローラ（ＢＣ）であ
る。
バス調停装置が適用されるに好適な制御装置の構成を示
すブロック図である。図において，１０１は制御装置全
体を制御するプロセッサ，１０２はプロセッサ１０１か
らのバス・アクセス要求，あるいは後述するコントロー
ラ（１）１０５・コントローラ（２）１０６からのＤＭ
Ａ転送要求，あるいはバス・コントローラ内部で発生さ
せるリフレッシュ要求を受け，それら要求を実行するバ
ス制御手段としてのバス・コントローラ（ＢＣ）であ
る。
【００２５】また，１０３はＤＲＡＭ（ダイナミックＲ
ＡＭ），１０４は制御用プログラムなどが記憶されてい
るＲＯＭ，１０５および１０６はたとえばプリンタへ画
像データを送出したり，その制御を行うコントローラ
（１）およびコントローラ（２），１０７は上記バス・
コントローラ１０２とＤＲＡＭ１０３・ＲＯＭ１０４・
コントローラ（１）１０５・コントローラ（２）１０６
とが接続されているローカル・バスである。
ＡＭ），１０４は制御用プログラムなどが記憶されてい
るＲＯＭ，１０５および１０６はたとえばプリンタへ画
像データを送出したり，その制御を行うコントローラ
（１）およびコントローラ（２），１０７は上記バス・
コントローラ１０２とＤＲＡＭ１０３・ＲＯＭ１０４・
コントローラ（１）１０５・コントローラ（２）１０６
とが接続されているローカル・バスである。
【００２６】なお，ＤＲＡＭ１０３は，一般的に知られ
ているように，記憶素子の１つであるコンデンサに電荷
がたまっているかどうかにより記憶内容を保持するしき
みで，コンデンサに蓄えられた電荷はそのままでは失わ
れるので，所定の周期（たとえば，２ミリ秒）ごとに記
憶内容を再生するための動作，いわゆるリフレッシュ動
作を行う必要があるメモリである。
ているように，記憶素子の１つであるコンデンサに電荷
がたまっているかどうかにより記憶内容を保持するしき
みで，コンデンサに蓄えられた電荷はそのままでは失わ
れるので，所定の周期（たとえば，２ミリ秒）ごとに記
憶内容を再生するための動作，いわゆるリフレッシュ動
作を行う必要があるメモリである。
【００２７】また，１０８はプロセッサ１０１とバス・
コントローラ１０２とを繋ぐＣＰＵバス，１０９はバス
・コントローラ１０２とコントローラ（１）１０５とを
接続し，ＤＭＡ転送要求やバス使用許可信号を伝える制
御線，１１０はバス・コントローラ１０２とコントロー
ラ（２）１０６とを接続し，ＤＭＡ転送要求やバス使用
許可信号を伝える制御線である。
コントローラ１０２とを繋ぐＣＰＵバス，１０９はバス
・コントローラ１０２とコントローラ（１）１０５とを
接続し，ＤＭＡ転送要求やバス使用許可信号を伝える制
御線，１１０はバス・コントローラ１０２とコントロー
ラ（２）１０６とを接続し，ＤＭＡ転送要求やバス使用
許可信号を伝える制御線である。
【００２８】図２は，図１におけるバス・コントローラ
１０２の内部構成を示すブロック図である。図におい
て，２０１はＣＰＵバス１０８を経由してプロセッサ１
０１と接続されるＣＰＵインタフェース（Ｉ／Ｆ），２
０２はＣＰＵインタフェース（Ｉ／Ｆ）２０１や後述の
ＤＭＡコントローラ（１）・ＤＭＡコントローラ（２）
・後述のリフレッシュ・リクエスタからのローカル・バ
ス使用要求を調停するバス調停手段としてのアービタで
ある。
１０２の内部構成を示すブロック図である。図におい
て，２０１はＣＰＵバス１０８を経由してプロセッサ１
０１と接続されるＣＰＵインタフェース（Ｉ／Ｆ），２
０２はＣＰＵインタフェース（Ｉ／Ｆ）２０１や後述の
ＤＭＡコントローラ（１）・ＤＭＡコントローラ（２）
・後述のリフレッシュ・リクエスタからのローカル・バ
ス使用要求を調停するバス調停手段としてのアービタで
ある。
【００２９】また，２０３は制御線１０９を経由してコ
ントローラ（１）１０５からのＤＭＡ転送要求を受け，
その要求に基づいて処理を実行するＤＭＡコントローラ
（１），２０４は制御線１１０を経由してコントローラ
（２）１０６からのＤＭＡ転送要求を受け，その要求に
基づいて処理を実行するＤＭＡコントローラ（２），２
０５はＤＲＡＭ１０３に対するリフレッシュ要求を一定
周期で発行するリフレッシュ・リクエスタ，２０６はロ
ーカル・バス１０７上に存在する各デバイスに対し，ア
クセスを実行するローカル・バス・インタフェース（Ｌ
Ｂ Ｉ／Ｆ）である。
ントローラ（１）１０５からのＤＭＡ転送要求を受け，
その要求に基づいて処理を実行するＤＭＡコントローラ
（１），２０４は制御線１１０を経由してコントローラ
（２）１０６からのＤＭＡ転送要求を受け，その要求に
基づいて処理を実行するＤＭＡコントローラ（２），２
０５はＤＲＡＭ１０３に対するリフレッシュ要求を一定
周期で発行するリフレッシュ・リクエスタ，２０６はロ
ーカル・バス１０７上に存在する各デバイスに対し，ア
クセスを実行するローカル・バス・インタフェース（Ｌ
Ｂ Ｉ／Ｆ）である。
【００３０】（実施例の動作）次に，以上の構成におけ
る動作について， （１）アービタ２０２によるバス使用優先順位 （２）バス調停動作 の順に説明する。
る動作について， （１）アービタ２０２によるバス使用優先順位 （２）バス調停動作 の順に説明する。
【００３１】（１）アービタ２０２によるバス使用優先
順位 まず，アービタ２０２によるローカル・バス使用要求を
調停する場合における優先順位は図３に示すように設定
されている。すなわち，図３において，ＲＲＥＱはリフ
レッシュ・リクエスタの要求，ＤＲＥＱ１はＤＭＡコン
トローラ（１）２０３からの要求，ＤＲＥＱ２はＤＭＡ
コントローラ（２）２０４からの要求，ＣＲＥＱはＣＰ
Ｕインタフェース２０１からのバス使用要求である。
順位 まず，アービタ２０２によるローカル・バス使用要求を
調停する場合における優先順位は図３に示すように設定
されている。すなわち，図３において，ＲＲＥＱはリフ
レッシュ・リクエスタの要求，ＤＲＥＱ１はＤＭＡコン
トローラ（１）２０３からの要求，ＤＲＥＱ２はＤＭＡ
コントローラ（２）２０４からの要求，ＣＲＥＱはＣＰ
Ｕインタフェース２０１からのバス使用要求である。
【００３２】また，本実施例では，ＣＲＥＱとＤＲＥＱ
２とをグループ化し，ＧＲＯＵＰ１と定義する。ＣＲＥ
ＱかＤＲＥＱ２のいずれかのバス使用要求が許可される
たびに，図３（ｂ）に示すようにケース１→ケース２，
あるいはケース２→ケース１というようにＧＲＯＵＰ１
における優先順位が変化する。また，ＤＲＥＱ１は，Ｄ
ＲＥＱ１が許可された次のバス調停が行われる時点では
最下位の優先順位となる。
２とをグループ化し，ＧＲＯＵＰ１と定義する。ＣＲＥ
ＱかＤＲＥＱ２のいずれかのバス使用要求が許可される
たびに，図３（ｂ）に示すようにケース１→ケース２，
あるいはケース２→ケース１というようにＧＲＯＵＰ１
における優先順位が変化する。また，ＤＲＥＱ１は，Ｄ
ＲＥＱ１が許可された次のバス調停が行われる時点では
最下位の優先順位となる。
【００３３】（２）バス調停動作 図４は，本実施例に係るバス調停の流れを示す説明図で
ある。図において，ＲＧＮＴとＣＧＮＴ・ＤＧＮＴ１・
ＤＧＮＴ２は，ＲＲＥＱとＣＲＥＱ・ＤＲＥＱ１・ＤＲ
ＥＱ２のそれぞれに対するバス使用許可信号である。ま
た，ＬＢＵＳＹはローカル・バス・インタフェース２０
６が使用中であることを示し，ＬＢＵＳＹ中には上記バ
ス使用許可信号を発行しない。
ある。図において，ＲＧＮＴとＣＧＮＴ・ＤＧＮＴ１・
ＤＧＮＴ２は，ＲＲＥＱとＣＲＥＱ・ＤＲＥＱ１・ＤＲ
ＥＱ２のそれぞれに対するバス使用許可信号である。ま
た，ＬＢＵＳＹはローカル・バス・インタフェース２０
６が使用中であることを示し，ＬＢＵＳＹ中には上記バ
ス使用許可信号を発行しない。
【００３４】さて，図４に示すように，サイクル０か
ら，ＲＲＥＱ（リフレッシュ・リクエスタ２０５からの
要求）およびＣＲＥＱ（ＣＰＵインタフェース２０１か
らの要求）・ＤＲＥＱ１（ＤＭＡコントローラ（１）か
らの要求）・ＤＲＥＱ２（ＤＭＡコントローラ（２）か
らの要求）がそれぞれ発行されている。
ら，ＲＲＥＱ（リフレッシュ・リクエスタ２０５からの
要求）およびＣＲＥＱ（ＣＰＵインタフェース２０１か
らの要求）・ＤＲＥＱ１（ＤＭＡコントローラ（１）か
らの要求）・ＤＲＥＱ２（ＤＭＡコントローラ（２）か
らの要求）がそれぞれ発行されている。
【００３５】そして，サイクル１においてアービタ２０
２がバス調停を実行する。この場合には，ＲＲＥＱ（リ
フレッシュ・リクエスタ２０５からの要求）が最上位の
優先順位となっているのでそのバス使用許可信号である
ＲＧＮＴが発行される。
２がバス調停を実行する。この場合には，ＲＲＥＱ（リ
フレッシュ・リクエスタ２０５からの要求）が最上位の
優先順位となっているのでそのバス使用許可信号である
ＲＧＮＴが発行される。
【００３６】ローカル・バス・インタフェース２０６
は，上記バス使用許可信号ＲＧＮＴを受けると，ＤＲＡ
Ｍ１０３のリフレッシュを実行させる。そして，このリ
フレッシュ動作の間，ローカル・バス・インタフェース
２０６が使用中であることを示すＬＢＵＳＹを発行し，
新しいバス使用許可信号が発行されないようにする。こ
のリフレッシュ動作はサイクル４までで終了し，サイク
ル５で新しいバス調停が行われる。
は，上記バス使用許可信号ＲＧＮＴを受けると，ＤＲＡ
Ｍ１０３のリフレッシュを実行させる。そして，このリ
フレッシュ動作の間，ローカル・バス・インタフェース
２０６が使用中であることを示すＬＢＵＳＹを発行し，
新しいバス使用許可信号が発行されないようにする。こ
のリフレッシュ動作はサイクル４までで終了し，サイク
ル５で新しいバス調停が行われる。
【００３７】このサイクル５の場合には優先順位に変化
はないが，ＲＲＥＧがなくなっているので，ＤＲＥＱ１
に対するバス使用許可信号ＤＧＮＴ１が発行される。そ
して，このバス使用許可信号ＤＧＮＴ１によりＤＲＥＱ
１の動作処理が行われ，サイクル１０で新しいバス調停
が実行される。
はないが，ＲＲＥＧがなくなっているので，ＤＲＥＱ１
に対するバス使用許可信号ＤＧＮＴ１が発行される。そ
して，このバス使用許可信号ＤＧＮＴ１によりＤＲＥＱ
１の動作処理が行われ，サイクル１０で新しいバス調停
が実行される。
【００３８】サイクル１０では，ＤＲＥＱ１のバス使用
が許可された次のバス調停があるため，一時的にＤＲＥ
Ｑ１のバス使用優先順位は最下位となる。このため，こ
のサイクル１０ではＣＲＥＱが許可され，ＣＲＥＱの動
作処理が行われ，ＣＲＥＱとＤＲＥＱ２の優先順位が入
れ替わる。
が許可された次のバス調停があるため，一時的にＤＲＥ
Ｑ１のバス使用優先順位は最下位となる。このため，こ
のサイクル１０ではＣＲＥＱが許可され，ＣＲＥＱの動
作処理が行われ，ＣＲＥＱとＤＲＥＱ２の優先順位が入
れ替わる。
【００３９】さらに，サイクル１４で新しいバス調停が
行われる。この場合，ＤＲＥＱ１は２番目の優先順位に
戻っているので，ＤＲＥＱ１のバス使用が許可され，Ｄ
ＲＥＱ１の動作処理が行われる。また，サイクル１０で
ＣＲＥＱのバス使用が許可されたことにより，ＣＲＥＱ
とＤＲＥＱ２の優先順位が入れ替わったので，ここでは
ＤＲＥＱ２のバス使用が許可される。
行われる。この場合，ＤＲＥＱ１は２番目の優先順位に
戻っているので，ＤＲＥＱ１のバス使用が許可され，Ｄ
ＲＥＱ１の動作処理が行われる。また，サイクル１０で
ＣＲＥＱのバス使用が許可されたことにより，ＣＲＥＱ
とＤＲＥＱ２の優先順位が入れ替わったので，ここでは
ＤＲＥＱ２のバス使用が許可される。
【００４０】このように，ＤＲＥＱ１（ＤＭＡコントロ
ーラ（１）からの要求）のバス使用要求からバス使用許
可までの最大待ち時間を低く保ちながら，他のエレメン
トからのバス使用許可の発行も行うことができる。
ーラ（１）からの要求）のバス使用要求からバス使用許
可までの最大待ち時間を低く保ちながら，他のエレメン
トからのバス使用許可の発行も行うことができる。
【００４１】なお，上記実施例ではＲＲＥＱ（リフレッ
シュ・リクエスタ２０５からの要求）をバス使用許可の
最優先順位として説明したが，ＤＲＡＭ１０３のリフレ
ッシュの実行周期は，他のバス使用時間に比べて長いた
め，リフレッシュのみが実行され，それ以外のバス使用
要求が許可されなくなるという心配がない。
シュ・リクエスタ２０５からの要求）をバス使用許可の
最優先順位として説明したが，ＤＲＡＭ１０３のリフレ
ッシュの実行周期は，他のバス使用時間に比べて長いた
め，リフレッシュのみが実行され，それ以外のバス使用
要求が許可されなくなるという心配がない。
【００４２】
【発明の効果】以上説明したように，本発明に係るバス
調停装置（請求項１）およびバス調停方法（請求項４）
によれば，ある特定のエレメントＡからのバス使用要求
を許可した場合，エレメントＡに対する次回のバス使用
優先順位を一時的に下げて，バス調停を実行するため，
エレメントＡがバス使用要求を送出してからバス使用権
が与えられるまでの最大待ち時間を短く保つことがで
き，かつ，エレメントＡが絶え間なくバス使用要求を送
出しても他のエレメントやプロセッサにバス使用権を与
えることができる
調停装置（請求項１）およびバス調停方法（請求項４）
によれば，ある特定のエレメントＡからのバス使用要求
を許可した場合，エレメントＡに対する次回のバス使用
優先順位を一時的に下げて，バス調停を実行するため，
エレメントＡがバス使用要求を送出してからバス使用権
が与えられるまでの最大待ち時間を短く保つことがで
き，かつ，エレメントＡが絶え間なくバス使用要求を送
出しても他のエレメントやプロセッサにバス使用権を与
えることができる
【００４３】また，本発明に係るバス調停装置（請求項
２）およびバス調停方法（請求項５）によれば，エレメ
ントＡ以外のエレメントのうち，いくつかをグループ化
し，そのグループ内のいずれかのバス使用要求を許可し
た場合，該グループ内におけるバス使用優先順を変更す
るため，必要なエレメントに対して確実にバス使用権を
与えることができる。
２）およびバス調停方法（請求項５）によれば，エレメ
ントＡ以外のエレメントのうち，いくつかをグループ化
し，そのグループ内のいずれかのバス使用要求を許可し
た場合，該グループ内におけるバス使用優先順を変更す
るため，必要なエレメントに対して確実にバス使用権を
与えることができる。
【００４４】また，本発明に係るバス調停装置（請求項
３）およびバス調停方法（請求項６）によれば，ＤＲＡ
Ｍのリフレッシュ要求に対するバス使用許可をエレメン
トＡよりも上位の優先順位として発行するため，ＤＲＡ
Ｍのリフレシュを必要とする規定周期内で確実にリフレ
ッシュ動作を行うことができる。
３）およびバス調停方法（請求項６）によれば，ＤＲＡ
Ｍのリフレッシュ要求に対するバス使用許可をエレメン
トＡよりも上位の優先順位として発行するため，ＤＲＡ
Ｍのリフレシュを必要とする規定周期内で確実にリフレ
ッシュ動作を行うことができる。
【図１】本実施例に係るバス調停装置が適用されるに好
適な制御装置の構成を示すブロック図である。
適な制御装置の構成を示すブロック図である。
【図２】図１におけるバス・コントローラの内部構成を
示すブロック図である。
示すブロック図である。
【図３】本実施例に係るアービタのローカル・バス使用
要求を調停する場合における優先順位の設定状態を示す
図表である。
要求を調停する場合における優先順位の設定状態を示す
図表である。
【図４】本実施例に係るバス調停の流れを示す説明図で
ある。
ある。
１０１ プロセッサ １０２ バス・
コントローラ １０３ ＤＲＡＭ １０５ コント
ローラ（１） １０６ コントローラ（２） １０７ ローカ
ル・バス ２０２ アービタ ２０３ ＤＭＡ
コントローラ（１） ２０４ ＤＭＡコントローラ（２） ２０５ リフレ
ッシュ・リクエスタ ２０５ ローカル・バス・インタフェース
コントローラ １０３ ＤＲＡＭ １０５ コント
ローラ（１） １０６ コントローラ（２） １０７ ローカ
ル・バス ２０２ アービタ ２０３ ＤＭＡ
コントローラ（１） ２０４ ＤＭＡコントローラ（２） ２０５ リフレ
ッシュ・リクエスタ ２０５ ローカル・バス・インタフェース
Claims (6)
- 【請求項１】 バスに接続された複数のエレメントによ
り構成された制御回路における１つのエレメントにのみ
バス使用権を与えてバス調停を実行するバス制御手段を
備えたバス調停装置において，前記バス制御手段は，前
記複数のエレメントのうち，ある特定のエレメントから
のバス使用要求を許可した場合，前記特定のエレメント
に対する次回のバス使用優先順位を一時的に下げて，バ
ス調停を実行するバス調停手段を備えたことを特徴とす
るバス調停装置。 - 【請求項２】 前記特定のエレメント以外のエレメント
を，予めいくつかのグループに分けておき，前記バス調
停手段は前記グループ内の何れかのエレメントに対する
バス使用要求を許可した場合，前記グループ内における
次回のバス使用優先順位を変更することを特徴とする請
求項１に記載のバス調停装置。 - 【請求項３】 前記バス調停手段は，前記制御回路のエ
レメントがＤＲＡＭである場合，前記ＤＲＡＭのリフレ
ッシュ要求に対するバス使用許可を前記特定のエレメン
トよりも上位の優先順位として発行することを特徴とす
る請求項１に記載のバス調停装置。 - 【請求項４】 複数のエレメントからのバス使用要求に
対し，１つのエレメントにのみバス使用許可を与えるバ
ス調停方法において，前記複数のエレメントのうち，あ
る特定のエレメントからのバス使用要求を許可し，その
処理が実行された後，前記特定のエレメントのバス使用
優先順位を一時的に下げて次のバス調停を実行すること
を特徴とするバス調停方法。 - 【請求項５】 前記特定のエレメント以外のエレメント
をグループ化し，前記グループ内の何れかのエレメント
に対するバス使用要求が許可された場合，前記グループ
内における次回のバス使用優先順位を変更することを特
徴とする請求項４に記載のバス調停方法。 - 【請求項６】 ＤＲＡＭのリフレッシュ要求に対するバ
ス使用許可を前記特定のエレメントよりも上位の優先順
位として発行することを特徴とする請求項４に記載のバ
ス調停方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322099A JPH09160868A (ja) | 1995-12-11 | 1995-12-11 | バス調停装置およびバス調停方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322099A JPH09160868A (ja) | 1995-12-11 | 1995-12-11 | バス調停装置およびバス調停方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09160868A true JPH09160868A (ja) | 1997-06-20 |
Family
ID=18139913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7322099A Pending JPH09160868A (ja) | 1995-12-11 | 1995-12-11 | バス調停装置およびバス調停方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09160868A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003040936A1 (en) * | 2001-11-02 | 2003-05-15 | Globespan Virata Incorporated | System and method for managing priorities in a pci bus system |
| CN103257942A (zh) * | 2013-03-27 | 2013-08-21 | 青岛中星微电子有限公司 | 一种片上系统共享总线请求处理的方法及装置 |
-
1995
- 1995-12-11 JP JP7322099A patent/JPH09160868A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003040936A1 (en) * | 2001-11-02 | 2003-05-15 | Globespan Virata Incorporated | System and method for managing priorities in a pci bus system |
| CN103257942A (zh) * | 2013-03-27 | 2013-08-21 | 青岛中星微电子有限公司 | 一种片上系统共享总线请求处理的方法及装置 |
| CN103257942B (zh) * | 2013-03-27 | 2015-12-02 | 青岛中星微电子有限公司 | 一种片上系统共享总线请求处理的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6820152B2 (en) | Memory control device and LSI | |
| EP2243139A1 (en) | Bank sharing and refresh in a shared multi-port memory device | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| US6286070B1 (en) | Shared memory access device and method | |
| US6782433B2 (en) | Data transfer apparatus | |
| US7606957B2 (en) | Bus system including a bus arbiter for arbitrating access requests | |
| JP2007172112A (ja) | メモリコントローラ | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP2806672B2 (ja) | ダイレクトメモリアクセス転送制御装置 | |
| JPH09160868A (ja) | バス調停装置およびバス調停方法 | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| JP3987750B2 (ja) | メモリ制御装置及びｌｓｉ | |
| JPH10187600A (ja) | バスアービタ | |
| JPH06250970A (ja) | メモリ制御装置 | |
| JP2000132505A (ja) | バスアクセス方法および装置とその利用装置およびシステム | |
| JPS6352235A (ja) | 画像表示システム | |
| JP3820831B2 (ja) | メモリ制御方法及び装置 | |
| JPH0830549A (ja) | バス制御装置 | |
| JPH08129883A (ja) | Ｄ−ｒａｍのリフレッシュ制御方式 | |
| JP2848082B2 (ja) | Ｄｍａバス調停方式 | |
| JPH0962640A (ja) | 共有メモリのアクセス制御方法 | |
| JPH0844661A (ja) | 情報処理装置 | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 | |
| JPH11232215A (ja) | バスコントローラ、バスマスタ装置及びバス制御システムの制御方法 | |
| JPH0660018A (ja) | バスアービトレーション方法、アービタ回路及びアービタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060116 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20071011 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071017 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20080305 Free format text: JAPANESE INTERMEDIATE CODE: A02 |