JPH0821014B2 - 多重入出力デ−タ転送装置 - Google Patents
多重入出力デ−タ転送装置Info
- Publication number
- JPH0821014B2 JPH0821014B2 JP16782187A JP16782187A JPH0821014B2 JP H0821014 B2 JPH0821014 B2 JP H0821014B2 JP 16782187 A JP16782187 A JP 16782187A JP 16782187 A JP16782187 A JP 16782187A JP H0821014 B2 JPH0821014 B2 JP H0821014B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- transfer
- data transfer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Description
【発明の詳細な説明】 〔概 要〕 マイクロプロセッサ・システムのバスに複数のバスマ
スタが接続されている場合の、ダイレクト・メモリ・ア
クセスを多重で行う多重入出力データ転送装置に関し、 各バスマスタが行うバス調停の時間をできる限り短縮
して、バスが稼働している時間、即ちバスの占有率を上
げることを目的とし、 マイクロプロセッサを備え、このマイクロプロセッサ
のバスにデータの直接転送可能なバスマスタが複数接続
されているシステムの多重入出力データ転送装置におい
て、前記各バスマスタからのバス調停を多重処理してマ
イクロプロセッサに伝達するバス調停手段と、前記ある
バスマスタのデータ転送中のデータ無し期間に、その時
点でバス調停中の他のバスマスタを割り込ませ、割込中
は前記あるバスマスタを待機状態にするように動作する
データ転送調停手段とを設けて構成する。
スタが接続されている場合の、ダイレクト・メモリ・ア
クセスを多重で行う多重入出力データ転送装置に関し、 各バスマスタが行うバス調停の時間をできる限り短縮
して、バスが稼働している時間、即ちバスの占有率を上
げることを目的とし、 マイクロプロセッサを備え、このマイクロプロセッサ
のバスにデータの直接転送可能なバスマスタが複数接続
されているシステムの多重入出力データ転送装置におい
て、前記各バスマスタからのバス調停を多重処理してマ
イクロプロセッサに伝達するバス調停手段と、前記ある
バスマスタのデータ転送中のデータ無し期間に、その時
点でバス調停中の他のバスマスタを割り込ませ、割込中
は前記あるバスマスタを待機状態にするように動作する
データ転送調停手段とを設けて構成する。
本発明はマイクロプロセッサ・システムに於ける多重
入出力データ転送装置に関し、特に、マイクロプロセッ
サ・システムのバスに複数のバスマスタが接続されてい
る場合の、ダイレクト・メモリ・アクセス（DMA）を多
重で行う多重入出力データ転送装置に関する。
入出力データ転送装置に関し、特に、マイクロプロセッ
サ・システムのバスに複数のバスマスタが接続されてい
る場合の、ダイレクト・メモリ・アクセス（DMA）を多
重で行う多重入出力データ転送装置に関する。
従来、マイクロプロセッサ・システムのバスには複数
個のダイレクト・メモリ・アクセス・コントローラ（DM
AC）が接続されており、それぞれがバスマスタとなって
主記憶装置と入出力装置との間で直接にデータの転送を
行うことができるようになっている。このように、１つ
のバスに複数のDMAC（バスマスタ）が接続されており、
それぞれが多重で動作しなければならない場合には、各
々をサイクルスチールモード（データを小出しに転送す
るモード）で動作させているが、この際のバスの有効な
利用が望まれている。
個のダイレクト・メモリ・アクセス・コントローラ（DM
AC）が接続されており、それぞれがバスマスタとなって
主記憶装置と入出力装置との間で直接にデータの転送を
行うことができるようになっている。このように、１つ
のバスに複数のDMAC（バスマスタ）が接続されており、
それぞれが多重で動作しなければならない場合には、各
々をサイクルスチールモード（データを小出しに転送す
るモード）で動作させているが、この際のバスの有効な
利用が望まれている。
第５図は従来の多重入出力データ転送装置の構成を示
すブロック図である。
すブロック図である。
図において、１はマイクロプロセッサ・ユニット（MP
U）、2,4はそれぞれバスマスタとなり得るDMAC、3,5は
入出力装置（I/O）、６はメモリ、７はバスを示してい
る。
U）、2,4はそれぞれバスマスタとなり得るDMAC、3,5は
入出力装置（I/O）、６はメモリ、７はバスを示してい
る。
以上のように構成された多重入出力データ転送装置に
おいて、例えばDMAC（バスマスタ）２がデータ転送を行
おうとする時は、バスマスタ２はまずMPU1に対してバス
調整を行なって、バス７を使用させてもらう。このバス
調停においては、バスマスタ７はMPU1に対してバスリク
エスト信号BR1を出力してバスの使用許可を求め、MPU1
はバスマスタ２にバスグラント信号BG1を出力してバス
の使用を許可し、バスマスタ２はMPU1にバスの使用中を
示す信号であるバスグラントアクノレッジ信号BGAK1を
出力してバスを占有し、DMAデータ転送を行う。なお、
バス調停中はバスを誰も使っていない状態になる。
おいて、例えばDMAC（バスマスタ）２がデータ転送を行
おうとする時は、バスマスタ２はまずMPU1に対してバス
調整を行なって、バス７を使用させてもらう。このバス
調停においては、バスマスタ７はMPU1に対してバスリク
エスト信号BR1を出力してバスの使用許可を求め、MPU1
はバスマスタ２にバスグラント信号BG1を出力してバス
の使用を許可し、バスマスタ２はMPU1にバスの使用中を
示す信号であるバスグラントアクノレッジ信号BGAK1を
出力してバスを占有し、DMAデータ転送を行う。なお、
バス調停中はバスを誰も使っていない状態になる。
一般に、DMAの方式にはバーストモードと、サイクル
スチールモードの２通りがある。バーストモードは、バ
スマスタがバス調停を行なって自分が転送したいデータ
だけを一度に全部転送する方式である。この方式ではバ
ス調停でバスがとれたらデータを一度に全部転送するの
で、その間、他のバスマスタはデータ転送を行えずに待
たされる。このため、所定時間以上待たされるとあるデ
ータが消えるということも起こりうる方式である。一
方、サイクルスチールモードは、バスマスタがバス調停
を行なってバスを獲得しても、転送したいデータの量に
係わらずある１ワードとか１バイトしか一度に転送しな
い。即ち、他にもバスを獲得したいバスマスタのため
に、１つのバスマスタの占有時間を制限する方式であ
る。
スチールモードの２通りがある。バーストモードは、バ
スマスタがバス調停を行なって自分が転送したいデータ
だけを一度に全部転送する方式である。この方式ではバ
ス調停でバスがとれたらデータを一度に全部転送するの
で、その間、他のバスマスタはデータ転送を行えずに待
たされる。このため、所定時間以上待たされるとあるデ
ータが消えるということも起こりうる方式である。一
方、サイクルスチールモードは、バスマスタがバス調停
を行なってバスを獲得しても、転送したいデータの量に
係わらずある１ワードとか１バイトしか一度に転送しな
い。即ち、他にもバスを獲得したいバスマスタのため
に、１つのバスマスタの占有時間を制限する方式であ
る。
前述のように、MPU1のバスに複数個のバスマスタが接
続しているような多重入出力データ転送装置では、通常
各バスマスタが少しずつ交代でデータを転送するサイク
ルスチールモードが使用されている。
続しているような多重入出力データ転送装置では、通常
各バスマスタが少しずつ交代でデータを転送するサイク
ルスチールモードが使用されている。
しかしながら、MPU1のバス７にDMA制御やDMA転送を行
うバスマスタが複数個接続している多重入出力データ転
送装置においては、各バスマスタがDMA転送を行おうと
してサイクルスチールモードで同時に動き出すと、各バ
スマスタが少量のデータを転送するたびにバス調停を行
うので、バス調停時間ばかりが増えて実際にバスを使う
時間が少なくなるという問題点がある。具体的には、各
バスマスタがバス調停に要する時間は１μｓ程度である
のに対し、サイクルスチールモードにおける実際のデー
タ転送時間は400〜500ns程度であり、多重でデータを転
送するバスマスタの数が増える程、バス調停時間の占め
る割合が多くなる。
うバスマスタが複数個接続している多重入出力データ転
送装置においては、各バスマスタがDMA転送を行おうと
してサイクルスチールモードで同時に動き出すと、各バ
スマスタが少量のデータを転送するたびにバス調停を行
うので、バス調停時間ばかりが増えて実際にバスを使う
時間が少なくなるという問題点がある。具体的には、各
バスマスタがバス調停に要する時間は１μｓ程度である
のに対し、サイクルスチールモードにおける実際のデー
タ転送時間は400〜500ns程度であり、多重でデータを転
送するバスマスタの数が増える程、バス調停時間の占め
る割合が多くなる。
バスの使用率を向上させる為には、バスマスタをバー
ストモードで動作させれば良いが、バーストモードでは
バスマスタの多重動作ができないという問題点がある。
ストモードで動作させれば良いが、バーストモードでは
バスマスタの多重動作ができないという問題点がある。
即ち、第６図に示すように、バスマスタ２がバスリク
エスト信号BR1をMPU1に出し、MPU1から時刻t0でバスグ
ラント信号BG1を先にもらってしまうと、その後の時刻t
1にバスマスタ４がバスリクエスト信号BR2をMPU1に出し
ても、MPU1からはバスグラント信号BG2をもらえず待機
させられる。バスマスタ４がMPU1からバスグラント信号
BG2をもらえるのは、バスマスタ２のデータ転送が終了
した時刻t2に、バスマスタ２からMPU1に出力されるバス
グラントアクノレッジ信号BGAK1の解除の後の時刻t3で
あり、時刻t1から時刻t3までバスマスタ４はデータを転
送できずにずっと待機させられ、バスマスタの多重動作
は行われない。
エスト信号BR1をMPU1に出し、MPU1から時刻t0でバスグ
ラント信号BG1を先にもらってしまうと、その後の時刻t
1にバスマスタ４がバスリクエスト信号BR2をMPU1に出し
ても、MPU1からはバスグラント信号BG2をもらえず待機
させられる。バスマスタ４がMPU1からバスグラント信号
BG2をもらえるのは、バスマスタ２のデータ転送が終了
した時刻t2に、バスマスタ２からMPU1に出力されるバス
グラントアクノレッジ信号BGAK1の解除の後の時刻t3で
あり、時刻t1から時刻t3までバスマスタ４はデータを転
送できずにずっと待機させられ、バスマスタの多重動作
は行われない。
本発明は前記従来の多重入出力データ転送装置の有す
る問題点を解消するため、バーストモードのDMA転送に
おいてはデータ転送中にデータのない空き時間があるこ
とに着目してなされたものであり、この空き時間内にバ
ス調停中の他のバスマスタが行うDMA転送を割り込ませ
て、バスが稼働している時間、即ちバスの占有率を上げ
ることができる多重入出力データ転送装置を提供するこ
とを目的としている。
る問題点を解消するため、バーストモードのDMA転送に
おいてはデータ転送中にデータのない空き時間があるこ
とに着目してなされたものであり、この空き時間内にバ
ス調停中の他のバスマスタが行うDMA転送を割り込ませ
て、バスが稼働している時間、即ちバスの占有率を上げ
ることができる多重入出力データ転送装置を提供するこ
とを目的としている。
前記問題点を解消する本発明の多重入出力データ転送
装置が第１図に示される。
装置が第１図に示される。
図において、バス調停手段10は前記各バスマスタ２か
らのバス調停を多重処理してMPU1に伝達する。データ転
送調停手段11は前記あるバスマスタのデータ転送中のデ
ータ無し期間に、その時点でバス調停中の他のバスマス
タを割り込ませ、割込中は前記あるバスマスタを待機状
態にするように動作する。
らのバス調停を多重処理してMPU1に伝達する。データ転
送調停手段11は前記あるバスマスタのデータ転送中のデ
ータ無し期間に、その時点でバス調停中の他のバスマス
タを割り込ませ、割込中は前記あるバスマスタを待機状
態にするように動作する。
このような構成において、前記バス調停手段は最初に
バス使用要求のあったバスマスタからのバスリクエスト
信号をMPUに伝え、データ転送調停手段はそのバスマス
タにバーストモードでDMAデータ転送を実行させる。こ
の間、データ転送調整手段はデータ転送中のバスマスタ
のデータ転送信号を監視する。続いて、別のバスマスタ
からバス使用要求があると、バス調停手段はこのバスマ
スタからのバスリクエスト信号もMPUに伝える。そし
て、データ転送調整手段は最初のバスマスタのデータ転
送中のデータ無し期間に、その時点でバス調停中の次の
バスマスタを割り込ませて転送し、割込中は最初のデー
タ転送中のバスマスタを待機状態にする。
バス使用要求のあったバスマスタからのバスリクエスト
信号をMPUに伝え、データ転送調停手段はそのバスマス
タにバーストモードでDMAデータ転送を実行させる。こ
の間、データ転送調整手段はデータ転送中のバスマスタ
のデータ転送信号を監視する。続いて、別のバスマスタ
からバス使用要求があると、バス調停手段はこのバスマ
スタからのバスリクエスト信号もMPUに伝える。そし
て、データ転送調整手段は最初のバスマスタのデータ転
送中のデータ無し期間に、その時点でバス調停中の次の
バスマスタを割り込ませて転送し、割込中は最初のデー
タ転送中のバスマスタを待機状態にする。
以下添付図面を用いて本発明の実施例を詳細に説明す
る。
る。
第２図は本発明の多重入出力データ転送装置の一実施
例の構成を示すブロック図であり、バス７に２つのバス
マスタ2,4が接続されている例である。なお、従来と同
じ構成要素には同じ符号を付してある。
例の構成を示すブロック図であり、バス７に２つのバス
マスタ2,4が接続されている例である。なお、従来と同
じ構成要素には同じ符号を付してある。
図において、MPU1にはバス７が接続されており、この
バス７には複数のI/O3,5やメモリ６が接続されている。
バスマスタ（DMAC）2,4はそれぞれゲート8,9を介してバ
ス７に接続されている。また、各バスマスタ2,4はバス
調停装置10に接続しており、MPU1へのバスリクエスト信
号BR,バスグラントアクノレッジ信号BGAKおよびMPU1か
らのバスグラント信号BGはこのバス調停装置10を介して
伝達される。更に、各バスマスタ2,4はデータ転送調停
装置11に接続しており、データの転送要求をこのデータ
転送調停装置11に対して行う。
バス７には複数のI/O3,5やメモリ６が接続されている。
バスマスタ（DMAC）2,4はそれぞれゲート8,9を介してバ
ス７に接続されている。また、各バスマスタ2,4はバス
調停装置10に接続しており、MPU1へのバスリクエスト信
号BR,バスグラントアクノレッジ信号BGAKおよびMPU1か
らのバスグラント信号BGはこのバス調停装置10を介して
伝達される。更に、各バスマスタ2,4はデータ転送調停
装置11に接続しており、データの転送要求をこのデータ
転送調停装置11に対して行う。
第３図は第２図のデータ転送調停装置11の構成の一例
を示す回路図である。データ転送調停装置11は４つのＤ
−フリップフロップ（F/F）111,112,118,119を備えてお
り、Ｄ−F/F111,112のＤ入力には反転入力のAND回路11
3,114の出力が接続されている。F/F111の出力は第２
図のゲート８、インバータ116、およびNAND回路115に接
続されており、F/F112のＱ出力は同じくNAND回路115に
接続されている。インバータ116の出力はＤ−F/F118の
Ｄ入力および前記AND回路114に接続されており、NAND回
路115の出力はインバータ117および第２図のゲート９に
接続されている。そして、インバータ117の出力はＤ−F
/F119のＤ入力および前記AND回路113に接続されてい
る。
を示す回路図である。データ転送調停装置11は４つのＤ
−フリップフロップ（F/F）111,112,118,119を備えてお
り、Ｄ−F/F111,112のＤ入力には反転入力のAND回路11
3,114の出力が接続されている。F/F111の出力は第２
図のゲート８、インバータ116、およびNAND回路115に接
続されており、F/F112のＱ出力は同じくNAND回路115に
接続されている。インバータ116の出力はＤ−F/F118の
Ｄ入力および前記AND回路114に接続されており、NAND回
路115の出力はインバータ117および第２図のゲート９に
接続されている。そして、インバータ117の出力はＤ−F
/F119のＤ入力および前記AND回路113に接続されてい
る。
前記AND回路113にはバスマスタ２からの転送要求１信
号と、後述する転送中２信号とが入力され、前記AND回
路114にはバスマスタ４からの転送要求２信号と、後述
する転送中１信号とが入力される。転送要求１信号と転
送要求２信号とは共に負論理であり、転送要求がある時
にはローレベルの信号が入力される。一方、転送中１、
転送中２信号はそれぞれインバータ116,117の出力であ
り、ハイレベルの時に転送中であることを示し、この信
号がハイレベルの時は前記転送要求は受け付けられない
ようになっている。なお、前記転送要求１信号、転送要
求２信号共クロック信号に同期しており、クロック信号
の立ち上がり時のＤ−F/F111,112のＤ入力レベルがＱ出
力のレベルになるようになっている。
号と、後述する転送中２信号とが入力され、前記AND回
路114にはバスマスタ４からの転送要求２信号と、後述
する転送中１信号とが入力される。転送要求１信号と転
送要求２信号とは共に負論理であり、転送要求がある時
にはローレベルの信号が入力される。一方、転送中１、
転送中２信号はそれぞれインバータ116,117の出力であ
り、ハイレベルの時に転送中であることを示し、この信
号がハイレベルの時は前記転送要求は受け付けられない
ようになっている。なお、前記転送要求１信号、転送要
求２信号共クロック信号に同期しており、クロック信号
の立ち上がり時のＤ−F/F111,112のＤ入力レベルがＱ出
力のレベルになるようになっている。
第２図に示すように、ゲート8,9は反転入力端子を備
えているので、データ転送調停装置11の出力がローレベ
ルの時に開き、ハイレベルの時に閉じる。また、第３図
のインバータ116,117からは、データ転送中の時にハイ
レベルの信号が出力されるようになっている。更に、Ｄ
−F/F118,119から出力されるデータ1,データ２転送完了
信号は、ローレベルの時に転送完了を示し、ハイレベル
の時にウエイト信号となる。
えているので、データ転送調停装置11の出力がローレベ
ルの時に開き、ハイレベルの時に閉じる。また、第３図
のインバータ116,117からは、データ転送中の時にハイ
レベルの信号が出力されるようになっている。更に、Ｄ
−F/F118,119から出力されるデータ1,データ２転送完了
信号は、ローレベルの時に転送完了を示し、ハイレベル
の時にウエイト信号となる。
ここで、バスマスタ４がDMA転送を実行していない時
にバスマスタ２からバス調停があり、転送要求１信号が
ローレベルになった時のことを考えると、転送中２信号
はバスマスタ４がDMA転送を実行していないことからロ
ーレベルであるので、AND回路113の出力はハイレベルに
なる。この時、F/F111のＱ出力はハイレベル、出力は
ローレベルになる。
にバスマスタ２からバス調停があり、転送要求１信号が
ローレベルになった時のことを考えると、転送中２信号
はバスマスタ４がDMA転送を実行していないことからロ
ーレベルであるので、AND回路113の出力はハイレベルに
なる。この時、F/F111のＱ出力はハイレベル、出力は
ローレベルになる。
よって、F/F111の出力に接続するゲート８にはロー
レベルの出力が伝達されるので、ゲート８が開き、バス
マスタ２はバス７を占有してDMA転送を実行する。この
時、AND回路114の転送1BUSY信号はローレベルである。
レベルの出力が伝達されるので、ゲート８が開き、バス
マスタ２はバス７を占有してDMA転送を実行する。この
時、AND回路114の転送1BUSY信号はローレベルである。
この後、バスマスタ２がDMA転送中にバスマスタ４か
らもバス調停があり、AND回路114の転送要求２がローレ
ベルになると、転送中１信号はハイレベルであるのでAN
D回路114の出力はローレベルになり、この結果、F/F112
のＱ出力はローレベルになる。この時、F/F111の出力
はローレベルであるので、NAND回路115の出力はハイレ
ベルのままであり、ゲート９にはハイレベルの信号が出
力されるので、ゲート９は閉じたままとなる。また、イ
ンバータ117を経た転送中２信号はローレベルとなるの
で、AND回路113の出力に変化はない。また、Ｄ−F/F119
の出力はハイレベルのウエイト信号としてバスマスタ
４に送られる。なお、この回路ではバスマスタ２とバス
マスタ４から同時にバス調停があった時には、NAND回路
115によりバスマスタ２、即ち転送要求１を優先させる
ようになっている。
らもバス調停があり、AND回路114の転送要求２がローレ
ベルになると、転送中１信号はハイレベルであるのでAN
D回路114の出力はローレベルになり、この結果、F/F112
のＱ出力はローレベルになる。この時、F/F111の出力
はローレベルであるので、NAND回路115の出力はハイレ
ベルのままであり、ゲート９にはハイレベルの信号が出
力されるので、ゲート９は閉じたままとなる。また、イ
ンバータ117を経た転送中２信号はローレベルとなるの
で、AND回路113の出力に変化はない。また、Ｄ−F/F119
の出力はハイレベルのウエイト信号としてバスマスタ
４に送られる。なお、この回路ではバスマスタ２とバス
マスタ４から同時にバス調停があった時には、NAND回路
115によりバスマスタ２、即ち転送要求１を優先させる
ようになっている。
ここで、以上のように構成された多重入出力データ転
送装置の動作を第４図を用いて説明する。
送装置の動作を第４図を用いて説明する。
例えばバスマスタ２が最初にデータ転送を行なおうと
する時は、バスマスタ２はまずMPU1に対して時刻T0でバ
ス調停を行なって、バス７を使用させてもらう。このバ
ス調停においては、バスマスタ２はMPU1に対してバスリ
クエスト信号BR1を出力してバスの使用許可を求め、MPU
1はバスマスタ２にバスグラント信号BG1を出力してバス
の使用を許可し、バスマスタ２はMPU1にバスの使用中を
示す信号であるバスグラントアクノレッジ信号BGAK1を
出力してバスを占有し、DMAデータ転送を行う。
する時は、バスマスタ２はまずMPU1に対して時刻T0でバ
ス調停を行なって、バス７を使用させてもらう。このバ
ス調停においては、バスマスタ２はMPU1に対してバスリ
クエスト信号BR1を出力してバスの使用許可を求め、MPU
1はバスマスタ２にバスグラント信号BG1を出力してバス
の使用を許可し、バスマスタ２はMPU1にバスの使用中を
示す信号であるバスグラントアクノレッジ信号BGAK1を
出力してバスを占有し、DMAデータ転送を行う。
バーストモードではデータを１ワード転送する度にア
ドレスストローブ信号（AS）またはデータストローブ信
号（DS）が作られる。この信号はデータの転送中はロー
レベルにあり、データを転送していない時にハイレベル
にある。バスマスタ２によるこのAS信号またはDS信号
を、本実施例では転送要求１信号としており、これが第
４図に示される。図に示すように、この転送要求１信号
が立ち下がってローレベルになると、第３図の回路で説
明したようにF/F111の出力がローレベル、即ち、ゲー
ト８のON信号（転送許可信号１）がローレベルになる。
この結果、第２図のゲート８が開き、データ１が１ワー
ド転送される。そして、ゲート８のON信号がローレベル
になると、この信号はインバータ116によってハイレベ
ルとなってＤ−F/F118に入力されるので、次のクロック
の立ち上りでデータ１転送完了信号１が立ち下がる。
ドレスストローブ信号（AS）またはデータストローブ信
号（DS）が作られる。この信号はデータの転送中はロー
レベルにあり、データを転送していない時にハイレベル
にある。バスマスタ２によるこのAS信号またはDS信号
を、本実施例では転送要求１信号としており、これが第
４図に示される。図に示すように、この転送要求１信号
が立ち下がってローレベルになると、第３図の回路で説
明したようにF/F111の出力がローレベル、即ち、ゲー
ト８のON信号（転送許可信号１）がローレベルになる。
この結果、第２図のゲート８が開き、データ１が１ワー
ド転送される。そして、ゲート８のON信号がローレベル
になると、この信号はインバータ116によってハイレベ
ルとなってＤ−F/F118に入力されるので、次のクロック
の立ち上りでデータ１転送完了信号１が立ち下がる。
データ１転送完了信号の立ち下がりの後に、転送要求
１信号が立ち上がると、ゲート８のON信号が立ち上がっ
てゲート８が閉じるので、データ１がバス７に送られな
くなり、データ１転送完了信号が立ち上がる。以上の動
作はバスマスタ４がバス調停を行わない限り以後同様に
繰り返される。
１信号が立ち上がると、ゲート８のON信号が立ち上がっ
てゲート８が閉じるので、データ１がバス７に送られな
くなり、データ１転送完了信号が立ち上がる。以上の動
作はバスマスタ４がバス調停を行わない限り以後同様に
繰り返される。
一方、バスマスタ２がバス調停を行なってバスグラン
ト信号BG1を得た後の時刻T1において、バスマスタ４も
バス調停を行った時は、第２図に示すバス調停装置10に
よりバスマスタ４のバスリクエスト信号BR2もMPU1に伝
達され、MPU1からバスグラント信号BG2がバスマスタ４
に伝えられてバスマスタ４がバスグラントアクノレッジ
信号BGAK2をMPU1に返すところまでは行える。ところ
が、この状態でバスマスタ４が転送要求２をデータ転送
調停装置11に出力しても、この時はバスマスタ２による
転送要求１があるので、転送要求２は受け入れられず、
バスマスタ４はハイレベルのデータ１転送完了信号、即
ち、ウエイト信号（第３図）により待機させられる。
ト信号BG1を得た後の時刻T1において、バスマスタ４も
バス調停を行った時は、第２図に示すバス調停装置10に
よりバスマスタ４のバスリクエスト信号BR2もMPU1に伝
達され、MPU1からバスグラント信号BG2がバスマスタ４
に伝えられてバスマスタ４がバスグラントアクノレッジ
信号BGAK2をMPU1に返すところまでは行える。ところ
が、この状態でバスマスタ４が転送要求２をデータ転送
調停装置11に出力しても、この時はバスマスタ２による
転送要求１があるので、転送要求２は受け入れられず、
バスマスタ４はハイレベルのデータ１転送完了信号、即
ち、ウエイト信号（第３図）により待機させられる。
この後、時刻T2においてバスマスタ２の１ワードのデ
ータ転送が終了し、転送要求１信号が立ち上がると、ゲ
ート８のON信号がハイレベルとなってケート８が閉じ、
データ１転送完了信号がハイレベルとなってバスマスタ
２のウエイト信号となる。転送要求１信号の立ち上がり
により、バスマスタ４のゲート９のON信号がローレベル
となって、ゲート９が開かれ、バスマスタ４側のデータ
転送が開始される。データ２信号、データ２転送完了信
号についてもバスマスタ２と同様の動作が行われる。
ータ転送が終了し、転送要求１信号が立ち上がると、ゲ
ート８のON信号がハイレベルとなってケート８が閉じ、
データ１転送完了信号がハイレベルとなってバスマスタ
２のウエイト信号となる。転送要求１信号の立ち上がり
により、バスマスタ４のゲート９のON信号がローレベル
となって、ゲート９が開かれ、バスマスタ４側のデータ
転送が開始される。データ２信号、データ２転送完了信
号についてもバスマスタ２と同様の動作が行われる。
この後にバスマスタ４側の１ワードのデータ転送が終
了すると、転送要求２信号が立ち上がり、バスマスタ２
側のゲート８のON信号が再びローレベルとなって、今度
はバスマスタ２側のデータ転送が１ワード分実行され
る。このように、本発明の多重入出力データ転送装置で
は、あるバスマスタのバーストモードにおけるデータ転
送中の空き時間に待機中の別のバスマスタのデータが転
送され、最初のバスマスタはその間待機状態にされる。
即ち、本発明では転送データの空き時間を利用して別の
バスマスタのデータが転送されるので、データ転送時間
に空き時間が殆どない。
了すると、転送要求２信号が立ち上がり、バスマスタ２
側のゲート８のON信号が再びローレベルとなって、今度
はバスマスタ２側のデータ転送が１ワード分実行され
る。このように、本発明の多重入出力データ転送装置で
は、あるバスマスタのバーストモードにおけるデータ転
送中の空き時間に待機中の別のバスマスタのデータが転
送され、最初のバスマスタはその間待機状態にされる。
即ち、本発明では転送データの空き時間を利用して別の
バスマスタのデータが転送されるので、データ転送時間
に空き時間が殆どない。
なお、上記実施例はバスに接続するバスマスタが２つ
の例であるが、バスにバスマスタが３つ以上接続されて
いる場合も同様の動作が行われ、データ転送調停装置
は、DMA転送中の空き時間にバス調停を行った順位の早
いDMACから順に割り込ませる。
の例であるが、バスにバスマスタが３つ以上接続されて
いる場合も同様の動作が行われ、データ転送調停装置
は、DMA転送中の空き時間にバス調停を行った順位の早
いDMACから順に割り込ませる。
以上説明したように本発明の多重入出力データ転送装
置では、MPUのバスにバスマスタが２つ以上存在し、そ
れぞれがDMA転送を行う時、DMA転送時のバス調停を多重
で行い、データ転送はデータ１ワード毎にある空き時間
を利用して、待機中のバスマスタのデータを転送要求の
早いもの順に送り、その間、他のバスマスタは待機させ
ておくので、バス調停時間の短縮、データ転送中の空き
時間の削減が図れ、バス使用率を向上させることができ
るという効果がある。
置では、MPUのバスにバスマスタが２つ以上存在し、そ
れぞれがDMA転送を行う時、DMA転送時のバス調停を多重
で行い、データ転送はデータ１ワード毎にある空き時間
を利用して、待機中のバスマスタのデータを転送要求の
早いもの順に送り、その間、他のバスマスタは待機させ
ておくので、バス調停時間の短縮、データ転送中の空き
時間の削減が図れ、バス使用率を向上させることができ
るという効果がある。
第１図は本発明の多重入出力データ転送装置の原理ブロ
ック図、第２図は本発明の多重入出力データ転送装置の
一実施例の構成を示す構成図、第３図は第２図のデータ
転送調停装置の回路構成図、第４図は本発明の多重入出
力データ転送装置の動作を示す波形図、第５図は従来の
多重入出力データ転送装置の構成を示すブロック図、第
６図は第５図の多重入出力データ転送装置のバーストモ
ードにおける動作を示す波形図である。 １……MPU、2,4……バスマスタ、3,5……I/O、６……メ
モリ、７……バス、8,9……ゲート、10……バス調停装
置、11……データ転送調停装置。
ック図、第２図は本発明の多重入出力データ転送装置の
一実施例の構成を示す構成図、第３図は第２図のデータ
転送調停装置の回路構成図、第４図は本発明の多重入出
力データ転送装置の動作を示す波形図、第５図は従来の
多重入出力データ転送装置の構成を示すブロック図、第
６図は第５図の多重入出力データ転送装置のバーストモ
ードにおける動作を示す波形図である。 １……MPU、2,4……バスマスタ、3,5……I/O、６……メ
モリ、７……バス、8,9……ゲート、10……バス調停装
置、11……データ転送調停装置。
Claims (1)
- 【請求項１】マイクロプロセッサ（１）を備え、このマ
イクロプロセッサ（１）のバス（７）にデータの直接転
送可能なバスマスタ（２）が複数接続されているシステ
ムの多重入出力データ転送装置であって、 前記各バスマスタ（２）からのバス調停を多重処理して
マイクロプロセッサに伝達するバス調停手段（10）と、 前記あるバスマスタ（２）のデータ転送中のデータ無し
期間に、その時点でバス調停中の他のバスマスタ（２）
を割り込ませ、割込中は前記あるバスマスタ（２）を待
機状態にするように動作するデータ転送調停手段（11）
と、 を備えた多重入出力データ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16782187A JPH0821014B2 (ja) | 1987-07-07 | 1987-07-07 | 多重入出力デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16782187A JPH0821014B2 (ja) | 1987-07-07 | 1987-07-07 | 多重入出力デ−タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6412360A JPS6412360A (en) | 1989-01-17 |
| JPH0821014B2 true JPH0821014B2 (ja) | 1996-03-04 |
Family
ID=15856719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16782187A Expired - Fee Related JPH0821014B2 (ja) | 1987-07-07 | 1987-07-07 | 多重入出力デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821014B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003256999B2 (en) | 2002-08-02 | 2008-01-03 | Harvest Technologies Corporation | Decanting centrifuge with vibration isolation |
-
1987
- 1987-07-07 JP JP16782187A patent/JPH0821014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6412360A (en) | 1989-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
| US5625779A (en) | Arbitration signaling mechanism to prevent deadlock guarantee access latency, and guarantee acquisition latency for an expansion bridge | |
| US5621897A (en) | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols | |
| US5634138A (en) | Burst broadcasting on a peripheral component interconnect bus | |
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| EP0518037A2 (en) | Bus arbitration system | |
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| JP2003006143A (ja) | バス共有化システムと装置及び方法 | |
| KR930002787B1 (ko) | 주변 제어기와 어댑터 인터페이스 | |
| US4896266A (en) | Bus activity sequence controller | |
| US20040267992A1 (en) | Look ahead split release for a data bus | |
| TW200400438A (en) | Bus arbiter for integrated circuit systems | |
| JPH0821014B2 (ja) | 多重入出力デ−タ転送装置 | |
| US20070028011A1 (en) | Ubs host controller with dma capability | |
| JPH06105448B2 (ja) | 優先使用遅延回路 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JP5146796B2 (ja) | ホストコントローラ | |
| JPS63175964A (ja) | 共有メモリ | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JP2555941B2 (ja) | バスアービトレーション方式 | |
| JP2626137B2 (ja) | バス制御方式 | |
| JPH02281356A (ja) | 共有メモリ装置 | |
| JP2003085125A (ja) | メモリ制御器及びメモリ制御方法 | |
| JP2587100B2 (ja) | データ転送制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |