JPS63175964A - 共有メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データ処理技術さらには２つの入出力ポー
トを有する随時読出し書込み可能な半導体記憶装置に適
用して特に有効な技術に関し１例えば、２以上のマイク
ロプロセッサ間の通信に使用されるデュアルポートＲＡ
Ｍ　（ランダム・アクセス・メモリ）に利用して有効な
技術に関する。

［従来の技術］ パーソナルコンピュータのようなマイクロコンピュータ
システムでは、２個以上のマイクロコンピュータ（もし
くはマイクロプロセッサ）を用いて１つのシステムを構
成することがある。この場合、一般的には一方がマスク
・マイクロコンピュータとして、また他方がこれを補助
するスレーブ・マイクロコンピュータとして使われる。

このような２つのマイクロコンピュータを有するシステ
ムでは、マスク側とスレーブ側のマイクロコンピュータ
（以下、マイコンと称する）との間で通信が必要となる
。そこで、この通信を高速で行なえるようにするため、
デュアルポー）−ＲＡＭを用いたパラレル方式の通信方
式が提案されている。

すなわち、マスク側マイコンとスレーブ側マイコンとの
間にデュアルポートＲＡＭを介在させてバスで接続し、
一方のマイコンでデュアルポートＲＡＭに書き込んだデ
ータを他方のマイコンで読み取ることで２つのマイコン
間の通信を行なうというものである。

このように、デュアルポートＲＡＭは、マスク側マイコ
ン及びスレーブ側マイコンいずれの側からでもデータの
読出し、書込みを行なうことができる。しかしながら、
マスク側とスレーブ側の両方のマイコンから同時にデュ
アルポートＲＡＭに書込みを行なうと、データの競合が
生じて誤ったデータが書き込まれ、正しい通信内容の伝
達が行なえなくなるおそれがある。

そこで、デュアルポートＲＡＭに対する書込みの権利を
どちらのマイコンが持つかをそれぞれマイコンのソフト
ウェアで決めてやり、ソフトウェアによる調停でデュア
ルポートＲＡＭにおけるデータの競合を回避する方法で
ある。しかしながら、ソフトウェアによるデュアルポー
トＲＡＭに対する書込み権の調停方式では、調停のため
のソフトウェアのオーバヘッドが大きくなってシステム
のスループットが低下してしまう。

そこで、第６図に示すように、２つのボートからの同時
アクセスによる処理の競合を防止するアービタ（占有権
決定回路）ＡＢＴや動作モードを定義したり占有権の状
態を知らせたりするコントロールレジスタ群ＲＥＧを内
蔵したデュアルポートＲＡＭも開発されている。そのよ
うなデュアルポートＲＡＭとして、例えば［株コ日立製
作所製のＨＤ６３３１０がある（日立評論社、昭和６１
年７月２５日発行、「日立評論Ｊ　ＶＯＬ、６８ＮＯ１
７第４３頁〜第４６頁参照）。

［発明が解決しようとする問題点］ 従来のデュアルポートＲＡＭは、２つのマイコン間で通
信を行う場合、一旦内部の共有メモリにデータを書き込
んでから、これを他方のマイコンが読み出すようになっ
ている。従って、２つのマイコンで共有したいデータが
有るような場合に、上記デュアルポートＲＡＭは非常に
有効である。

しかしながら、扱うデータの中には、一方のマイコンの
ローカルメモリから、他方のマイコンのローカルメモリ
に対して単に転送すれば良いものもある。ところが、従
来のデュアルポートＲＡＭはそのようなデータの転送の
際にも一方のマイコンがいちいち共有メモリにデータを
書き込んで、他方のマイコンがそれを読み出してやる必
要があった。しかも、一方のマイコンが共有メモリをア
クセスしている間は、他方のマイコンは共有メモリをア
クセスできないので、待たされることになる。

従って、ＤＭＡ転送のように転送されるデータ量が多い
と待ち時間も長くなる。そのため、マルチプロセッサ・
システムにおけるスループットが充分に向上されないと
いう不具合があった。また、マスク側とスレーブ側の各
ローカルメモリ間でＤＭＡ転送可能なシステムを構成し
ようとすると、それぞれのマイコンにＤＭＡコントロー
ラを設ける必要があった。

この発明の目的は、マルチプロセッサ・システムにおけ
るスループットを向上させ得るようなデュアルポートＲ
ＡＭを提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、共有メモリおよびこの共有メモリに対する占
有権（アクセスする権利）の決定機能を有するアービタ
を備えたデュアルポートＲＡＭ内に、一方のポート側に
接続されたシステムのローカルメモリと他方のボート側
に接続されたシステムのローカルメモリとの間のＤＭＡ
転送の制御を行うＤＭＡコントロール回路を内蔵させる
ようにするものである。

［作用］ 上記した手段によれば、マルチプロセッサ・システムに
おいて、プロセッサが関与することなく。

一方のマイコンのローカルメモリから他方のマイコンの
ローカルメモリへ効率良くデータを転送できるようにな
って、デュアルポートＲＡＭを使用したマルチプロセッ
サ・システムにおけるスループットの向上を図るという
上記目的を達成することができる。

［実施例］ 第１図には、本発明をパラレル通信用のデュアルポート
ＲＡＭに適用した場合の一実施例が示されている。

この実施例のデュアルポートＲＡＭは、それぞれ２組の
アドレス入力端子ＡＤＩ、ＡＤ２とデータ入出力端子Ｄ
ＴＩ、ＤＴ２が設けられている。

また、共有メモリに対する読出し制御信号ＲＤＳや書込
み制御信号ＷＲ８のような外部からの制御信号の入力端
子や、マイコンから共有メモリに対するアクセス要求に
対し、メモリ側の用意が整ったことを知らせるレディ信
号Ｒｅａｄｙおよび一方のマイコンにより共有メモリへ
の書き込みが終了して占有権が解放されたこと等を他方
のマイコンに知らせる割込み信号ＩＲＱのような外部へ
の制御信号の出力端子も２組設けられている。

第１図において、符号ＤＰＲＡＭで示されているのは、
随時読出し書込み可能な共有メモリ、符号ＡＢＴで示さ
れているのは、ポート１またはポート２に接続されたマ
イコンのいずれの側からのアクセス要求が先に入ったか
判定し、早い方に占有権（アクセスする権利）を与える
アービタ（占有権決定回路）である。

また、符号ＲＥＧで示されているのは、デュアルポート
ＲＡＭの動作モードを設定するためのモードコントロー
ルレジスタや、複数個に分割された共有メモリの各領域
（以下、リソースと称する）に対応されたセマフォピッ
トからなりいずれのポートの側に対するメモリ領域の占
有権があるか示すセマフォレジスタ等からなるレジスタ
群である。

上記アービタＡＢＴは、占有権を決定しそれを対応する
マイコンに知らせた後（もしくは知らせる前）に、セマ
フォレジスタへの書込みを行う。

占有権を与えられたマイコンは、共有メモリをアクセス
する前に、セマフォレジスタの内容を見ることで、いず
れのリソースが解放されているか知ることができる。

また、図示しないが、一方のマイコンによる共有メモリ
ＤＰＲＡＭへの書込みが終了すると、占有権が解除され
たことを他方のマイコンへ知らせる割込み信号’ＩＲＱ
を形成する割込み制御回路が設けられている。

さらに、この実施例のデュアルポートメモリには、ＤＭ
Ａ転送の制御を行うＤＭＡコントローラＤＭＡＣが内蔵
されている。このＤＭＡコントローラＤＭＡＣは、ポー
ト１またはポート２側のマイコンのローカルメモリから
転送データを読み出して内部のレジスタに一時的に保持
し、それを反対側のマイコンのローカルメモリに書き込
んでやるようにされている。

そして、この実施例では、上記レジスタ群ＲＥＧ内のモ
ードコントロールレジスタへの書込みによって、ＤＭＡ
コントローラによる転送モードが実行されるようにされ
ている。特に制限されないが、この実施例のデュアルポ
ートメモリは、上記ＤＭＡ転送モードの他に、内蔵メモ
リＤＰＲＡＭをランダムアクセス可能な共有メモリとし
て使用する共有メモリ・モードと、内蔵メモリをＦＩＦ
Ｏ（ファースト・イン・ファースト・アウト方式のメモ
リ）として使用するＦＩＦＯモードの３つのモードの中
から一つを選択して動作できるようにされている。その
モードの指定がモードコントロールレジスタによって行
われる。２つのポートから同時にＤＭＡコントローラに
対するＤＭＡ転送の要求があった場合の優先権の決定も
上記アービタＡＢＴが行うようにされている。

また、特に制限されないが、上記ＤＭＡコントローラは
、マイクロプログラム方式の制御部を有し、そのマイク
ロプログラムに従って、ソースアドレスおよびデスティ
ネーションアドレスの演算やタイミング制御を行うよう
にされる。

そして、上記ＤＭＡコントローラによるＤＭＡ転送を行
えるようにするため、マイコンに対してバスの使用権の
要求を行う信号ＢＲＥＱを出力するための端子と、その
信号ＢＲＥＱに対するマイコン側からの応答信号ＢＡＣ
Ｋが入力される端子とが新たに設けられると共に、ＤＭ
Ａコントローラからローカルメモリに対するリード／ラ
イト信号が上記制御信号ＲＤＳ、ＷＲ５と同一の端子か
ら出力可能にされている。

第２図には、上記実施例のデュアルポートＲＡＭを用い
たマルチプロセッサ・システムの構成例が示されている
。同図において、符号１０で示されているのがデュアル
ポートＲＡＭ、符号２０で示されているのがデュアルポ
ートＲＡＭｌ０のボート１側に接続されたマスク側マイ
コン、符号３０で示されているのがポート２側に接続さ
れたスレーブ側マイコンである。

特に制限されないが、マスク側マイコン２０は、主マイ
クロプロセッサ２１．半導体メモリからなる主記憶装置
２２及びフロッピ・ディスク装置のような補助記憶装置
２３とそのインタフェース回路２４等からなり、これら
はシステム・バス２５によって互いに接続されている。

また、スレーブ側マイコン３０は、サブ・マイクロプロ
セッサ３１、キーボードのような入力操作装置３２とそ
のインタフェース回路３３．ＣＲＴ表示装置３４やプリ
ンタ３５のような出力装置とそのインタフェース回路３
６．３７及び半導体記憶装置３８等からなり、これらは
ローカル・バス３９を介して互いに接続されている。そ
して、上記システム・バス２５とローカル・バス３９と
の間に上記実施例のデュアルポートＲＡＭｌ０が接続さ
れている。

さらに、第３図には上記ＤＭＡコントローラを有するデ
ュアルポートメモリの動作手順を示す流れ図が、また第
４図にはそのうちＤＭＡ転送モードにおけるＤＭＡコン
トローラの制御手順を示す流れ図が示されている。

以下、先ず第３図を用いてデュアルポートメモリ全体の
動作手順を説明する。

デュアルポートメモリは、先ずシステムの電源投入等に
よりハードウェア・リセットされる（ステップ５１）０
次に、ボート１またはポート２の側のアクセス要求が有
ると優先権が決定された後、モードコントロールレジス
タへの動作モードの設定が行われる（ステップＳ２）、
それか、ら、いずれの動作モードが設定されているか判
定しくステップＳ３）、Ｉ）ＭＡ転送モードのときはス
テップＳｌｌへ、またデュアルポートメモリ・モードの
ときはステップＳ２１へ、さらにＦＩＦＯモードのとき
はステップＳ３１へそれぞれ進む。

このうち、ＤＭＡ転送モードのときは先ず転送レート等
の動作条件の設定が行われてから、　ＤＭＡ転送を開始
する（ステップ５１２）。そして。

１ブロツクのＤＭＡ転送が終了した後、動作条件の変更
があったか否か判定しくステップ５１３）。

変更があればステップＳｌｌへ戻って動作条件レジスタ
の再設定が行われる。また１条件の変更がなければ、モ
ードの切換えあるいはリセットが必要か判定しくステッ
プ５１４）、モードの切換えが不要ならばステップＳ１
２へ戻って再びＤＭＡ転送を実行し、リセットが必要な
ときにはソフトウェアでリセットを行った後（ステップ
Ｓ５）、動作モードの再設定が行われる（ステップＳ６
）。

デュアルポートメモリ・モードが設定された場合も、Ｄ
ＭＡ転送モードと同じような手順にしたがって共有メモ
リへのアクセスが行われる（ステップ８２１〜５２４）
。

一方、ＦＩＦＯモードが設定された場合には、先ず共有
メモリのＦＩＦＯ領域の初期化（ステップ５３１）が行
われてから、他のモードと同じような手順に従ってＦＩ
ＦＯ動作が実行される。

次に、上記ＤＭＡコントローラによるＤＭＡ転送制御の
詳細について第４図を用いて説明する。

ＤＭＡ転送モードでは、先ずポート１およびボート２の
両方のマイコンに対してバス使用権の要求信号（ＢＲＥ
Ｑ）を送り、マイコンからのバスの使用許可を示す記号
ＢＡＣ，Ｋを読み込んで、使用許可があったか否か判定
する。そして、許可があるまで待機し、許可がおりた時
点でＤＭＡ転送を開始する。

ＤＭＡ転送は、先ず転送元のメモリに対してアドレスを
与えて転送データを読み出してきてＤＭＡコントローラ
内のレジスタに一旦保持し、次に転送先のメモリに対し
てアドレスを与えてデータを格納する。つまり、ポート
１とポート２へのアドレスの出力を交互に繰り返すこと
によりデータの転送を行う。

従って、従来は２つのマイコンのローカルメモリ間でデ
ータ転送を行う場合、第５図（Ａ）に示゛すように、Ｃ
ＰＵもしくはＤＭＡコントローラによってシステムＡの
ローカルメモリから共有メモリＤＰＲＡＭへデータを書
き込んでから、システムＢのＣＰＵもしくはＤＭＡコン
トローラによって共有゛メモリＤＰＲＡＭから転送デー
タを読み出してローカルメモリへデータを書き込んでや
る必要があった。これに対し、上記実施例のデュアルポ
ートメモリを使用すると、第５図（Ｂ）に示すように、
システムＡのローカルメモリからシステムＢのローカル
メモリへ直接データを転送することができる。その結果
、マイクロプロセッサの負担が大幅に軽減され、システ
ムのスルーブツトが向上される。

以上説明したように、上記実施例では共有メモリおよび
この共有メモリに対する占有権の決定機能を有するアー
ビタを備えたデュアルポートＲＡＭ内に、一方のポート
側に接続されたシステムのローカルメモリと他方のポー
ト側に接続されたシステムのローカルメモリとの間のＤ
ＭＡ転送制御を行うＤＭＡコントロール回路を内蔵させ
てなるので、プロセッサが関与することなく、一方のマ
イコンのローカルメモリから他方のマイコンのローカル
メモリへ効率良くデータを転送できるという作用により
、デュアルポートＲＡＭを使用したマルチプロセッサ・
システムにおけるスループットが向上されるという効果
がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば、上記実施例では
、一方のシステムのメモリから読み出したデータを他の
システムのメモリへ転送する機能を有するＤＭＡコント
ローラについて説明したが、デュアルポートメモリ内の
ＤＭＡコントローラによって、一方のシステムのメモリ
内である領域のデータを他の領域へブロック転送する機
能を持つように構成することも可能である。

以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野である２つのマイコン間
のパラレル通信用のデュアルポートＲＡＭに適用したも
のについて説明したが、この発明はそれに限定されず、
デュアルポートＲＡＭを内蔵したシングルチップ・マイ
コンその他デュアルポートＲＡＭを有するデータ処理シ
ステム一般に利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、プロセッサが関与することなく、一方のマイ
コンのローカルメモリ、から他方のマイコンのローカル
メモリへ効率良くデータを転送できるとともに、デュア
ルポートＲＡＭを使用したマルチプロセッサ・システム
におけるスループットの向上を図ることができる。

【図面の簡単な説明】

第１図番客、本発明をデュアルポートＲＡＭに適用した
場合の要部の一実施例を示すブロック図、第２図は、そ
のデュアルポートＲＡＭを用いたマルチプロセッサ・シ
ステムの構成例を示すブロック図、 第３図は、そのデュアルポートＲＡＭの動作手順を示す
流れ図、 第４図は、そのデュアルポートＲＡＭ内のＤＭＡコント
ローラによる制御手順の一例を示す流れ図。 第５図（Ａ）、ＣＢ）は、従来と本発明に係るデュアル
ポートＲＡＭを用いた場合のＤＭＡ転送におけるデータ
の流れの相違を示すブロック図、第６図は、従来のデュ
アルポートＲＡＭの構成例を示すブロック図である。 ＤＭＡＣ・・・・ＤＭＡコントローラ、ＤＰＲＡＭ・・
・・共有メモリ、ＣＰＵ・・・・マイクロプロセッサ、
２０・・・°マスタマイコン、３０・・・・スレーブマ
イコン。 第　　１　　図 ＭＡＣ ７）ＰＦ病 第　　２　図 第　　３　　図 第　　４　　図 第　　５　　図 （Ａ＞ ＣＢ）

Claims (1)

1. 【特許請求の範囲】 １、２つの入出力ポートを有し、いずれの側のポートか
   らもアクセス可能な記憶部と、この記憶部に対する上記
   ２つのポートからのアクセス要求が競合した場合に占有
   権を決定する占有権決定回路と、上記２つのポート間の
   直接的なデータの転送を可能にするデータ転送制御回路
   とが設けられてなることを特徴とする共有メモリ。 ２、上記データ転送制御回路は、データ転送元のアドレ
   スおよびデータ転送先のアドレスを発生する機能を有す
   ることを特徴とする特許請求の範囲第１項記載の共有メ
   モリ。 ３、上記データ転送制御回路は、一方のポートから読み
   込まれたデータを一時的に保持し、これを他方のポート
   へ転送可能にされたレジスタを備えてなることを特徴と
   する特許請求の範囲第２項記載の共有メモリ。