JP2626137B2 - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JP2626137B2 JP2626137B2 JP5548090A JP5548090A JP2626137B2 JP 2626137 B2 JP2626137 B2 JP 2626137B2 JP 5548090 A JP5548090 A JP 5548090A JP 5548090 A JP5548090 A JP 5548090A JP 2626137 B2 JP2626137 B2 JP 2626137B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- use request
- request signal
- bus use
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機のバス制御方式に関し、特に複数
のバスマスタからのバス使用要求を調停するバス制御方
式に関する。
のバスマスタからのバス使用要求を調停するバス制御方
式に関する。
複数のマイクロコンピュータあるいは制御LSI等を多
数共通の信号線群に接続してシステムを構築する所謂バ
ス構造の電子計算機及び制御装置が知られている。
数共通の信号線群に接続してシステムを構築する所謂バ
ス構造の電子計算機及び制御装置が知られている。
第２図にバス構造によるシステムの一例を示す。第２
図を参照して、マイクロコンピュータ，メモリ,I/O制御
アダプタ等のバスマスタ101〜10Nが共通バスに接続され
て、相互に通信を行っている。そして、この共通バスは
次の４つの信号線グループから構成されている。
図を参照して、マイクロコンピュータ，メモリ,I/O制御
アダプタ等のバスマスタ101〜10Nが共通バスに接続され
て、相互に通信を行っている。そして、この共通バスは
次の４つの信号線グループから構成されている。
（１）バス調停グループ：この信号線グループを用いて
バス使用要求及びバス使用許可を示す信号がバスマスタ
101〜10Nをバスアービタ回路200とで送受される。
バス使用要求及びバス使用許可を示す信号がバスマスタ
101〜10Nをバスアービタ回路200とで送受される。
（２）データ転送グループ：バスの使用権を得たバスマ
スタ（バスオウナと呼ぶ）とバススレーブ（バスオウナ
が指定した通信の相手）との間でデータ転送を行なう際
に用いられ、コマンド，アドレス，データ及びハンドシ
ェーク信号が送受される。
スタ（バスオウナと呼ぶ）とバススレーブ（バスオウナ
が指定した通信の相手）との間でデータ転送を行なう際
に用いられ、コマンド，アドレス，データ及びハンドシ
ェーク信号が送受される。
（３）エラー信号グループ：データ転送時において、エ
ラーが検出された場合、バススレーブからバスオウナに
エラー情報が通知されるバスである。
ラーが検出された場合、バススレーブからバスオウナに
エラー情報が通知されるバスである。
（４）共通制御グループ：バスに接続される総てのバス
マスタに必要なバスクロック初期化信号等が送られるバ
スである。
マスタに必要なバスクロック初期化信号等が送られるバ
スである。
一般に複数のバスマスタがバス使用要求を行なった場
合、バス使用権の獲得順序は各バス使用要求の緊急度に
応じて行われている。そして、バス使用権の決定に際し
ては、バス使用が公平となること。緊急要求を受け付け
られること。最低優先順位でも一定時間内にバス使用を
受ける保証があること。調停が短時間で終了し、データ
伝送に影響を与えないこと。データ転送そのものを高速
に実行できること。等の要件を満たす必要がある。
合、バス使用権の獲得順序は各バス使用要求の緊急度に
応じて行われている。そして、バス使用権の決定に際し
ては、バス使用が公平となること。緊急要求を受け付け
られること。最低優先順位でも一定時間内にバス使用を
受ける保証があること。調停が短時間で終了し、データ
伝送に影響を与えないこと。データ転送そのものを高速
に実行できること。等の要件を満たす必要がある。
従来のバス調停制御の場合、調停を公平に行おうとす
ると、調停制御回路が複雑になり、また調停時間が長く
なってしまうという問題点がある。一方調停制御回路を
簡単にして、調停時間を短縮しようとすると、調停自体
が不公平で不適切なものとなってシステム全体の性能を
損なうという問題点がある。
ると、調停制御回路が複雑になり、また調停時間が長く
なってしまうという問題点がある。一方調停制御回路を
簡単にして、調停時間を短縮しようとすると、調停自体
が不公平で不適切なものとなってシステム全体の性能を
損なうという問題点がある。
この問題点については、バス調停制御方式（特開昭63
−132365号公報）によって調停時間の高速化が提案され
ていた。ところが、調停後バスサイクル開始のためアド
レス及びコマンドを転送後実際にデータが転送されるま
でにメモリのアクセス時間やエラー訂正の時間があるの
で、無駄な待機時間が発生しシステム全体の性能が頭打
ちになるという問題点がある。
−132365号公報）によって調停時間の高速化が提案され
ていた。ところが、調停後バスサイクル開始のためアド
レス及びコマンドを転送後実際にデータが転送されるま
でにメモリのアクセス時間やエラー訂正の時間があるの
で、無駄な待機時間が発生しシステム全体の性能が頭打
ちになるという問題点がある。
本発明のバス制御方式は複数のバスマスタと、該バス
マスタからのバス使用要求信号に基づいてバス使用許可
を与えるバスアービタ回路とを備え、該バスマスタ間で
は緊急バス使用要求があることを示す緊急使用要求信
号、一般バス使用要求があることを示す一般使用要求信
号、バス使用権の移動を禁止する移動禁止信号及びバス
サイクル中に次のバス使用が予約されたことを示す次サ
イクル予約信号が送受され、前記バスマスタのおのおの
は緊急バス使用要求信号又は一般バス使用要求信号を受
信していないと判断すると、前記バス使用要求を出力す
るとともにそれぞれ緊急バス使用要求信号又は一般バス
使用要求信号を出力し、一方前記バスマスタは緊急バス
使用要求信号を受信した時、前記一般バス使用要求信号
に対応するバス使用要求信号を出力していれば、該バス
使用要求信号を無効とし、さらに前記バスマスタが一旦
バス使用権を獲得した後に他のバスマスタのバス使用要
求があればバス使用権を獲得したバスマスタの次のバス
マスタから次サイクル予約信号を出力し、その上前記移
動禁止信号を受信した時、前記バス使用要求信号を出力
していれば該バス使用要求信号を無効にして成ることを
特徴とする。
マスタからのバス使用要求信号に基づいてバス使用許可
を与えるバスアービタ回路とを備え、該バスマスタ間で
は緊急バス使用要求があることを示す緊急使用要求信
号、一般バス使用要求があることを示す一般使用要求信
号、バス使用権の移動を禁止する移動禁止信号及びバス
サイクル中に次のバス使用が予約されたことを示す次サ
イクル予約信号が送受され、前記バスマスタのおのおの
は緊急バス使用要求信号又は一般バス使用要求信号を受
信していないと判断すると、前記バス使用要求を出力す
るとともにそれぞれ緊急バス使用要求信号又は一般バス
使用要求信号を出力し、一方前記バスマスタは緊急バス
使用要求信号を受信した時、前記一般バス使用要求信号
に対応するバス使用要求信号を出力していれば、該バス
使用要求信号を無効とし、さらに前記バスマスタが一旦
バス使用権を獲得した後に他のバスマスタのバス使用要
求があればバス使用権を獲得したバスマスタの次のバス
マスタから次サイクル予約信号を出力し、その上前記移
動禁止信号を受信した時、前記バス使用要求信号を出力
していれば該バス使用要求信号を無効にして成ることを
特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図を参照すると、バスマスタ101〜10Nの緊急バス
使用要求信号（CBRH/）端子、一般バス使用要求信号（C
BRL/）端子、次サイクル予約信号（NEXT/）及びバスロ
ック信号（LOCK/）端子が相互に接続され、一方バスマ
スタ101〜10Nのバス使用要求信号（BREQ/）端子がバス
アービタ回路200に接続され、一方、バスアービタ回路2
00はバスマスタ101〜10Nのバス使用許可信号（BACK/）
端子に接続されている。
使用要求信号（CBRH/）端子、一般バス使用要求信号（C
BRL/）端子、次サイクル予約信号（NEXT/）及びバスロ
ック信号（LOCK/）端子が相互に接続され、一方バスマ
スタ101〜10Nのバス使用要求信号（BREQ/）端子がバス
アービタ回路200に接続され、一方、バスアービタ回路2
00はバスマスタ101〜10Nのバス使用許可信号（BACK/）
端子に接続されている。
バスアービタ回路200はバスマスタ101〜10Nからのバ
ス使用要求信号BREQ/に対して優先順位を与え、最優先
順位の要求信号に対してのみ使用許可信号を送出するプ
ライオリティエンコーダ及びデコーダによって構成され
ている。
ス使用要求信号BREQ/に対して優先順位を与え、最優先
順位の要求信号に対してのみ使用許可信号を送出するプ
ライオリティエンコーダ及びデコーダによって構成され
ている。
第３図に各バスマスタに共通するバスインターフェー
ス制御回路の一例を示す。また、第４図にバスの基本的
な動作を示すタイムチャートを示す。第３図及び第４図
を参照して、バスインターフェース制御回路の動作を説
明する。なお、ここではバスマスタは２つあるものとす
る。
ス制御回路の一例を示す。また、第４図にバスの基本的
な動作を示すタイムチャートを示す。第３図及び第４図
を参照して、バスインターフェース制御回路の動作を説
明する。なお、ここではバスマスタは２つあるものとす
る。
バスマスタｉおよびｊの中央処理装置（CPU）が一般
アクセス要求を発生すると、それぞれのバスインターフ
ェース制御回路の一般アクセス要求端子RQLに入力され
る（なお、ここでは論理はすべてアクティブロウとす
る）。一般アクセス要求RQLが入力される（アクティブ
にする）とナンドゲート（NANDゲート）17及び18を介し
てフリップフロップF2がバスクロックBCLKのタイミング
でセットされる。その結果、バッファ２を介して一般バ
ス使用要求CBRL/がアクティブとなる。同時にNANDゲー
ト21及び20,バッファ３を介してバス要求信号BREQi/
（バスマスタｉに対応する）,BREQj/（バスマスタｊに
対応する）がアクティブとなり第１図に示すバスアービ
タ回路200に入力される。
アクセス要求を発生すると、それぞれのバスインターフ
ェース制御回路の一般アクセス要求端子RQLに入力され
る（なお、ここでは論理はすべてアクティブロウとす
る）。一般アクセス要求RQLが入力される（アクティブ
にする）とナンドゲート（NANDゲート）17及び18を介し
てフリップフロップF2がバスクロックBCLKのタイミング
でセットされる。その結果、バッファ２を介して一般バ
ス使用要求CBRL/がアクティブとなる。同時にNANDゲー
ト21及び20,バッファ３を介してバス要求信号BREQi/
（バスマスタｉに対応する）,BREQj/（バスマスタｊに
対応する）がアクティブとなり第１図に示すバスアービ
タ回路200に入力される。
ここで、バスマスタｉの方がバスマスタｊよりも優先
順位が高いとすると、バスアービタ回路200はバスマス
タｉに対してバス使用許可BACKi/をアクティブにして返
送する。バスマスタｉはBACKi/を受けると、ANDゲート2
2を介してCPUにバス使用が受付けられたことを示す受付
信号ACKを返送し、一方、フリップフロップF3をセット
し、バッファ４を通してバスサイクル開始を示す開始信
号CST/をアクティブにする。そして、アドレス，コマン
ドデータの転送を行なう。一方、フリップフロップF3が
セットされるとフリップフロップF3の端子の信号▲
▼がインアクティブになり、その結果、NANDゲー
ト16が閉じる。さらに、上述の開始信号CST/によりバス
サイクルが開始されると、バスがビジー状態になりその
結果、BSY信号がインアクティブになる。そして、NAND
ゲート17が閉じられる。従って、フリップフロップF2が
リセットされ、その結果、バスマスタ１の一般バス使用
要求信号CBRL/,バス使用要求信号BREQi/がインアクティ
ブになり、そして、バス使用許可BFCKi/がインアクティ
ブになる。
順位が高いとすると、バスアービタ回路200はバスマス
タｉに対してバス使用許可BACKi/をアクティブにして返
送する。バスマスタｉはBACKi/を受けると、ANDゲート2
2を介してCPUにバス使用が受付けられたことを示す受付
信号ACKを返送し、一方、フリップフロップF3をセット
し、バッファ４を通してバスサイクル開始を示す開始信
号CST/をアクティブにする。そして、アドレス，コマン
ドデータの転送を行なう。一方、フリップフロップF3が
セットされるとフリップフロップF3の端子の信号▲
▼がインアクティブになり、その結果、NANDゲー
ト16が閉じる。さらに、上述の開始信号CST/によりバス
サイクルが開始されると、バスがビジー状態になりその
結果、BSY信号がインアクティブになる。そして、NAND
ゲート17が閉じられる。従って、フリップフロップF2が
リセットされ、その結果、バスマスタ１の一般バス使用
要求信号CBRL/,バス使用要求信号BREQi/がインアクティ
ブになり、そして、バス使用許可BFCKi/がインアクティ
ブになる。
一方バスマスタｊはバス使用許可を受けるべく、一般
バス使用要求信号CBRL/及びバス使用要求信号BREQj/を
送出している。従ってバス使用要求信号BREQi/がインア
クティブになると、バスアービタ回路200からのバス使
用許可BACKj/がアクティブとなってバスマスタｊに返送
される。
バス使用要求信号CBRL/及びバス使用要求信号BREQj/を
送出している。従ってバス使用要求信号BREQi/がインア
クティブになると、バスアービタ回路200からのバス使
用許可BACKj/がアクティブとなってバスマスタｊに返送
される。
バスマスタｉがアドレス，コマンドデータを転送した
直後はメモリのアクセス時間及びデータエラー検出やエ
ラー訂正のためバスを使用されない時間が続くので、バ
ス使用許可BACKj/を受けたバスマスタｊは、前記説明と
同様の手順に従ってCST/をアクティブにしアドレス及び
コマンドデータの転送を行なうことができる。
直後はメモリのアクセス時間及びデータエラー検出やエ
ラー訂正のためバスを使用されない時間が続くので、バ
ス使用許可BACKj/を受けたバスマスタｊは、前記説明と
同様の手順に従ってCST/をアクティブにしアドレス及び
コマンドデータの転送を行なうことができる。
即ち、バスマスタｊはバスマスタｉのCST/信号をモニ
タし、CST/がアクティブになるとCSTIがアクティブにな
り、ANDゲート53が開きフリップフロップF5がセットさ
れる（バスマスタｉはF3がセットされているので▲
▼がインアクティブになっており、従ってANDゲー
ト53は閉じられたままでフリップフロップF5はセットさ
れない。）。
タし、CST/がアクティブになるとCSTIがアクティブにな
り、ANDゲート53が開きフリップフロップF5がセットさ
れる（バスマスタｉはF3がセットされているので▲
▼がインアクティブになっており、従ってANDゲー
ト53は閉じられたままでフリップフロップF5はセットさ
れない。）。
フリップフロップF5がセットされると、ORゲート54を
経由してADVNCがアクティブになり、これによりNANDゲ
ート52の出力がアクティブとなってアンドゲート22のゲ
ートが開くと、これによりフリップフロップF3がセット
されバスマスタｊからCST/をアクティブにしてアドレス
コマンドの転送を行なうことができる（これと同時にゲ
ート64が開いてフリップフロップF6がセットされる）。
次のクロックでは▲▼がインアクティブになっ
たため、ゲート53が閉じられフリップフロップF5はリセ
ットされるが、同じくゲート64が閉じられてフリップフ
ロップF6をリセットされる。このフリップフロップF5・
F6がオンになってORゲート54を経由して、ADVNCがアク
ティブになっている期間が、バスマスタｉがアドレスコ
マンドを発行後、データ転送迄の時間を利用してバスマ
スタｊが先行してアドレスコマンドを発行できる時間帯
となる。
経由してADVNCがアクティブになり、これによりNANDゲ
ート52の出力がアクティブとなってアンドゲート22のゲ
ートが開くと、これによりフリップフロップF3がセット
されバスマスタｊからCST/をアクティブにしてアドレス
コマンドの転送を行なうことができる（これと同時にゲ
ート64が開いてフリップフロップF6がセットされる）。
次のクロックでは▲▼がインアクティブになっ
たため、ゲート53が閉じられフリップフロップF5はリセ
ットされるが、同じくゲート64が閉じられてフリップフ
ロップF6をリセットされる。このフリップフロップF5・
F6がオンになってORゲート54を経由して、ADVNCがアク
ティブになっている期間が、バスマスタｉがアドレスコ
マンドを発行後、データ転送迄の時間を利用してバスマ
スタｊが先行してアドレスコマンドを発行できる時間帯
となる。
バスマスタｊがアドレスコマンドを発行すると、フリ
ップフロップF5・F6がリセットされたが、同時にゲート
58・60を経由してフリップフロップF7がセットされ先行
して直ちにアドレスコマンドを転送したことを示すNEXT
/信号がアクティブになり、現在のバスマスタの次のバ
スマスタが決定している為、次のバスサイクルはアドレ
スコマンド転送が省略されることを示す。フリップフロ
ップF7は現在のバスマスタｉがデータ転送を終了時にEO
C/をアクティブにすると、ゲート59・60が閉じて次のク
ロックでリセットされる。この時にはゲート50・52が閉
じているためフリップフロップF3がセットされず、従っ
てCST/はアクティブにならず直接データ転送が可能にな
るわけである。
ップフロップF5・F6がリセットされたが、同時にゲート
58・60を経由してフリップフロップF7がセットされ先行
して直ちにアドレスコマンドを転送したことを示すNEXT
/信号がアクティブになり、現在のバスマスタの次のバ
スマスタが決定している為、次のバスサイクルはアドレ
スコマンド転送が省略されることを示す。フリップフロ
ップF7は現在のバスマスタｉがデータ転送を終了時にEO
C/をアクティブにすると、ゲート59・60が閉じて次のク
ロックでリセットされる。この時にはゲート50・52が閉
じているためフリップフロップF3がセットされず、従っ
てCST/はアクティブにならず直接データ転送が可能にな
るわけである。
次に第５図に示すタイムチャート及び第３図のブロッ
ク図を参照して、バス調停の公平さについて説明する。
なお、ここでは、バスマスタとして、A,B,C及びＤがあ
り、優先順位がバスマスタA,B,Cの順であるものとす
る。
ク図を参照して、バス調停の公平さについて説明する。
なお、ここでは、バスマスタとして、A,B,C及びＤがあ
り、優先順位がバスマスタA,B,Cの順であるものとす
る。
バスマスタA,B及びＣがクロック，にバスアクセ
ス要求を発生させて、一般アクセス要求信号RQLをアク
ティブにすると、クロックで一般バス使用要求信号CB
RL/,バス使用要求信号BREQ/（Ａ）（バスマスタＡに対
応）,BREQ/（Ｂ）（バスマスタＢに対応）,BREQ/（Ｃ）
（バスマスタＣに対応）がアクティブになり、第４図で
説明したようにして、バスサイクルが開始される。クロ
ックでバスマスタＤのバスアクセス要求が発生し、一
般アクセス要求信号RQLをアクティブした際、前述のよ
うにバス上の一般バス使用要求信号CBRL/が既にアクテ
ィブになっているから、バスマスタＤのNANDゲート17が
閉じられており、その結果、フリップフロップF2はセッ
トされない。従って、バス使用要求BREQ/（Ｄ）（バス
マスタＤに対応）は出力されない。
ス要求を発生させて、一般アクセス要求信号RQLをアク
ティブにすると、クロックで一般バス使用要求信号CB
RL/,バス使用要求信号BREQ/（Ａ）（バスマスタＡに対
応）,BREQ/（Ｂ）（バスマスタＢに対応）,BREQ/（Ｃ）
（バスマスタＣに対応）がアクティブになり、第４図で
説明したようにして、バスサイクルが開始される。クロ
ックでバスマスタＤのバスアクセス要求が発生し、一
般アクセス要求信号RQLをアクティブした際、前述のよ
うにバス上の一般バス使用要求信号CBRL/が既にアクテ
ィブになっているから、バスマスタＤのNANDゲート17が
閉じられており、その結果、フリップフロップF2はセッ
トされない。従って、バス使用要求BREQ/（Ｄ）（バス
マスタＤに対応）は出力されない。
優先順位に従ってバスマスタＡのアドレスコマンドが
クロックで出力され、続いてクロックでバスマスタ
Ｂのアドレスコマンドが出力される。クロック，で
バスマスタＡに対するデータが転送され、同時に次のバ
スサイクルが先行して予約されたことを示す信号NEXT/
がアクティブになっている。
クロックで出力され、続いてクロックでバスマスタ
Ｂのアドレスコマンドが出力される。クロック，で
バスマスタＡに対するデータが転送され、同時に次のバ
スサイクルが先行して予約されたことを示す信号NEXT/
がアクティブになっている。
バスマスタＡのフリップフロップF2はクロックで、
一方バスマスタＢのフリップフロップF2はクロック
で、バスマスタＣのフリップフロップはクロックでそ
れぞれリセットされる。従って、クロックでバスマス
タＡ及びＢの一般バス使用要求信号CBRL/はインアクテ
ィブになる。
一方バスマスタＢのフリップフロップF2はクロック
で、バスマスタＣのフリップフロップはクロックでそ
れぞれリセットされる。従って、クロックでバスマス
タＡ及びＢの一般バス使用要求信号CBRL/はインアクテ
ィブになる。
続いて、バスマスタＡからバスアクセス要求信号RQL
が発生する。従ってクロックの時点でバスマスタＡ及
びＤからのバス使用要求が存在することになり、バスマ
スタA,DともにNANDゲート17が開かれて、フリップフロ
ップF2がセットされる。その結果、一般バス使用要求信
号CBRL/,バス使用要求信号BREQ/（Ａ）,BREQ/（Ｄ）が
アクティブとなり、バスマスタA,Dの順にバスサイクル
が始まる。つまり、一旦一般バス使用要求信号CBRL/が
アクティブとなり、フリップフロップF2がセットされる
と、他に優先度の高いバス使用要求があってもNANDゲー
ト17が閉じられ、フリップフロップF2がセットされず、
その結果、フリップフロップF2がセットされているバス
マスタのみバス使用が行われてから、バス使用要求が受
け付けられることとなり、優先度の低いバスマスタでも
公平にサービスを受けることができる。
が発生する。従ってクロックの時点でバスマスタＡ及
びＤからのバス使用要求が存在することになり、バスマ
スタA,DともにNANDゲート17が開かれて、フリップフロ
ップF2がセットされる。その結果、一般バス使用要求信
号CBRL/,バス使用要求信号BREQ/（Ａ）,BREQ/（Ｄ）が
アクティブとなり、バスマスタA,Dの順にバスサイクル
が始まる。つまり、一旦一般バス使用要求信号CBRL/が
アクティブとなり、フリップフロップF2がセットされる
と、他に優先度の高いバス使用要求があってもNANDゲー
ト17が閉じられ、フリップフロップF2がセットされず、
その結果、フリップフロップF2がセットされているバス
マスタのみバス使用が行われてから、バス使用要求が受
け付けられることとなり、優先度の低いバスマスタでも
公平にサービスを受けることができる。
更に、バスマスタＡのバスサイクル中にクロックで
バスマスタＢのアドレスコマンドを発行し、バスマスタ
Ｂのバスサイクル中にバスマスタＣのアドレスコマンド
が発行されることにより、バスサイクルの短縮化が実行
されている。
バスマスタＢのアドレスコマンドを発行し、バスマスタ
Ｂのバスサイクル中にバスマスタＣのアドレスコマンド
が発行されることにより、バスサイクルの短縮化が実行
されている。
また、バスの優先順位にかかわらず連続した複数個の
バスサイクルを１つのバスマスタが続けて使用する際に
は、ゲート53が閉じられるためバスサイクル中の次のバ
スマスタのアドレスコマンドの転送は禁止される。
バスサイクルを１つのバスマスタが続けて使用する際に
は、ゲート53が閉じられるためバスサイクル中の次のバ
スマスタのアドレスコマンドの転送は禁止される。
緊急バス使用要求がバスマスタＤで発生した場合に
は、クロックでバスマスタＤのアドレスコマンド，ク
ロックでバスマスタＡのアドレスコマンドが発行さ
れ、バスサイクルの実行順序が逆転する。
は、クロックでバスマスタＤのアドレスコマンド，ク
ロックでバスマスタＡのアドレスコマンドが発行さ
れ、バスサイクルの実行順序が逆転する。
以上、説明したように本発明では、緊急バス使用要求
信号CBRH/,一般バス使用要求信号CBRL/,バスクロック信
号LOCK/,次サイクル予約信号NEXT/を複数のバスマスタ
間で送受し、各バスマスタからバスアービタ回路に対し
て、バス使用要求信号BREQ/を出力して、バスアービタ
回路から各バスマスタに対してバス使用許可を与える信
号BACK/が出力され、各バスマスタは他のバスマスタか
らの緊急バス使用要求信号CBRH/,一般バス使用要求信号
CBRL/の状態をみて他に同じクラスのバス使用要求がな
いとバスアービタ回路に対して、バス使用要求信号BREQ
/と、このバス使用要求信号が一般要求であれば、一般
バス使用要求信号CBRL/,緊急要求であれば緊急バス使用
要求信号CBRH/をアクティブとし、一方、他のバスマス
タが緊急バス使用要求信号CBRH/をアクティブした場
合、一般バス使用要求信号に対応するバス使用要求信号
BREQ/を一旦インアクティブとして、緊急要求は一般要
求のバスサイクルの切換わり時に割込み、アドレスコマ
ンド転送後、同じ手順で次に優先度の高いバスマスタが
予めアドレスコマンドを転送し、そのあとデータ転送を
実行し、さらにロック信号LOCK/がアクティブになった
場合、他のバスマスタはバス使用要求信号BREQ/をイン
アクティブにするようにした簡単な調停回路で、公平か
つ高速なバス調停を実行することができるという効果が
ある。
信号CBRH/,一般バス使用要求信号CBRL/,バスクロック信
号LOCK/,次サイクル予約信号NEXT/を複数のバスマスタ
間で送受し、各バスマスタからバスアービタ回路に対し
て、バス使用要求信号BREQ/を出力して、バスアービタ
回路から各バスマスタに対してバス使用許可を与える信
号BACK/が出力され、各バスマスタは他のバスマスタか
らの緊急バス使用要求信号CBRH/,一般バス使用要求信号
CBRL/の状態をみて他に同じクラスのバス使用要求がな
いとバスアービタ回路に対して、バス使用要求信号BREQ
/と、このバス使用要求信号が一般要求であれば、一般
バス使用要求信号CBRL/,緊急要求であれば緊急バス使用
要求信号CBRH/をアクティブとし、一方、他のバスマス
タが緊急バス使用要求信号CBRH/をアクティブした場
合、一般バス使用要求信号に対応するバス使用要求信号
BREQ/を一旦インアクティブとして、緊急要求は一般要
求のバスサイクルの切換わり時に割込み、アドレスコマ
ンド転送後、同じ手順で次に優先度の高いバスマスタが
予めアドレスコマンドを転送し、そのあとデータ転送を
実行し、さらにロック信号LOCK/がアクティブになった
場合、他のバスマスタはバス使用要求信号BREQ/をイン
アクティブにするようにした簡単な調停回路で、公平か
つ高速なバス調停を実行することができるという効果が
ある。
第１図は本発明が適用されるバスマスタ及びバスアービ
タ回路を示すブロック図、第２図はバス構造を示すブロ
ック図、第３図は本発明によるバスマスタ内のバスイン
ターフェース制御回路の一実施例を示すブロック図、第
４図は本発明の基本動作を説明するためのタイムチャー
ト、第５図は本発明によるバス調停の動作を説明するた
めのタイムチャートである。 101〜10N……バスマスタ、200……バスアービタ回路。
タ回路を示すブロック図、第２図はバス構造を示すブロ
ック図、第３図は本発明によるバスマスタ内のバスイン
ターフェース制御回路の一実施例を示すブロック図、第
４図は本発明の基本動作を説明するためのタイムチャー
ト、第５図は本発明によるバス調停の動作を説明するた
めのタイムチャートである。 101〜10N……バスマスタ、200……バスアービタ回路。
Claims (1)
- 【請求項１】複数のバスマスタと、該バスマスタからの
バス使用要求信号に基づいてバス使用許可を与えるバス
アービタ回路とを備え、該バスマスタ間では緊急バス使
用要求があることを示す緊急使用要求信号、一般バス使
用要求があることを示す一般使用要求信号、バス使用権
の移動を禁止する移動禁止信号及びバスサイクル中に次
のバス使用が予約されたことを示す次サイクル予約信号
が送受され、前記バスマスタのおのおのは緊急バス使用
要求信号又は一般バス使用要求信号を受信していないと
判断すると、前記バス使用要求を出力するとともにそれ
ぞれ緊急バス使用要求信号又は一般バス使用要求信号を
出力し、一方前記バスマスタは緊急バス使用要求信号を
受信した時、前記一般バス使用要求信号に対応するバス
使用要求信号を出力していれば、該バス使用要求信号を
無効とし、さらに前記バスマスタが一旦バス使用権を獲
得した後に他のバスマスタのバス使用要求があればバス
使用権を獲得したバスマスタの次のバスマスタから次サ
イクル予約信号を出力し、その上前記移動禁止信号を受
信した時、前記バス使用要求信号を出力していれば該バ
ス使用要求信号を無効にして成ることを特徴とするバス
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5548090A JP2626137B2 (ja) | 1990-03-06 | 1990-03-06 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5548090A JP2626137B2 (ja) | 1990-03-06 | 1990-03-06 | バス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256154A JPH03256154A (ja) | 1991-11-14 |
| JP2626137B2 true JP2626137B2 (ja) | 1997-07-02 |
Family
ID=12999783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5548090A Expired - Lifetime JP2626137B2 (ja) | 1990-03-06 | 1990-03-06 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626137B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2908147B2 (ja) * | 1992-10-30 | 1999-06-21 | 富士通株式会社 | バス制御装置及び方法 |
-
1990
- 1990-03-06 JP JP5548090A patent/JP2626137B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03256154A (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3231596B2 (ja) | 待ち時間及びシャドー・タイマを有するバス・システム | |
| JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
| US4030075A (en) | Data processing system having distributed priority network | |
| CA1218467A (en) | Arbitration mechanism for assigning control of a communications path in a digital computer system | |
| US4818985A (en) | Bus arbitration network capable of quickly carrying out arbitration among bus masters | |
| US5621897A (en) | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols | |
| CA2026737C (en) | Bus master interface circuit with transparent preemption of a data transfer controller | |
| JP2510799B2 (ja) | デ―タ処理装置およびメモリコントロ―ラ | |
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| US6598104B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| CA1205567A (en) | Distributed priority network logic for allowing a low priority unit to reside in a high priority position | |
| AU611964B2 (en) | Inter and intra priority resolution network for an asynchronous bus system | |
| US5937206A (en) | System for converting states of DMA requests into first serial information and transmitting information to first bus whenever a state change of a request | |
| EP0217350B1 (en) | Data transfer control unit and system | |
| US5150466A (en) | Flexible distributed bus priority network | |
| US6973520B2 (en) | System and method for providing improved bus utilization via target directed completion | |
| JP2626137B2 (ja) | バス制御方式 | |
| JP4625549B2 (ja) | 調停システム、およびアクセスを調停する方法 | |
| US7433989B2 (en) | Arbitration method of a bus bridge | |
| JPS62154045A (ja) | バス調停方式 | |
| JPS6155704B2 (ja) | ||
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JP2587100B2 (ja) | データ転送制御方法 | |
| JP2659248B2 (ja) | バスアービトレーション処理方式 | |
| JPH04545A (ja) | 通信制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080411 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |