JPS6155704B2 - - Google Patents
Info
- Publication number
- JPS6155704B2 JPS6155704B2 JP10477379A JP10477379A JPS6155704B2 JP S6155704 B2 JPS6155704 B2 JP S6155704B2 JP 10477379 A JP10477379 A JP 10477379A JP 10477379 A JP10477379 A JP 10477379A JP S6155704 B2 JPS6155704 B2 JP S6155704B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- devices
- common
- request
- buses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は多重バス制御方式に関する。
従来の多重バス制御方式は共通バス毎に独立に
バス使用要求線を設け、共通バスに接続されてい
る各装置は使用しようとする共通バスに対応する
バス使用要求線のそれぞれに要求信号を発してい
た。すなわち第１図は、従来の多重バス制御方式
を示す図で共通バス１２，２２に接続されている
装置１〜４のうちバスの使用を要求する装置例え
ば装置１は、共通バス１２，２２のうちいずれか
一方を使用しようとするとき、バス使用要求線１
１〜２１の両方に要求信号を出力する。このた
め、共通バス１２，２２に接続されている各装置
１〜４は共通バス各々に対応して使用要求手段を
持ち、かつ一つの共通バス１２，２２のうちの一
つの使用権が獲得できた場合には、共通バス１
２，２２のうちの他方に対する要求信号を解除し
なければならない。要求信号を解除された共通バ
ス１２，２２においては、新たに使用割当ての動
作が始まる。この動作は、バスが全て割当てられ
るか、又は要求信号がなくなるまで続く。つまり
各バス毎に使用要求手段、割当手段、要求解除手
段が必要であり、さらに複数のバスが割当てられ
た場合に、どのバスを使用するかという判定手段
が必要であつた。これは制御回路が複雑になり、
また共通バスの数が増すにつれバス使用要求線な
らびに制御用回路が増大するという欠点があつ
た。
バス使用要求線を設け、共通バスに接続されてい
る各装置は使用しようとする共通バスに対応する
バス使用要求線のそれぞれに要求信号を発してい
た。すなわち第１図は、従来の多重バス制御方式
を示す図で共通バス１２，２２に接続されている
装置１〜４のうちバスの使用を要求する装置例え
ば装置１は、共通バス１２，２２のうちいずれか
一方を使用しようとするとき、バス使用要求線１
１〜２１の両方に要求信号を出力する。このた
め、共通バス１２，２２に接続されている各装置
１〜４は共通バス各々に対応して使用要求手段を
持ち、かつ一つの共通バス１２，２２のうちの一
つの使用権が獲得できた場合には、共通バス１
２，２２のうちの他方に対する要求信号を解除し
なければならない。要求信号を解除された共通バ
ス１２，２２においては、新たに使用割当ての動
作が始まる。この動作は、バスが全て割当てられ
るか、又は要求信号がなくなるまで続く。つまり
各バス毎に使用要求手段、割当手段、要求解除手
段が必要であり、さらに複数のバスが割当てられ
た場合に、どのバスを使用するかという判定手段
が必要であつた。これは制御回路が複雑になり、
また共通バスの数が増すにつれバス使用要求線な
らびに制御用回路が増大するという欠点があつ
た。
本発明の目的は、共通バスが増大してもバス使
用要求線および制御回路が増大しない多重バス制
御方式を提供することにある。
用要求線および制御回路が増大しない多重バス制
御方式を提供することにある。
本発明の多重バス制御方式は、複数の処理装置
および複数の入出力制御装置などの複数の装置が
複数の共通バスで結合されたデータ処理システム
の多重バス制御方式であつて、前記各装置からの
バス使用要求に対し共通に設けられたバス使用要
求線と、前記各装置に設けられ前記複数のバスの
１つを使用する要求を前記バス使用要求線に供給
するための要求表示フリツプフロツプと、前記各
装置に設けられ前記共通バスの使用の有無を表示
する使用中表示フリツプフロツプと、前記各装置
に設けられ前記使用中表示フリツプフロツプに応
答して後段の装置に使用許可を与えるためのバス
使用許可ゲートとを含んで構成される。
および複数の入出力制御装置などの複数の装置が
複数の共通バスで結合されたデータ処理システム
の多重バス制御方式であつて、前記各装置からの
バス使用要求に対し共通に設けられたバス使用要
求線と、前記各装置に設けられ前記複数のバスの
１つを使用する要求を前記バス使用要求線に供給
するための要求表示フリツプフロツプと、前記各
装置に設けられ前記共通バスの使用の有無を表示
する使用中表示フリツプフロツプと、前記各装置
に設けられ前記使用中表示フリツプフロツプに応
答して後段の装置に使用許可を与えるためのバス
使用許可ゲートとを含んで構成される。
次に本発明について図面を参照して詳細に説明
する。第２図は本発明の一実施例であつて、１０
１はバス使用要求線、１０２は共通バス１、１０
３は共通バスｎ、１０４〜１０９は上記１０２〜
１０３を介して通信を行う装置（プロセツサ、
Ｉ／Ｏ制御、主記憶など）である。使用権決定回
路、データ転送制御回路などの共通バスに関する
制御回路は各装置に分散配置されているため、独
立の共通バス制御装置は存在しない。共通バス使
用決定における、装置の優先順位は、全共通バス
に関して物理的に固定しており、共通バスの一端
（１０４側）が最高位であり他端（１０９側）が
最低位となる。
する。第２図は本発明の一実施例であつて、１０
１はバス使用要求線、１０２は共通バス１、１０
３は共通バスｎ、１０４〜１０９は上記１０２〜
１０３を介して通信を行う装置（プロセツサ、
Ｉ／Ｏ制御、主記憶など）である。使用権決定回
路、データ転送制御回路などの共通バスに関する
制御回路は各装置に分散配置されているため、独
立の共通バス制御装置は存在しない。共通バス使
用決定における、装置の優先順位は、全共通バス
に関して物理的に固定しており、共通バスの一端
（１０４側）が最高位であり他端（１０９側）が
最低位となる。
他装置と通信を行おうとする装置１０４〜１０
９はバス使用要求線１０１にバス使用要求信号を
出力する。その時、共通バス１０２〜１０３の少
くとも一本が空いており、かつより上位の優先度
を持つ装置１０４〜１０９が、同時にバス使用要
求信号を出していなければ、上記装置１０４〜１
０９は空き共通バス１０２〜１０３の使用権を得
て通信を開始する。共通バス１０２〜１０３が全
て使用中であれば、装置１０４〜１０９はバス使
用要求信号を出したまま、いずれかの、共通バス
が空くのを持つ。また同時に２個以上の装置１０
４〜１０９がバス使用要求信号を出した際に、要
求装置数以上の共通バス１０２〜１０３が空いて
いれば、上位優先度を持つ装置１０４〜１０９か
ら順次共通バス１０２〜１０３の使用権を得て通
信を開始する。要求装置数を満たさない数の共通
バス１０２〜１０３が空いている時には、上位優
先度を持つ装置１０４〜１０９から順次共通バス
１０２〜１０３の使用権を得残りは共通バス１０
２〜１０３が空くまでまたされる。
９はバス使用要求線１０１にバス使用要求信号を
出力する。その時、共通バス１０２〜１０３の少
くとも一本が空いており、かつより上位の優先度
を持つ装置１０４〜１０９が、同時にバス使用要
求信号を出していなければ、上記装置１０４〜１
０９は空き共通バス１０２〜１０３の使用権を得
て通信を開始する。共通バス１０２〜１０３が全
て使用中であれば、装置１０４〜１０９はバス使
用要求信号を出したまま、いずれかの、共通バス
が空くのを持つ。また同時に２個以上の装置１０
４〜１０９がバス使用要求信号を出した際に、要
求装置数以上の共通バス１０２〜１０３が空いて
いれば、上位優先度を持つ装置１０４〜１０９か
ら順次共通バス１０２〜１０３の使用権を得て通
信を開始する。要求装置数を満たさない数の共通
バス１０２〜１０３が空いている時には、上位優
先度を持つ装置１０４〜１０９から順次共通バス
１０２〜１０３の使用権を得残りは共通バス１０
２〜１０３が空くまでまたされる。
第３図は各装置１０４〜１０９内に設けられた
共通バス１０２〜１０９（説明を簡単にするため
共通バスの数は２とする）の使用権を決定する為
の制御回路の一具体例である。ここで装置２０１
は、第２図における装置１０４〜１０９の１つを
表わし、２０２，２０３は共通バス１のバス使用
中表示信号線および、該装置からのバス使用許可
表示信号線、２０４，２０５はそれぞれ共通バス
２のバス使用中表示信号線および該装置からの使
用許可表示信号線、２０６は要求表示フリツプフ
ロツプ、２０７，２０８はそれぞれ共通バス１，
２のバス使用中表示フリツプフロツプ、２０９は
共通バス選択回路、２１０，２１１はそれぞれ共
通バス１，２のバス使用許可ゲート、２１２，２
１３はそれぞれ共通バス１，２の該装置へのバス
使用許可入力信号である。２１４，２１５は共通
バス１，２の応答信号である。
共通バス１０２〜１０９（説明を簡単にするため
共通バスの数は２とする）の使用権を決定する為
の制御回路の一具体例である。ここで装置２０１
は、第２図における装置１０４〜１０９の１つを
表わし、２０２，２０３は共通バス１のバス使用
中表示信号線および、該装置からのバス使用許可
表示信号線、２０４，２０５はそれぞれ共通バス
２のバス使用中表示信号線および該装置からの使
用許可表示信号線、２０６は要求表示フリツプフ
ロツプ、２０７，２０８はそれぞれ共通バス１，
２のバス使用中表示フリツプフロツプ、２０９は
共通バス選択回路、２１０，２１１はそれぞれ共
通バス１，２のバス使用許可ゲート、２１２，２
１３はそれぞれ共通バス１，２の該装置へのバス
使用許可入力信号である。２１４，２１５は共通
バス１，２の応答信号である。
ここで装置２０１が共通バスの使用を希望する
時にはバス使用要求信号３０１により要求表示フ
リツプフロツプ２０６がセツトされる。この要求
表示フリツプフロツプ２０６は共通バスの使用権
を獲得するまで保持される。要求表示フリツプフ
ロツプ２０６の出力信号３０２はバスドライバ２
２０を介してバス使用要求線１０１に接続されて
いる。バス使用要求線１０１が論理“０”になる
事で共通バス使用要求がいずれかの装置で発生し
たことがすべての装置１０４〜１０９に報知され
る。さらに要求表示フリツプフロツプ２０６から
の出力信号３０３は使用許可ゲート２１０及び２
１１を閉じ、下位優先度を有する装置１０４〜１
０９に対して共通バスの使用許可を与えないよう
にバス使用許可表示信号線２０３およ２０５を論
理“０”にする。
時にはバス使用要求信号３０１により要求表示フ
リツプフロツプ２０６がセツトされる。この要求
表示フリツプフロツプ２０６は共通バスの使用権
を獲得するまで保持される。要求表示フリツプフ
ロツプ２０６の出力信号３０２はバスドライバ２
２０を介してバス使用要求線１０１に接続されて
いる。バス使用要求線１０１が論理“０”になる
事で共通バス使用要求がいずれかの装置で発生し
たことがすべての装置１０４〜１０９に報知され
る。さらに要求表示フリツプフロツプ２０６から
の出力信号３０３は使用許可ゲート２１０及び２
１１を閉じ、下位優先度を有する装置１０４〜１
０９に対して共通バスの使用許可を与えないよう
にバス使用許可表示信号線２０３およ２０５を論
理“０”にする。
上位優先度を有する装置１０４〜１０９が共通
バスの使用を要求しておらず、かつ共通バスの少
なくとも一方が空いていれば、バス使用許可入力
信号２１２，２１３の少なくとも一方が論理
“１”になつており、共通バス１，２のバス使用
中表示フリツプフロツプ２０７，２０８の少なく
とも一方がセツトされる。もしバイアス使用中表
示フリツプフロツプ２０７，２０８の両方がセツ
トされていれば、選択回路２０９で共通バス１が
選択される。共通バス１が選択されると、同時に
バス使用中表示フリツプフロツプ２０８がリセツ
トされバス使用許可ゲート２１１が開かれ、他の
要求装置１０４〜１０９に共通バス２の使用を許
可する。選択回路２０９の出力がバス使用中表示
信号線２０２に出力されると同時に装置１０４〜
１０９は共通バス１にデータを出力する。データ
転送はアドレス指定された装置１０４〜１０９か
らのバス応答信号２１４，２１５によりバス使用
中表示フリツプフロツプ２０７，２０８をリセツ
トして終る。
バスの使用を要求しておらず、かつ共通バスの少
なくとも一方が空いていれば、バス使用許可入力
信号２１２，２１３の少なくとも一方が論理
“１”になつており、共通バス１，２のバス使用
中表示フリツプフロツプ２０７，２０８の少なく
とも一方がセツトされる。もしバイアス使用中表
示フリツプフロツプ２０７，２０８の両方がセツ
トされていれば、選択回路２０９で共通バス１が
選択される。共通バス１が選択されると、同時に
バス使用中表示フリツプフロツプ２０８がリセツ
トされバス使用許可ゲート２１１が開かれ、他の
要求装置１０４〜１０９に共通バス２の使用を許
可する。選択回路２０９の出力がバス使用中表示
信号線２０２に出力されると同時に装置１０４〜
１０９は共通バス１にデータを出力する。データ
転送はアドレス指定された装置１０４〜１０９か
らのバス応答信号２１４，２１５によりバス使用
中表示フリツプフロツプ２０７，２０８をリセツ
トして終る。
さらに第４図を用いて詳細に動作を説明する。
バスの使用を要求する装置１０４〜１０９はバ
ス使用要求信号３０２が論理“１”になるとバス
使用要求線１０１が論理“０”になり他の装置１
０４〜１０９にバスの使用を要求している装置の
存在を報知する。バス使用要求線１０１が論理
“０”になると使用を要求していない高位装置１
０４〜１０９はバス使用許可表示信号線２０３，
２０５を論理“１”にして次位装置に送るこの信
号は次位装置のバス使用許可入力信号２１２，２
１３となる。
ス使用要求信号３０２が論理“１”になるとバス
使用要求線１０１が論理“０”になり他の装置１
０４〜１０９にバスの使用を要求している装置の
存在を報知する。バス使用要求線１０１が論理
“０”になると使用を要求していない高位装置１
０４〜１０９はバス使用許可表示信号線２０３，
２０５を論理“１”にして次位装置に送るこの信
号は次位装置のバス使用許可入力信号２１２，２
１３となる。
該要求装置はバス使用許可入力信号２１２，２
１３が論理“１”になるとバス使用中表示フリツ
プフロツプ２０７，２０８をセツトし共通バス選
択回路２０９の出力信号３０４を論理“１”にす
る。
１３が論理“１”になるとバス使用中表示フリツ
プフロツプ２０７，２０８をセツトし共通バス選
択回路２０９の出力信号３０４を論理“１”にす
る。
出力３０４が論理“１”になるとこれがバス使
用中表示信号線２０２に出力されたデータが送出
されると共に要求表示フリツプフロツプ２０６が
リセツトされ出力信号３０２が論理“０”にな
り、バス使用要求線１０１が論理“１”になる。
データの転送の終了は応答信号２１４が相手装置
より返つてくる事により使用中表示フリツプフロ
ツプ２０７がリセツトされ出力信号３０４が論理
“０”になる事により終る。
用中表示信号線２０２に出力されたデータが送出
されると共に要求表示フリツプフロツプ２０６が
リセツトされ出力信号３０２が論理“０”にな
り、バス使用要求線１０１が論理“１”になる。
データの転送の終了は応答信号２１４が相手装置
より返つてくる事により使用中表示フリツプフロ
ツプ２０７がリセツトされ出力信号３０４が論理
“０”になる事により終る。
この時同時に要求信号が存在すると第４図Ｂ部
に示したごとく要求表示フリツプフロツプ２０６
がリセツトされてもバス使用要求線１０１が論理
“１”にならずバス使用許可表示信号線２０５が
論理“１”になり次位の装置が同様の手順を踏ん
でバス２を使用する事が出来る。
に示したごとく要求表示フリツプフロツプ２０６
がリセツトされてもバス使用要求線１０１が論理
“１”にならずバス使用許可表示信号線２０５が
論理“１”になり次位の装置が同様の手順を踏ん
でバス２を使用する事が出来る。
以上説明を簡単にするため共通バスの数を２に
して説明したが、さらに共通バスの数を増加した
場合にも上記方式は適用できる。
して説明したが、さらに共通バスの数を増加した
場合にも上記方式は適用できる。
以上の説明から明らかなように、本発明はＮ本
の共通バスに対する要求信号線の数を、従来共通
バスごとのＮ本設けていたのに対して要求信号線
を１本とすることにより、制御部内に存在する要
求回路もＮから１に減少することができ共通バス
の増大にもかかわらず内部回路の節減をはかるこ
とができるという効果がある。
の共通バスに対する要求信号線の数を、従来共通
バスごとのＮ本設けていたのに対して要求信号線
を１本とすることにより、制御部内に存在する要
求回路もＮから１に減少することができ共通バス
の増大にもかかわらず内部回路の節減をはかるこ
とができるという効果がある。
第１図は従来の一例を示すシステム構成図、第
２図は本発明の一実施例を示すシステム構成図、
第３図は第２図に示す装置の詳細を示す図、第４
図は第３図に示す装置の動作を説明するためのタ
イムチヤートである。 １１，２１，１０１……バス使用要求線、１
２，２２，１０２，１０３……共通バス、１〜
４，１０４〜１０９……装置、２０２，２０４…
…バス使用中表示信号線、２０３，２０５……バ
ス使用許可表示信号線、２０６……要求表示フリ
ツプフロツプ、２０７〜２０８……バス使用中表
示フリツプフロツプ、２０９……共通バス選択回
路、２１０，２１１……バス使用許可ゲート、２
１２，２１３……バス使用許可入力信号、２１
４，２１５……バス応答信号、３０１……バス使
用要求信号。
２図は本発明の一実施例を示すシステム構成図、
第３図は第２図に示す装置の詳細を示す図、第４
図は第３図に示す装置の動作を説明するためのタ
イムチヤートである。 １１，２１，１０１……バス使用要求線、１
２，２２，１０２，１０３……共通バス、１〜
４，１０４〜１０９……装置、２０２，２０４…
…バス使用中表示信号線、２０３，２０５……バ
ス使用許可表示信号線、２０６……要求表示フリ
ツプフロツプ、２０７〜２０８……バス使用中表
示フリツプフロツプ、２０９……共通バス選択回
路、２１０，２１１……バス使用許可ゲート、２
１２，２１３……バス使用許可入力信号、２１
４，２１５……バス応答信号、３０１……バス使
用要求信号。
Claims (1)
- １ 複数の処理装置及び複数の入出力制御装置等
の複数の装置が複数の共通バスで結合されたデー
タ処理システムの多重バス制御方式であつて、前
記各装置からのバス使用要求に対し共通に設けら
れたバス使用要求線と、前記各装置に設けられ前
記複数のバスの１つを使用する要求を前記バス使
用要求線に供給するための要求表示フリツプフロ
ツプと、前記各装置に設けられ前記共通バスの使
用の有無を表示する使用中表示フリツプフロツプ
と、前記各装置に設けられ前記使用中表示フリツ
プに応答して後段の装置に使用許可を与えるため
のバス使用許可ゲートを含むことを特徴とする多
重バス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10477379A JPS5629731A (en) | 1979-08-16 | 1979-08-16 | Multiplex bus control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10477379A JPS5629731A (en) | 1979-08-16 | 1979-08-16 | Multiplex bus control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5629731A JPS5629731A (en) | 1981-03-25 |
| JPS6155704B2 true JPS6155704B2 (ja) | 1986-11-28 |
Family
ID=14389791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10477379A Granted JPS5629731A (en) | 1979-08-16 | 1979-08-16 | Multiplex bus control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5629731A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4490785A (en) * | 1982-05-07 | 1984-12-25 | Digital Equipment Corporation | Dual path bus structure for computer interconnection |
| JPS5945527A (ja) * | 1982-09-07 | 1984-03-14 | Hitachi Ltd | バス制御方法 |
| NL8500571A (nl) * | 1985-03-01 | 1986-10-01 | Hollandse Signaalapparaten Bv | Locaal data-communicatienetwerk volgens het multiple-bus-systeem. |
| JP5163298B2 (ja) * | 2008-06-04 | 2013-03-13 | 富士通株式会社 | 情報処理装置、データ伝送装置及びデータ伝送方法 |
-
1979
- 1979-08-16 JP JP10477379A patent/JPS5629731A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5629731A (en) | 1981-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0029975B1 (en) | Multiprocessor system | |
| US5996037A (en) | System and method for arbitrating multi-function access to a system bus | |
| EP0550147B1 (en) | Method and apparatus for arbitration based on the availability of resources | |
| EP0737924A2 (en) | Bus arbritation and data transfer | |
| JPH0227697B2 (ja) | ||
| EP0140751A2 (en) | Cache invalidation mechanism for multiprocessor systems | |
| JPS61109164A (ja) | バス制御方法 | |
| US4611275A (en) | Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers | |
| EP0139563A2 (en) | Control mechanism for multiprocessor system | |
| US5608879A (en) | Method and apparatus for arbitrating data requests and responses thereto as separate bus transactions | |
| US4363096A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| EP0138676A2 (en) | Retry mechanism for releasing control of a communications path in a digital computer system | |
| US4161779A (en) | Dynamic priority system for controlling the access of stations to a shared device | |
| JPS6048791B2 (ja) | アクセス制御装置 | |
| US5241661A (en) | DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter | |
| KR910003015B1 (ko) | 병렬로 동작하는 컴퓨터의 사이에서 우선도(優先度)를 할당하기 위한 장치 | |
| JPS6237428B2 (ja) | ||
| JPS6155704B2 (ja) | ||
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| JPH0689257A (ja) | バスブリッジの調停装置 | |
| JPH06266657A (ja) | 情報処理装置 | |
| CA1299295C (en) | Dma access arbitration device in which cpu can arbitrate on behalfof attachment having no arbiter | |
| JP2742135B2 (ja) | バス調停装置 | |
| JP2626137B2 (ja) | バス制御方式 | |
| CN115017093A (zh) | 一种片上外部总线通信的方法以及装置 |