KR100243868B1 - 주 전산기에서의 중재로직 방법 - Google Patents

Abstract

본 발명은 주 전산기에서의 중재로직 구현에 관한 것으로, 주전산기 Ⅲ의 보드에서 요구된 데이터를 응답하기 위해 중재만을 담당하는 중재로직이 중재에 참여하여 버스를 잡고 데이터 구동로직에 버스 사용권한을 얻는 것을 확인한 후에 데이터를 버스에 구동하고 이때 중재로직은 또 다른 데이터의 응답을 위해 중재에 참여할 수 있으므로 중재로직은 데이터 구동에 따른 대기 시간의 소요없이 중재에 참여할 수 있다.

Description

주 전산기에서의 중재로직 방법

제1도는 일반적인 주전산기를 나타낸 블록도.

제2도는 종래의 중재로직 방법을 나타낸 플로우 챠트.

제3도는 본 발명의 일실시예에 따른 주 전산기에서의 중재로직 방법에서 중재로직과 데이터 구동로직을 분리하는 방법을 나타내는 플로우 챠트.

제4도는 본 발명의 일실시예에 따른 주 전산기에서의 중재로직 방법에서 싱글전송과 블럭전송에 대한 개선된 중재로직과 기존의 중재로직 방법의 중재 사이클을 비교한 타이밍 챠트.

* 도면의 주요부분에 대한 부호의 설명

1 : 메인 프로세서 유니트 2 : 메인 메모리 유니트

3 : 스카시 입/출력 주변 제어장치 4 : HiPi + 버스

본 발명은 데이터 응답에 있어서 불필요한 대기시간을 감소시키는 효율적인 중재로직 방법에 관한 것으로, 특히, 데이터를 구동하는 시스템을 개선하여 중재로직과 데이터 구동로직 방법으로 분리하여 구현하고, 데이터 응답을 효율적으로 이용할 수 있는 방법을 구비함으로써, 소정 중재 후에 데이터 구동중에도 또 다른 중재에 참여 할 수 있도록 된 주전산기에서의 중재로직 구현방법에 관한 것이다.

일반적으로, 소정 프로그램의 입력시 이를 제어하는 프로세서인 HiPi+Bus를 갖는 주 전산기 Ⅲ는 밀결합(tightly coupled multiprocessing) 방식으로 공유메모리 다중 프로세서 구조를 지원하며 프로세서와 메모리가 버스를 이용하여 연결시킬 때 시스템 버스는 데이터 전송 프로토콜, 전송속도, 중재방법, 그리고 인터럽트 등 버스의 각 부분에서 다중프로세서를 지원하기 위한 고려가 필요하다.

이어서, 제1도에 도시한 바와 같이 주전산기의 일반적인 기능을 설명하면, 먼저, 메인 프로세서 유니트(1)는 주전산기의 주 프로그램 프로세스 연산을 담당하며, 하나의 메인 프로세서 유니트 보드에 하나의 펜티엄 프로세서가 장착되어 최대 8장을 설치할 수 있으며, 멀티 프로세서에 의한 멀티 프로세싱이 가능하다.

또한, 메인 메모리 유니트(2)는 주전산기의 주기억장치로 최대 2GByte까지 장착할 수 있으며, 메인 메모리 보드를 8장까지 설치할 수 있고, 스카시 입/출력 주변 제어장치(3)는 주전산기의 스카시(SCSI) 제어장치, 하드디스크 드라이브, 네트워크, 터미날, 프린트 등의 입/출력에 대한 주변장치의 제어를 담당하며, 다수의 사용자에게 원활한 서버의 사용을 가능하도록 하고, 스카시 입/출력 주변 제어보드를 4장까지 설치할 수 있다.

한편, HiPi+버스(4)는 상기 메인 프로세서 유니트(1), 메인 메모리 유니트(2) 및 스카시 입/출력 주변 제어장치(3) 보드간에 원활한 통신을 위해 만들어진 시스템 통신 규약으로 인텔 프로세서 버스와 상용하는 통신 프로토콜이다.

여기서, 상기 HiPi+버스를 좀더 상세히 설명하면, 상기 메인 프로세서 유니트(1)에 해당하는 8개의 프로세서가 상기 메인 메모리 유니트(2)의 메모리에 접근할때의 규약, 상기 메인 프로세서 유니트(1)에 해당하는 프로세서가 스카시 입/출력 주변 제어장치(3) 보드를 통하여 통신 및 하드 디스크에 접근할때의 규약, 상기 메인 프로세서 유니트(1)에 해당하는 각각의 프로세서에 대한 우선순위에 관한 규약, 상기 메인 프로세서 유니트(1)에 해당하는 프로세서와 상기 스카시 입/출력 주변 제어장치(3)에 해당하는 프로세서가 상기 메인 메모리 유니트(2)에 해당하는 메모리와 접근할때의 규약에 관한 각각의 중재규약등으로, 상기 메인 프로세서 유니트(1), 스카시 입/출력 주변 제어장치(3) 및 메인 메모리 유니트(2)간의 상호 원활한 통신으로 하나의 시스템 버스를 공유하여 사용할 때 제약조건을 제거하여 최적의 시스템 성능을 내기 위한 공정한 중재에 의해 공정성규약에 따른 버스 사용권을 균등하게 분배하므로서, 다수의 사용자에 의한 다중 프로세싱이 이루어지는 조건하에서 모든 프로세서가 균등한 우선순위를 갖도록 하는 규약이다.

즉, 많은 재원이 하나의 버스를 통하여 통신이 이루어질 때 각각의 재원은 시스템 성능을 위해 각각의 재원에 우선순위를 정하게 되지만 이때, 우선순위가 낮은 재원은 우선순위가 높은 재원이 버스 사용권을 줄때까지 계속하여 대기하게 되므로 상대적으로 전체 시스템 성능이 떨어지게 된다.

따라서, 낮은 우선순위를 갖는 재원도 대기 시간이 길어질수록 우선 순위를 자동으로 높여주어 모든 재원이 공정하게 버스를 공유할 수 있도록 하는 공정성 규칙을 따르도록 HiPi+버스에 중재 규약을 정의한다.

이어서, 주전산기의 동작을 간략하게 설명하면 다음과 같다.

사용자가 원하는 정보를 얻기 위해 컴퓨터 또는 사용자 터미널을 이용해 명령어를 입력하면, 스카시 입/출력 주변 제어장치(3)에서 컴퓨터 또는 사용자 터미널을 통해 명령어를 입력받아 HiPi+버스(4)로 명령어에 해당하는 데이터를 싣는다.

그러면, 메인 프로세서 유니트(1)에서 상기 HiPi+버스(4)를 통해 상기 스카시 입/출력 주변 제어장치(3)로 부터 출력된 데이터를 입력받아 해당 명령을 수행할 수 있는 제어 데이터를 출력한다.

이어서, 메인 메모리 유니트(2)에서 상기 메인 프로세서 유니트(1)로 부터 출력된 제어 데이터를 HiPi+버스(4)를 통해 입력받아 해당 정보를 상기 HiPi+버스(4)에 실어 전송하면, 스카시 입/출력 주변 제어장치(3)에서 상기 HiPi+버스(4)를 통해 전송되는 정보를 리드하여 사용자가 알 수 있도록 컴퓨터 또는 사용자 터미널을 통해 전송한다.

제2도는 종래의 중재로직 방법을 나타낸 플로우 챠트로, 중재로직은 레퍼런스가 클럭 60ns에 동기되어 구동되며 요구기가 데이터를 요구하면 데이터를 응답하기 위해 구동한 후 또다른 데이터를 응답하기 위해 리셋이후 초기화하는 초기화단계(S1)이고, 중재를 위해 대기하는 대기 단계(S2), 중재신호에 있어서 공정성 규칙을 적용하기 위한 상태이며 우선순위가 높은 보드가 계속적으로 중재에서 버스 사용권이 있는 것을 방지하는 중재 공정성 적용단계(S3), 상기 중재신호를 구동하는 제1중재 구동단계(S4), 상기 중재의 결과인 버스 사용권을 얻을 수 있도록 구동하는 제2중재 구동단계(S5), 중재결과에 따른 버스 사용권의 획득 여부를 판단하는 단계로 상기 중재신호를 얻지 못하면 HiPi+Bus의 프로토콜에 의해 재 시도를 하여 버스 사용권을 얻는 버스 사용권 획득단계(S6), 상기 중재신호에 따른 버스 데이터 충돌을 방지하기 위한 데이터 충돌 방지단계(S7), 상기 버스 사용권을 얻은 상태가 블럭데이터 전송인지 싱글데이터 전송인지 확인하여 데이터 구동을 위한 상태로 천이 시키는 데이터 판단단계(S8), 상기 일정한 바이트수로 데이터를 구동하기 위한 데이터 구동단계, 상기 데이터 구동이 끝나면 상기 대기 단계(S2)로 천이하여 대기하며 버스에 데이터를 구동하기 위해서는 대기상태에서 중재로 중재상태에서 데이터 구동상태로 계속하여 순환하면서 반복을 수행하는 제4데이터 구동단계(S10)이다.

즉, 상기한 구성에 있어서 중재로직은 기준 클럭(BUS CLOCK) 30ns에 동기되며 참조 클럭(REFENCE CLOCK) 60ns를 참조하여 구동되며 요구기가 데이터를 요구하면 데이터를 응답하기 위해 구동한다. 리셋 후에 초기화 단계(S1)에서 대기 단계(S2)로 천이하여 대기상태가 되고, 대기중에 데이터 요구가 있어 메모리에 읽어 오면 중재 공정성 적용단계(S3)로 천이하여 선형자가 중재 방법에 의해 균등한 중재 결과를 보장하기 위하여 공정성 규칙에 따르며 제1중재 구동단계(S4)와 제2중재 구동단계(S5)로 천이 하면서 버스에 버스 사용권한을 얻기 위해 중재신호를 보내므로 중재에 참여한다.

상기 제2중재 구동단계(S5)에서 버스권한을 얻지 못하면 버스의 데이터 충돌을 방지하기 위해 버스 사용권 획득 판단단계(S6)로 천이 한 뒤에 다시 상기 제1중재 구동단계(S4)와 제2중재 구동단계(S5)로 천이하여 재시도하고, 충돌이 예상되지 않을 경우 버스 사용권 획득 판단단계(S6)로 천이없이 상기 제1중재 구동단계(S4), 제2중재 구동단계(S5)로 천이 하고, 여기서 버스권한을 얻으면 싱글 데이터 전송인지 블럭 데이터 전송인지 구별하여 블럭전송이면 제1데이터 구동단계, 제2데이터 구동단계, 제3데이터 구동단계인 데이터 구동단계(S9) 및 제4데이터 구동단계(S10)로 천이 하면서 각각 16바이트씩 64바이트의 버스에 데이터를 전송하며, 제2중재 구동단계(S5)에서 싱글전송이면 제4데이터 구동단계(S10)로 천이하여 16바이트 데이터를 버스에 전송하며 모든 데이터 전송이 끝나면 또 다른 요구에 따른 트랜잭션을 준비하기 위해 대기상태로 천이 하여 대기한다.

그러나, 상기와 같이 종래에 사용된 메모리 보드의 중재로직은 요구된 데이터를 응답하기 위해 중재에 참여하여 버스를 잡고 데이터를 완전하게 버스에 구동한 뒤에 다음 요구에 대한 응답을 위해 중재에 참여함으로써 불필요한 사이클이 추가되므로 중재에서 데이터 구동에 따른 시간이 길어진다.

이에, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 특히, 데이터 구동에 따른 시간을 줄이는 한편, 요구된 데이터를 응답하기 위해 중재만을 담당하는 중재로직이 중재에 참여하여 버스를 잡고 데이터 구동로직에 버스 사용권한을 얻는 것을 확인한 후에 데이터 버스에 구동하고 중재로직은 또 다른 데이터의 응답을 위해 중재에 참여할 수 있으므로 중재로직은 데이터 구동에 따른 대기 시간의 소요 없이 중재에 참여 할 수 있도록 한 주 전산기에서의 중재로직 방법을 제공하는데 목적이 있다.

상기 목적을 실현하기 위한 본 발명에 따른 주 전산기에서의 중재로직 방법은 리셋 후 초기화 상태에서 대기상태로 천이하여 대기중에 데이터 요구가 있으면 메모리에 읽어 중재 공정성 적용상태로 천이한 다음, 선형자가 중재방법에 의해 균등한 중재 결과를 보장하기 위하여 공정성 규칙에 따라 제1중재 구동단계와 제2중재 구동단계로 천이하는 중재로직 단계와, 상기 중재로직 단계의 제1중재 구동단계와 제2중재 구동단계에서 버스 권한을 얻으면 싱글 데이터 전송인지 블럭 데이터 전송인지 구별하여 블럭전송이면 제1데이터 구동단계, 제2데이터 구동단계, 제3데이터 구동단계, 제4데이터 구동단계로 천이하면서 각각 16바이트씩 64바이트의 버스에 데이터를 전송하는 한편 싱글전송이면 제4데이터 구동상태로 천이하여 16바이트씩 데이터를 버스에 전송하며 또한 모든 데이터 전송이 끝나면 또 다른 요구에 따른 트랜잭션을 준비하기 위해 대기상태로 천이하는 대기 데이터 구동로직 단계를 포함하여 구성된 것을 특징으로 한다.

즉, 상기한 구성으로 된 본 발명에 의하면, 첫번째의 데이터 전송 이후 다음 데이터 전송을 위해 제1중재 구동단계, 제2중재 구동단계에서 중재에 참여하기 위해 4사이클을 참여시키며, 블럭전송의 경우 중재로직은 6 사이클 뒤에 바로 다음에 중재에 참여하여 데이터의 요구에 고속의 메모리 억세스할 수 있더라도 출력에서 버스시간에 응답하는 시간이 응답시간이 되므로 중재에서 사용되는 불필요한 시간을 줄여 데이터 응답에 효율적으로 대응할 수 있도록 개선하였다.

이하, 본 발명에 따른 실시예를 설명한다.

제2도는 본 발명의 일실시예에 따른 주 전산기에서의 중재로직 방법을 나타낸 플로우 챠트로, 제3도의 타이밍 챠트와 함께 설명하면 다음과 같다.

기존의 중재로직과 같이 기준 클럭 30ns에 동기되며 참조 클럭 60ns를 참조하여 구동되며 요구기가 데이터를 요구하면 데이터를 응답하기 위해 구동된다. 리셋 후에 초기화 단계에서 대기 단계로 천이하여 대기상태가 되고, 대기중에 데이터 요구가 있어 메모리에 읽어 오면 중재 공정성 적용단계로 천이하여 선형 자가 중재방법에 의해 균등한 중재 결과를 보장하기 위하여 공정성 규칙에 따르며 제2중재 구동단계로 천이하면서 버스에 버스 사용권한을 얻기 위해 중재신호를 보냄으로써 중재에 참여한다.

여기서, 선형 자가 중재방법에 대해 상세히 설명하면, 각각의 재원은 정의된 우선순위 규약에 따라 시스템 버스를 사용할 때 중재를 통하여 버스 사용권을 얻게 되는데, 이때 선형 자가 중재기는 버스의 사용 현황을 계속하여 관찰하며 버스의 사용을 원할 때 우선순위를 스스로 판단하여 HiPi+버스 규약에 정의한 중재시간에 중재에 참여하여 사용여부를 결정하며, 버스 사용권을 얻지 못하면 대기시간 만큼의 우선순위를 높여 다음 중재에 참여한다.

또한, 선형 자가 중재기는 메인 프로세서 유니트(1), 메인 메모리 유니트(2) 및 스카시 입/출력 주변 제어장치(3)에 해당하는 각각의 보드에 하나의 선형 자가 중재기를 가지고, 보드에 따라 조금씩 중재 구현 방법이 다르다.

즉, 상기 제2중재 구동단계에서 버스권한을 얻지 못하면 버스의 데이터 충돌을 방지하기 위해서 버스 사용권 획득 판단상태로 천이한 뒤에 다시 제2중재 구동단계로 천이하면서 재시도 하게 되고, 이때 버스 권한을 얻으면 기존의 중재로직과 달리 데이터 구동에 참여하지 않고 중재에서 버스 권한을 얻었음을 데이터 구동로직에 알리고 다시 대기 단계로 천이하여 또 다른 요구기의 요구에 응답하기 위해 준비하며, 요구가 있으면 중재에 참여한다.

한편, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형실시할 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 요구기의 데이터 요구에 고속의 메모리 억세스 할 수 있더라도 출력에서 응답하는 시간이 응답시간이 되므로 중재에서 사용되는 불필요한 시간을 줄이므로 데이터 응답에 효율적으로 대응할 수 있게 되는 효율적인 중재로직 방법을 실현할 수 있게 된다.

Claims (1)

1. 리셋 후 초기화 단계에서 대기 단계로 천이하여 대기중에 데이터 요구가 있으면 메모리에 읽어 중재 공정성 적용단계로 천이한 다음, 선형자가 중재방법에 의해 균등한 중재 결과를 보장하기 위하여 공정성 규칙에 따라 제1중재 구동단계와 제2중재 구동단계로 천이하는 중재로직 단계와; 상기 중재로직 단계의 제1중재 구동단계와 제2중재 구동단계에서 버스 권한을 얻으면 싱글 데이터 전송인지 블럭 데이터 전송인지 구별하여 블럭전송이면 제1데이터 구동단계, 제2데이터 구동단계, 제3데이터 구동단계, 제4데이터 구동단계로 천이하면서 각각 16바이트씩 64바이트의 버스에 데이터를 전송하는 한편 싱글전송이면 제4데이터 구동단계로 천이하여 16바이트 데이터를 버스에 전송하며 또한 모든 데이터 전송이 끝나면 또 다른 요구에 따른 신호처리를 준비하기 위해 대기 단계로 천이하여 대기하는 데이터 구동로직 단계를 포함하여 구성되는 주 전산기에서의 중재로직 방법.