KR19980056380A - 주 전산기에서의 중재로직 방법 - Google Patents

주 전산기에서의 중재로직 방법 Download PDF

Info

Publication number
KR19980056380A
KR19980056380A KR1019960075648A KR19960075648A KR19980056380A KR 19980056380 A KR19980056380 A KR 19980056380A KR 1019960075648 A KR1019960075648 A KR 1019960075648A KR 19960075648 A KR19960075648 A KR 19960075648A KR 19980056380 A KR19980056380 A KR 19980056380A
Authority
KR
South Korea
Prior art keywords
arbitration
data
state
bus
dbdrv
Prior art date
Application number
KR1019960075648A
Other languages
English (en)
Other versions
KR100243868B1 (ko
Inventor
김경태
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960075648A priority Critical patent/KR100243868B1/ko
Publication of KR19980056380A publication Critical patent/KR19980056380A/ko
Application granted granted Critical
Publication of KR100243868B1 publication Critical patent/KR100243868B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40084Bus arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 주 전산기에서의 중재로직 구현에 관한 것으로, 주전산기 Ⅲ의 보드에서 요구된 데이터를 응답하기 위해 중재만을 담당하는 중재로직이 중재에 참여하여 버스를 잡고 데이터 구동로직에 버스 사용권한을 얻는 것을 확인한후에 데이터를 버스에 구동하고 이때 중재로직은 또 다른 데이터의 응답을 위해 중재에 참여할 수 있으므로 중재로직은 데이터 구동에 따른 대기 시간의 소요없이 중재에 참여할 수 있다.

Description

주 전산기에서의 중재로직 방법
도 1은 종래의 중재로직 방법을 나타낸 플로우 챠트이고,
도 2는 본 발명의 일실시예에 따른 중재로직과 데이터 구동로직을 분리하는 방법을 나타내는 플로우 챠트이고,
도 3은 본 발명의 일실시예에 따른 싱글전송과 블럭전송에 대한 기존의 중재로직과 개선된 중재로직 방법의 중재 사이클 비교를 나타내는 타이밍 챠트이다.
본 발명은 데이터 응답에 있어서 불필요한 대기시간을 감소시키는 효율적인 중재로직 방법에 관한 것으로, 특히 데이터를 구동하는 시스템을 개선하여 중재로직과 데이터 구동로직 방법으로 분리하여 구현하고 데이터 응답을 효율적으로 이용할 수 있는 방법을 구비함으로써 소정 중재 후에 데이터 구동중에도 또다른 중재에 참여 할 수 있도록 된 주전산기에서의 중재로직 구현방법에 관한 것이다.
일반적으로, 소정 프로그램의 입력시 이를 제어하는 프로세서인 HiPi+Bus를 갖는 주 전산기 Ⅲ는 밀접합(tightly coupled multiprocessing)방식으로 공유메모리 다중 프로세서 구조를 지원하며 프로세서와 메모리가 버스를 이용하여 연결시킬 때 시스템 버스는 데이터 전송 프로토콜, 전송속도, 중재방법, 그리고 인터럽트 등 버스의 각 부분에서 다중프로세서를 지원하기 위한 고려가 필요하다.
도 1은 종래의 중재로직 방법을 나타낸 플로우 챠트로, INT는 리셋이후 초기화 상태인 제 1 단계이고, IDLE는 중재를 위해 대기 상태인 제 2 단계, FAIR는 상기 중재신호에 있어서 공정성 규칙을 적용하기 위한 상태이며 우선순위가 높은 보드가 계속적으로 중재에서 버스 사용권이 있는 것을 방지하는 제 3 단계, DBDR은 상기 중재신호를 구동하는 제 4 단계, DBR은 상기 중재의 결과인 WIN을 얻을 수 있는 제 5 단계, WIN은 중재결과에 따른 버스 사용권의 획득여부를 판단하는 단계로 상기 중재신호를 얻지 못하면 HiPi + Bus의 프로토콜에 의해 재시도를 하여 버스 사용권을 얻는 제 6 단계, WAIT는 상기 중재신호에 따른 버스 데이터 충돌을 방지하기 위한 제 7단계, BLOCK은 상기 버스 사용권을 얻은 상태가 블럭데이터 전송인지 싱글데이터 전송인지 확인하여 데이터 구동을 위한 상태로 천이 시키는 제 8 단계, DBdrv 0, DBdrv 1, DBdrv 2는 상기 데이터 구동을 위한 상태인 제 9 단계, DBdrv 3은 상기 데이터 구동이 끝나면 다시 IDLE 상태로 천이하여 대기하며 버스에 데이터를 구동하기 위해서는 대기상태에서 중재로 중재상태에서 데이터 구동상태로 계속하여 순환하면서 반복을 수행하는 제 10 단계이다.
즉, 상기한 구성에 있어서 중재로직은 기준 클럭(BUS CLOCK) 30ns에 동기되며 참조 클럭(REFENCE CLOCK) 60ns를 참조하여 구동되며 요구기가 데이터를 요구하면 데이터를 응답하기 위해 구동한다. 리셋 후에 INIT 상태에서 IDLE 상태로 천이하여 대기상태가 되고, 대기중에 데이터 요구가 있어 메모리에 읽어오면 FAIR 상태로 천이하여 선형자가 중재 방법에 의해 균등한 중재 결과를 보장하기 위하여 공정성 규칙에 따르며 DBDR와 DBR 상태로 천이 하면서 버스에 버스 사용권한을 얻기 위해 중재신호를 보내므로 중재에 참여한다. DBR 상태에서 버스권한을 얻지 못하면 버스의 데이터 충돌을 방지하기 위해 WAIT 상태로 천이 한 뒤에 다시 DBDR와 DBR 상태로 천이하여 재시도하고, 충돌이 예상되지 않을 경우 WAIT 상태로 천이없이 DBDR, DBR로 천이 하고, 여기서 버스권한을 얻으면 싱글 데이터 전송인지 블럭 데이터 전송인지 구별하여 블럭전송이면 DBdrv 0, DBdrv 1, DBdrv 2, DBdrv 3상태로 천이 하면서 각각 16 바이트씩 64 바이트의 버스에 데이터를 전송하며, DBR 상태에서 싱글전송이면 DBdrv 3 상태로 천이하여 16바이트 데이터를 버스에 전송하며 모든 데이터 전송이 끝나면 또 다른 요구에 따른 트랜잭션을 준비하기 위해 IDLE 상태로 천이 하여 대기한다.
그런데, 상기 중재로직에 있어서는 종래에 사용된 메모리 보드의 중재로직은 요구된 데이터를 응답하기 중재에 참여하여 버스를 잡고 데이터를 완전하게 버스에 구동한 뒤에 다음 요구에 대한 응답을 위해 중재에 참여함으로써 불필요한 사이클이 추가되므로 중재에서 데이터 구동에 따른 시간이 길어진다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로, 데이터 구동에 따른 시간을 줄이고자 발명한 것으로, 요구된 데이터를 응답하기 위해 중재만을 담당하는 중재로직이 중재에 참여하여 버스를 잡고 데이터 구동로직에 버스 사용권한을 얻는 것을 확인한 후에 데이터 버스에 구동하고 중재로직은 또 다른 데이터의 응답을 위해 중재에 참여할 수 있으므로 중재로직은 데이터 구동에 따른 대기 시간의 소요 없이 중재에 참여 할 수 있게 하는데 그 목적이 있다.
상기 목적을 실현하기 위한 본 발명에 따른 주 전산기에서의 중재로직 방법은 리셋 후 INIT 상태에서 IDLE 상태로 천이하여 대기중에 데이터 요구가 있으면 메모리에 읽어 FAIR 상태로 천이하여 선형자가 중재방법에 의해 균등한 중재 결과를 보장하기 위하여 공정성 규칙에 따르며 DBDR과 DBR 상태로 천이하는 중재로직의 제 1 단계와, 버스 권한을 얻으면 싱글 데이터 전송인지 블럭데이터 전송인지 구별하여 블럭전송이면 DBdrv 0, DBdrv 1, DBdrv 2, DBdrv 3 상태로 천이하면서 각각 16 바이트씩 버스에 데이터를 전송하며, DBR 상태에서 싱글전송이면 DBdrv 3상태로 천이하여 16바이트씩 데이터를 버스에 전송하며 모든 데이터 전송이 끝나면 또 다른 요구에 따른 트랜잭션을 준비하기 위해 IDLE 상태로 천이하는 대기 데이터 구동로직의 제 2 단계를 포함하여 구성된 것을 특징으로 한다.
즉, 상기한 구성으로 된 본 발명에 의하면, 첫번째의 데이터 전송 이후 다음 데이터 전송을 위해 DBDR, DBR의 상태에서 중재에 참여 하기위해 4 사이클을 참여시키며, 블럭전송의 경우 중재로직은 6 사이클 뒤에 바로 다음에 중재에 참여하여 데이터의 요구에 고속의 메모리 억세스할 수 있더라도 출력에서 버스시간에 응답하는 시간이 응답시간이 되므로 중재에서 사용되는 불필요한 시간을 줄여 데이터 응답에 효율적으로 대응할 수 있도록 개선하였다.
이하, 본 발명에 따른 실시예를 설명한다.
도 2는 본 발명의 일실시예에 따른 주 전산기에서의 중재로직 방법을 나타낸 플로우 챠트로, 도 3의 타이밍 차트와 함께 설명하면 다음과 같다.
기존의 중재로직과 같이 기준 클럭 30ns에 동기되며 참조 클럭 60 ns를 참조하여 구동되며 요구기가 데이터를 요구하면 데이터를 응답하기 위해 구동된다. 리셋 후에 INIT상태에서 IDLE상태로 천이하여 대기상태가 되고, 대기중에 데이터 요구가 있어 메모리에 읽어 오면 FAIR 상태로 천이하여 선형자가 중재방법에 의해 균등한 중재 결과를 보장하기 위하여 공정성 규칙에 따르며 DBR 상태로 천이하면서 버스에 버스 사용권한을 얻기 위해 중재신호를 보냄으로써 중재에 참여한다. 그러나 DBR 상태에서 버스권한을 얻지 못하면 버스의 데이터 충돌을 방지하기 위해서 WAIT 상태로 천이한 뒤에 다시 DBR 상태로 천이하면서 재시도 하게 되고, 이때 버스 권한을 얻으면 기존의 중재로직과 달리 데이터 구동에 참여하지 않고 중재에서 버스 권한을 얻었음을 데이터 구동로직에 알리고 다시 IDLE 상태로 천이하여 또 다른 요구기의 요구에 응답하기 위해 준비하며, 요구가 있으면 중재에 참여한다.
한편, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형실시할 수 있다.
이상 설명한 바와같이 본 발명에 의하면, 요구기의 데이터 요구에 고속의 메모리 억세스 할 수 있더라도 출력에서 응답하는 시간이 응답시간이 되므로 중재에서 사용되는 불필요한 시간을 줄이므로 데이터 응답에 효율적으로 대응할 수 있게 되는 효율적인 중재로직 방법을 실현할 수 있게 된다.

Claims (1)

  1. 리셋 후 INIT 상태에서 IDLE 상태로 천이하여 대기중에 데이터 요구가 있으면 메모리에 읽어 FAIR 상태로 천이하여 선형자가 중재방법에 의해 균등한 중재 결과를 보장하기 위하여 공정성 규칙에 따르며 DBDR과 DBR 상태로 천이 하는 중재로직의 제 1 단계와, 버스권한을 얻으면 싱글 데이터 전송인지 블럭 데이터 전송인지 구별하여 블럭전송이면 DBdrv 0, DBdrv 1, DBdrv 2, DBdrv 3상태로 천이하면서 각각 16 바이트씩 64바이트의 버스에 데이터를 전송하며, DBR 상태에서 싱글전송이면 DBdrv 3 상태로 천이하여 16바이트 데이터를 버스에 전송하며 모든 데이터 전송이 끝나면 또 다른 요구에 따른 신호처리를 준비하기 위해 IDLE 상태로 천이하여 대기 데이터 구동로직의 제 2 단계를 포함하여 구성되는 주산기에서의 중재로직 방법.
KR1019960075648A 1996-12-28 1996-12-28 주 전산기에서의 중재로직 방법 KR100243868B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075648A KR100243868B1 (ko) 1996-12-28 1996-12-28 주 전산기에서의 중재로직 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075648A KR100243868B1 (ko) 1996-12-28 1996-12-28 주 전산기에서의 중재로직 방법

Publications (2)

Publication Number Publication Date
KR19980056380A true KR19980056380A (ko) 1998-09-25
KR100243868B1 KR100243868B1 (ko) 2000-02-01

Family

ID=19491968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075648A KR100243868B1 (ko) 1996-12-28 1996-12-28 주 전산기에서의 중재로직 방법

Country Status (1)

Country Link
KR (1) KR100243868B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512432B1 (ko) * 2002-06-21 2005-09-05 모동환 버튼 검사장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512432B1 (ko) * 2002-06-21 2005-09-05 모동환 버튼 검사장치

Also Published As

Publication number Publication date
KR100243868B1 (ko) 2000-02-01

Similar Documents

Publication Publication Date Title
US5535341A (en) Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation
US7752374B2 (en) Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices
EP0559408B1 (en) A method and apparatus for performing bus arbitration using an arbiter in a data processing system
US5528764A (en) Bus system with cache snooping signals having a turnaround time between agents driving the bus for keeping the bus from floating for an extended period
JPH06231073A (ja) 周辺装置相互接続ポートならびにrambusポートを備えた多ポート処理装置
US5293491A (en) Data processing system and memory controller for lock semaphore operations
WO2001037106A1 (en) Bus arbitration in low power system
US5345562A (en) Data bus arbitration for split transaction computer bus
US5313591A (en) Computer bus arbitration for N processors requiring only N unidirectional signal leads
RU2067314C1 (ru) Система для обработки запросов на доступ к шине
WO1996013774A1 (en) Multiprocessor system bus protocol for optimized accessing of interleaved storage modules
US5455912A (en) High speed/low overhead bus arbitration apparatus and method for arbitrating a system bus
KR19980056380A (ko) 주 전산기에서의 중재로직 방법
US5526494A (en) Bus controller
US5548767A (en) Method and apparatus for streamlined handshaking between state machines
KR960005395B1 (ko) 최소 경합 프로세서 및 시스템 버스 시스템
JP3240863B2 (ja) 調停回路
US7124229B2 (en) Method and apparatus for improved performance for priority agent requests when symmetric agent bus parking is enabled
KR930004903B1 (ko) 데이타 버스를 이용한 프로세서간 병렬 데이타 통신시스팀 및 통신방법
JPH11328102A (ja) バス制御システムおよびバス制御方法
JP3365419B2 (ja) バス調停方法
KR0149687B1 (ko) 멀티프로세서 시스템의 공통메모리 억세스 제어회로
TW531701B (en) Method to operate a processor bus
JPH05204841A (ja) 情報処理装置用バス
JPS6240565A (ja) メモリ制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee