KR19980026521A

KR19980026521A - 멀티 포트 메모리 비동기 중재 방법

Info

Publication number: KR19980026521A
Application number: KR1019960044960A
Authority: KR
Inventors: 조진영
Original assignee: 조진영
Priority date: 1996-10-10
Filing date: 1996-10-10
Publication date: 1998-07-15

Abstract

본 발명은 다중처리 컴퓨터시스템에서 한정된 자원(메모리등 공유자원)을 복수의 서비스 요구가 동시에 발생하였을 때 가장 우선 순위가 높은 우선순위를 갖는 시스템에게 자원을 할당하는 중재 방법 및 장치에 관한 것이다.

본 발명은 공유자원 획득을 요구한 모든 시스템이 시스템들의 정보를 버스에 출력한후 공통버스에서 논리 연산 하여 공통 버스 신호 비트와 비교하여 각 비트 값의 비교 결과에 따라서 경합을 취소하거나 또는 경합에 참여하여 복수의 시스템 중 가장 우선 순위가 높은 시스템을 식별한다.

본 발명에 의하면 자신의 신호와 버스 신호를 비교하여 버스 경합 여부를 판정한 후 각 시스템의 우선 순위를 자체에서 결정됨으로써, 종래의 기술에 비하여 복잡한 외부 중재회로가 불필요하고, 버스 사용권 중재가 간단할 뿐만 아니라 프로세서를 다중으로 연속 확장할 수 있다.

Description

멀티 포트 메모리 비동기 중재 방법

제1도는 본 발명의 대표적인 2대의 컴퓨터로 구성된 듀얼포트 메모리 제어장치의 실시예이다.

제2도는 본 발명의 실시예에 따른 프로세서 -A(10)만 공유 자원을 엑세스할 경우 타이밍 다이어그램으로서(버스 경합이 없는 경우)

제3도는 프로세서-A(10)가 출력 버퍼레지스터(50)에 전송 도중 프로세서-B(20)가 공유 자원을 엑세스한 경우 타이밍 다이어그램이다.

제4도는 프로세서-A(10)가 출력 버퍼(50)에 전송을 완료하였으나 공유자원(DPM)로 전송 도중 프로세서-B(20)가 공유 자원을 엑세스한 경우 타이밍 다이어그램이다.

제5도는 외부엑세스가 빈번하여 프로세서-A(10)의 정보 출력 버퍼레지스터(50)에서 공유자원(DPM)(60)로 이동이 다음 엑세스까지 완료되지 못한 경우 타이밍 다이어그램이다.

제6도는 본 발명에 따른 버스 충돌 검출과 버스휴지(Bus Idle)검출기능, 스테이트 머신을 갖춘 다중 중재기의 일 실시예이다.

제7도는 본 발명에 따른 트라이 스테이트 로직으로 결합한 버스 충돌 검출과 버스휴지(Bus Idle)검출 기능을 갖춘 다중 중재기의 일 실시예이다.

제8도는 본 발명에 따른 버스 충돌 검출과 버스휴지(Bus Idle)검출기능, 스테이스 머신을 갖춘 다중 중재 원리를 이용한 버스 확장장치(Bus expander)의 일 실시예이다.

본 발명은 다중처리 컴퓨터 시스템에서 한정된 자원(메모리등 공유자원)을 복수의 버스요구가 동시에 발생하였을 때 가장 우선 순위가 높은 우선순위를 갖는 시스템에게 자원을 할당하는 중재 방법 및 장치에 관한 것이다.

본 발명은 복수의 프로세서 중에서 우선순위가 낮은 프로세서의 출력은 더 높은 우선순위를 갖는 엑세스요구를 대비하여 미리 프로세서의 버퍼레지스터에 저장과 동시에 공유자원(DPM)로 전송을 시작한다. 이때 외부 버스요구가 발생하면 전송을 중지하고 모든 버스제어권은 우선순위가 높은 프로세서로 바로 전환된다. 따라서 우선순위가 낮은 프로세서의 제어 신호는 보류되며, 이후 버스 유지(idle)상태를 검출하여 버퍼레지스터에 저장된 내용을 공유자원(DPM)에 전송한다.

또한 본 발명은 공유자원 획득을 요구한 모든 시스템이 시스템들의 정보를 버스에 출력한후, 공통버스에서 논리 연산하여 공통버스 신호비트와 비교하여 각 비트 값의 비교 결과에 따라서 경합을 취소하거나 또는 경합에 참여하여 복수의 시스템 중 가장 우선 순위가 높은 시스템을 식별한다.

본 발명에 의하면 자신의 신호와 버스 신호를 비교하여 버스 경합 여부를 판정한 후 각 시스템의 우선 순위를 결정함으로써, 종래의 기술에 비하여 복잡한 외부 중재회로가 불필요하고, 버스 사용권 중재가 간단할 뿐만 아니라 프로세서를 다중으로 확장할 수 있다.

복수의 프로세서가 존재한 다중처리 시스템에서 두개 이상의 프로세서가 공유자원(공유 메모리 등)을 동시에 엑세스할 때 어느 하나의 프로세서만이 버스를 사용할 수 있도록 중재하여야 한다.

먼저, 두 개의 프로세서가 존재할 경우를 고려하면, 최소한의 하드웨어로 구현하였고 프로세서-B(20)는 메모리 제어선 이외의 별도의 제어선로가 필요없도록 하였고 프로세서-A(10)은 메모리 제어선로 이외에 프로세서의 진행을 일시 정지시킬 수 있는 대기회로 만을 추가하여 필요한 기능을 얻도록 하였다.

공유자원 인터페이스 포트를 다음과 같이 각각 프로세서-A(10), 프로세서-B(20)라 하면, 2개의 포트중 우선순위는 어떤 형태로든 고려되어야 한다. 여기서 다음과 같이 정적 우선순위를 갖는 경우로서, 프로세서-A(10)가 프로세서-B(20) 보다 우선순위가 낮으면 프로세서-B(20)는 무제한의 엑세스권이 주어지므로, 공유 자원을 엑세스할 때마다 언제 어떤 상태라도 무조건 엑세스 할 수 있다. 따라서 우선순위가 낮은 처리기 프로세서-A(10)의 전송오류를 방지하기 위해서는 특별한 조치를 취하여야 한다. 우선순위가 높은 프로세서는 공유 자원을 언제라도 바로 엑세스할 수 있지만 우선순위가 낮은 프로세서는 엑세스 도중 전송 중단 사태 등의 문제가 발생할 수 있으므로, 우선순위가 낮은 측에만 버퍼 레지스터(30,40,50)를 포트와 공유자원 사이에 두어 시차문제를 해결할 수 있는 완충기 역할을 하도록 상태정보를 보존하고, 우선순위가 높은 프로세서가 공유 자원을 엑세스하지 않을 때는 (bus idle)에 버퍼와 공유 자원과의 정보를 전송하도록 하게 한 것이다.

[본 발명에 따른 중재의 기본원리]

우선순위가 낮은 프로세서의 출력은 더 높은 우선순위를 갖는 엑세스요구를 대비하여 미리 프로세서의 출력 버퍼레지스터(50)에 저장과 동시에 공유자원(DPM)(60)으로 전송을 시작한다. 이때 외부 버스요구가 발생하면 출력 버퍼레지스터(50)에서 공유자원(DPM)(60)으로의 전송을 중지하고 모든 버스제어권은 우선순위가 높은 프로세서로 바로 전환된다. 따라서 우선순위가 낮은 프로세서의 제어 신호는 보류되며, 이후 버스 휴지(idle)상태를 검출하여 출력 버퍼레지스터에 저장된 내용을 공유자원(DPM)에 전송한다.

리드사이클에서는 우선순위가 낮은 프로세서는 공유자원(DPM)의 엑세스가 발생하면 processor 대기(WAIT)를 무조건 발생시켜 프로세서 대기상태에 돌입하여 일정시간 후까지 버스 엑세스가 없었으면 리드사이클을 완료하고, 이때 외부 버스요구가 발생하면 모든 버스제어권은 우선순위가 높은 프로세서로 바로 전환되서 낮은 프로세서의 대기 시간은 다음 공유자원(DPM)에 기록 가능한 보증 시간이 확보될 때까지 연장된다.

본 발명의 실시예에 따르면 대표적인 듀얼포트 메모리 제어장치와 주변 컴퓨터는 제1도에 보인바와 같이 프로세서-A(10), 프로세서-B(20), 공유메모리(60), 버퍼레지스터부(90), 스테이트 머신(80) 등에 정보를 전송하기 위한 버스(25,35,45,55,65,75,85,21,11)들로 구성된다.

프로세서-A(10)와 프로세서-B(20)는 공유 메모리를 엑세스하기 위한 프로세서로서 프로세서-A(10)가 프로세서-B(20)보다 우선순위가 낮게 설계되었다. 따라서 프로세서-A(10)는 최소한 프로세서의 진행을 일시 정지시킬 수 있도록 하는 대기회로가 필요하다. 공유메모리(60)는 두 프로세서 A(10) 또는 B(20)의 어느 측에서든지 공유자원으로 RAM, 프레쉬 메모리(Flesh memory), ROM 등 어느 것이던 상관없이 엑세스할 수 있다.

버퍼 레지스터부(90)는 어드레스를 일정한 값으로 안정되게 홀드하기 위한 어드레스 레치(Address latch)(30), 공유자원(60)으로 부터 정보를 읽어들이는데부터 입력버퍼레지스터(40), 공유자원(60)으로 정보를 출력하는데 까지에 있어서 시차문제를 해결하기 위한 출력버퍼레지스터(40) 등으로 구성된다.

스테이트 머신(80)은 두 프로세서-A(10), B(20) 사이의 공유자원(60)의 사용권 획득 경쟁이 발생하였을 때 우선 순위를 중재하고 원활한 동작이 가능하도록 한 순서 논리회로이다. 프로세서-A(10)는 엑세스를 보장하기 위해 보증시간()을 둔다. 이때 이 보증시간은 최소한 공유자원의 최대 엑세스시간보다 커야 한다.

1. 듀얼 포트 메모리 제어 알고리즘은 라이트동작과 리드동작을 분리하여 구현한다.

-공유자원 저장(write)동작

1) 제2도는 프로세서-A(10)만 공유 자원을 엑세스할 경우 타이밍 다이어그램으로서(버스 경합이 없는 경우) 프로세서-A(10)의 출력은 버퍼레지스터(50)에 저장과 동시 공유자원(DPM)(60)으로 전송된다. 이때 전송이 완료될 때까지 외부요구가 없었다면 공통버스는 프로세서-A의 신호만을 점유하게 되어 보통의 단일 프로세서 시스템의 엑세스 cycle과 동일하다.

2) 제3도, 제4도는 프로세서-A(10)가 출력 버퍼레지스터(50)에 전송 도중 프로세서-B(20)가 공유 자원을 엑세스할 경우로서, 프로세서-B(20)가 우선이므로 프로세서-A(10)의 제어 신호는 정상적인 전송이 불가능하다. 저장(저장(write)) cycle이 개시되면 프로세서-A(10)는 출력버퍼레지스터(50)에 저장(더 높은 우선순위를 갖는 엑세스요구를 대비되어 미리 프로세서의 요구를 출력 버퍼레지스터(50)에 저장)하고 동시 공유자원(DPM)(60)으로 전송 시작한다. 이때 외부 요구가 발생하면 출력버퍼레지스터(50)에서 공유자원(DPM)(60)으로의 전송을 중지하고 모든 버스는 프로세서-B(20)로 전환된다. 프로세서-A(10)에서 공유자원(DPM)(60)로 전송은 보류된다(연장). 연장 시간은 외부 요구의 마지막 발생 시간 (최초 BUS IDLE) 보증 시간 Tg 후까지 보장해야 한다. (프로세서-A(10)의 정보는 출력 버퍼레지스터(50)를 통하여 공유자원(DPM)(60)로 최대속도로 전송가능)

3) 제5도는 외부엑세스가 빈번하여 프로세서-A(10)의 정보 출력 버퍼레지스터(50)에서 공유자원(DPM)(60)로 이동이 다음 엑세스까지 완료되지 못한 경우이다. 프로세서-A(10)를 대기 상태에 돌입하게 하여 출력 버퍼레지스터(50)에 공유자원(DPM)(60)으로 동작이 완료된 후에 엑세스 가능하게 한다. 프로세서-B(20)는 대기 시간 없이 언제라도 공유 자원을 엑세스할 수 있고 프로세서-B(20)는 양보해 공유자원을 엑세스할 수 있을 만큼 지연되고, 프로세서-B(20)가 공유자원(DPM)(60)를 엑세스하지 않는 충분히 보증된 시간에 버스 휴지(idle)에 공유자원(DPM)(60)를 엑세스한다.

- 공유자원 리드(READ) 동작

1) 제2도는 외부 요구가 없을 경우

프로세서-A(10)는 공유자원(DPM)(60)를 엑세스하면 대기(WAIT)상태에 돌입되고, 일정 보증 시간후 대기(WAIT)는 해제된다. read신호는 버퍼레지스터(50)의 출력을 enable하여 읽는다.

2) 제3도는 1항 엑세스시 중간에 외부 요구(NEQ)가 발생하면 보증 시간의 시정수후에 의해 연장되어 외부 신호 종료로부터 th경과 후에 대기(WAIT)가 해제된다.

① 프로세서-A(10)는 mapping하여 공유자원을 엑세스하면 일단 대기(WAIT)상태 돌입된다.

② 일정시간(프로세서-A(10) 엑세스 보증시간)까지 버스충돌(외부 엑세스)이 없으면 대기상태를 해지한다.

③ 프로세서-A(10)는 엑세스보증시간 내에 외부요구(버스충돌)가 감지되면 외부장치에 공유버스의 사용권을 부여하고, 프로세서-A(10)는 다시 대기(WAIT)를 하여 연장 휴지(idle) 검출후 일정시간 경과후 까지 대기한다.

④ 프로세서-A(10)의 엑세스도중 외부요구가 있으면 외부로 전환, 프로세서-A(10)는 대기상태에 있으므로 대기시간이 다시 연장된다.

프로세서-B(20)는 프로세서-A(10)보다 우선순위가 높아 언제라도 버스엑세스권을 확보할 수 있다. 프로세서-A(10)는 버스 엑세스시 외부의 요구에 의해 어느 때라도 버스 사용권이 취소될 수 있으므로 핸드쉐이크(hand shake logic)이 필요하나 프로세서-B는 불필요하여 간단한 중재기 구성에 유용한다.

제7도는 본 발명에 따른 트라이 스테이트 로직으로 결합한 버스 충돌 검출과 버스휴지(Bus Idle) 검출 기능을 갖춘 다중 중재기의 일 실시예이다.

제8도는 본 발명에 따른 버스 충돌 검출과 버스휴지(Bus Idle) 검출기능, 스테이스 머신을 갖춘 다중 중재 원리를 이용한 버스 확장장치(Bus expander)의 일 실시예로서 지정되지 않는 어드레스를 버스 신호로 부터 자동 검출하여 버퍼링 할 수 있다.

본 발명의 듀얼포트 방식은 두 개의 공유자원의 대기시간 없이 실시간 엑세스 기능이 필요한 컴퓨터 개발 지원 시스템(MDS)의 인서키트 에물레이터(ICE) 등의 설계에 이용될 수 있다. 또한 다중 프로세서를 갖는 복잡한 중재기를 확장성이 좋게 간단히 구현할 수 있다. 또한 버스 비동기 확장 시스템에 이용될 수 있다.

Claims

한정된 공유 자원이 공통버스의 버스 시스템에서, 공통버스의 사용권을 획득하기 위해 경합하는 시스템들의 우선순위에 의한 공통버스의 중재에 있어서, 경합하고 있는 복수 시스템중 하나는 사용권을 무제한 허용하고 다른 시스템은 다음과 같은 중재법에 따라 중재되는 구조에서

(a) 우선순위가 낮은 시스템의 외부 버스요구에 의해서 제어 신호는 버퍼에 저장하고 처리는 보류되며,

(b) 이후 버스 휴지(idle)상태를 검출하여 버퍼에 저장된 내용을 안전한 전송을 보장받을 수 있는 시점에 공유버스로 전송하는 방법으로 우선순위가 높은 시스템에 공유 자원 사용권을 부여하는 중재 방법.
다수의 시스템들이 공통버스로 연결된 버스 시스템에서, 공통버스에는 각 시스템으로부터 동시에 출력되는 신호의 논리연산치가 나타날 때, 공통버스의 사용권을 획득하기 위해 경합하는 상기 시스템들의 우선순위에 의한 공통버스의 중재에 있어서, 공통버스의 사용을 요구하는 상기 시스템들이 출력하는 신호와 공통버스의 신호를 비교하여 서로 다를 경우에는 그 시점에서 해당 시스템의 공통버스로의 출력을 차단함으로써 공통버스의 사용을 중재하는 방법.
다수의 시스템들이 공통버스로 연결된 버스시스템에서, 공통버스의 사용권을 획득하기 위해 경합하는 상기 시스템들의 우선순위에 의한 공통버스의 중재에 있어서,

(a) 공통버스에 상기 시스템의 신호를 출력하는 출력 수단과,

(b) 상기 식별어드레스의 비트스트림이 공통버스 상에서 논리연산이 되도록 출력시키는 수단과,

(c) 상기 출력신호와 공통버스의 신호를 비교하여 서로 다를 경우에는 그 시점에서 해당 시스템의 출력을 차단시키는 수단과,

(d) 상기 비교 결과가 일치하는 해당 시스템들의 다음 과정에 대하여 상기 (a)-(c)의 수단들의 작동을 반복하여 불일치가 검출될때까지 출력시키는 수단을 포함하여 가장 우선순위가 높은 시스템에게 버스사용권을 부여하는 것을 특징으로 하는 중재 장치.
다수의 시스템들이 공통버스로 연결된 버스시스템에서, 공통버스에는 상기 시스템으로부터 동시에 출력되는 신호의 논리연산치가 나타날 때, 공통버스의 사용권을 획득하기 위해 경합하는 상기 시스템들의 우선순위에 의한 공통버스의 중재에 있어서,

(a) 상기 시스템들로부터의 순차적인 신호가 공통버스 상에서 논리연산이 되도록 출력시키는 수단과,

(b) 상기 시스템들이 출력하는 신호와 공통버스의 신호를 비교하는 수단과,

(c) 상기 비교결과가 서로 다를 경우에는 해당 시스템의 공통버스로의 출력을 곧바로 차단시키는 수단을 포함하여, 공통버스의 신호와 다른 신호를 출력하는 시스템을 경합에서 철회시키는 것을 특징으로 하는 중재 장치.
상기 3항 내지 4항에 있어서 (a)항 실행 직전 버스 휴지상태를 검출하여 휴지시(bus idle)에만 경합에 참여하는 방법을 더 포함하는 버스 중재 시스템.
제1항 내지 5항에 있어서 다수의 직렬 비트스트림간의 정보를 비교하는데 있어서 우선순위 중재방법으로

(a) 2진 디지탈 데이터를 입력하여 출력을 단속하는 제어수단;

(b) 상기 출력을 비교하여 외부장치를 경유하여 궤환된 신호을 자신의 출력과 비교하여 동일한 신호일 경우 (a)를 반복하여 동일한 신호가 아닐 경우 출력을 차단하고 동작이 금지되는 중재회로.
제3항 내지 4항에 있어서 상기 시스템이 송신하는 신호를 공통버스 신호와 비교하여 공통버스의 신호보다 자신의 신호가 일치하지 않는다고 판단되는 최초의 시점에서 상기 해당 시스템이 경합을 포기하게 하는 우선순위 중재 방법.
다수의 시스템들이 공통버스로 연결된 멀티포인트 네트워크에서, 공통버스에는 상기 시스템으로부터 동시에 출력되는 신호의 논리연산치가 나타날 때, 공통버스의 사용권을 획득하기 위해 경합하는 상기 시스템들의 우선순위에 의한 공통버스의 중재에 있어서, 공통버스와 각 시스템을 비교하기 위한 수단, 출력을 차단하는 수단으로 구성되는 시스템에서 공통버스의 사용을 요구하는 상기 시스템들이 출력하는 신호와 공통버스의 신호를 비교하여 일치하지 않을 경우에는 그 시점에서 해당 시스템의 공통버스의 출력을 금지시키는 수단으로 구성된 비교 및 제어부.