JPS59223827A - バスア−ビトレ−シヨン回路 - Google Patents
バスア−ビトレ−シヨン回路Info
- Publication number
- JPS59223827A JPS59223827A JP9778883A JP9778883A JPS59223827A JP S59223827 A JPS59223827 A JP S59223827A JP 9778883 A JP9778883 A JP 9778883A JP 9778883 A JP9778883 A JP 9778883A JP S59223827 A JPS59223827 A JP S59223827A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master
- signal
- arbiter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、情報処理技術さらにはマイクロ・コンピュ
ータシステムに適用して特に有効な技術に関するもので
、たとえば、複数の、デジタル回路によって共用される
デジタルデータバスの管理な行なうバスアービトレーシ
ョン回路に利用して有効な技術に関するものである。
ータシステムに適用して特に有効な技術に関するもので
、たとえば、複数の、デジタル回路によって共用される
デジタルデータバスの管理な行なうバスアービトレーシ
ョン回路に利用して有効な技術に関するものである。
マルチプロセッサ方式のコンピュータシステムなどでは
、複数のデジタル回路が同じデジタルデータバスを共用
する。このような場合、そのバスを所定のプロトコルに
従って管理するバスアービトレーション手段が必要にな
る。どのパスアービトレーシ目ン手段では、バスを共用
する複数のデジタル回路から個々に発せられるバス使用
要求を受け、その中の−のデジタル回路にだけバスの使
用権を与えることにより、バスの使用が競合するのを回
避することが提案されている。このために、バスアービ
タが設けられる。このパスアービタは各デジタル回路と
の間で制御信号のやりとりを行なう。これによりバスア
ーとりは、どのデジタル回路へバスの使用権を与えるか
を決める。バスの使用権が与えられたデジタル回路はバ
スを専有して使用する。この間、他のデジタル回路はバ
スを使用することができない。ここで、現在バスを便用
しているデジタル回路以外のデジタル回路からバス使用
要求が発せられた場合は、上記バスアービタがそのバス
使用要求を検出する。そして、そのバス使用要求の優先
度を判断する。バスを別のデジタル回路に使用させる必
要があると判断した場合は、バス使用解除指令を発して
、現在バスを使用中のデジタル回路に対してバスの明渡
しを要求する。このバス使用解除指令を受けて、現在バ
スを使用中のデジタル回路はバスを明渡す。バスアービ
タは、バスが明渡されたことを確認してからバス使用許
可を発する。これにより、バス使用要求を出していた別
のデジタル回路がバスの使用権を得て該バスを専有する
。以上のようにしてバスの管理すなわちアービトレーシ
ョンが行われる。
、複数のデジタル回路が同じデジタルデータバスを共用
する。このような場合、そのバスを所定のプロトコルに
従って管理するバスアービトレーション手段が必要にな
る。どのパスアービトレーシ目ン手段では、バスを共用
する複数のデジタル回路から個々に発せられるバス使用
要求を受け、その中の−のデジタル回路にだけバスの使
用権を与えることにより、バスの使用が競合するのを回
避することが提案されている。このために、バスアービ
タが設けられる。このパスアービタは各デジタル回路と
の間で制御信号のやりとりを行なう。これによりバスア
ーとりは、どのデジタル回路へバスの使用権を与えるか
を決める。バスの使用権が与えられたデジタル回路はバ
スを専有して使用する。この間、他のデジタル回路はバ
スを使用することができない。ここで、現在バスを便用
しているデジタル回路以外のデジタル回路からバス使用
要求が発せられた場合は、上記バスアービタがそのバス
使用要求を検出する。そして、そのバス使用要求の優先
度を判断する。バスを別のデジタル回路に使用させる必
要があると判断した場合は、バス使用解除指令を発して
、現在バスを使用中のデジタル回路に対してバスの明渡
しを要求する。このバス使用解除指令を受けて、現在バ
スを使用中のデジタル回路はバスを明渡す。バスアービ
タは、バスが明渡されたことを確認してからバス使用許
可を発する。これにより、バス使用要求を出していた別
のデジタル回路がバスの使用権を得て該バスを専有する
。以上のようにしてバスの管理すなわちアービトレーシ
ョンが行われる。
ところで、本発明者が検討したところによると、上述し
たごときバスアービトレーション回路では、各デジタル
回路から個々に発せられるバス使用要求を受けて、その
使用要求の優先度の判断およびバス使用解除指令の発生
などの一連、の処理を行なわなければならない。従って
、バスの使用権を頻繁に移行させようとすると、その移
行に先立って行なわれる上記処理のための時間が、バス
の実際の使用時間に対して大きな比率を占めるようにな
ってくるという問題が生じる。いわゆる、アービトレー
ションを行なう部分がオーバヘッドの状態になってしま
うことがわかった。本発明者が、明らかにしたところに
よると、このような事態を回避するためには、上述した
バス使用解除指令を使用しないことである。しかし、バ
ス使用解除指令を使用しないと、特定のデジタル回路に
よってバスが独占すなわちロックされてしまうという問
題が生じるようになる。
たごときバスアービトレーション回路では、各デジタル
回路から個々に発せられるバス使用要求を受けて、その
使用要求の優先度の判断およびバス使用解除指令の発生
などの一連、の処理を行なわなければならない。従って
、バスの使用権を頻繁に移行させようとすると、その移
行に先立って行なわれる上記処理のための時間が、バス
の実際の使用時間に対して大きな比率を占めるようにな
ってくるという問題が生じる。いわゆる、アービトレー
ションを行なう部分がオーバヘッドの状態になってしま
うことがわかった。本発明者が、明らかにしたところに
よると、このような事態を回避するためには、上述した
バス使用解除指令を使用しないことである。しかし、バ
ス使用解除指令を使用しないと、特定のデジタル回路に
よってバスが独占すなわちロックされてしまうという問
題が生じるようになる。
その目的とするところは、アービトレーションを行なう
ための処理負担を軽減することにある。
ための処理負担を軽減することにある。
本発明の一つの目的は、複数のデジタル回路からの頻繁
なバス使用要求に効率良く応じられるようにしたバスア
ービトレーション回路を提供することにある。
なバス使用要求に効率良く応じられるようにしたバスア
ービトレーション回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かｋな
るであろう。
ついては、本明細書の記述および添附図面から明かｋな
るであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、複数のデジタル回路によって共用されるデジ
タルデータバスを所定のプロトコルに従って管理するバ
スアービトレーション回路であって、上記バスの使用権
を得たデジタル回路が該バスを周期的に明渡すような回
路手段を備え、該バスが明渡された期間に他のデジタル
回路に上記バスの使用機会を与えるようにし、これｋよ
りアービトレーションを行なうための処理負担を軽減し
つつ、複数のデジタル回路からの頻繁なバス使用要求に
効率良く応じられるようにするという目的を達成するも
のである。
タルデータバスを所定のプロトコルに従って管理するバ
スアービトレーション回路であって、上記バスの使用権
を得たデジタル回路が該バスを周期的に明渡すような回
路手段を備え、該バスが明渡された期間に他のデジタル
回路に上記バスの使用機会を与えるようにし、これｋよ
りアービトレーションを行なうための処理負担を軽減し
つつ、複数のデジタル回路からの頻繁なバス使用要求に
効率良く応じられるようにするという目的を達成するも
のである。
以下、この発明の代表的な実施例を図面を参照しながら
説明する。
説明する。
なお、図面において同一あるいは相当する部分は同一符
号で示す。
号で示す。
第１図はこの発明に係るバスアービトレーション回路の
実施例を示す。
実施例を示す。
同図に示す回路では、デジタルデータバスＢが複数のバ
スマスターＢＭ１．ＢＭ２．ＢＭ３に共用されるように
なっている。バスマスターＢＭＩ。
スマスターＢＭ１．ＢＭ２．ＢＭ３に共用されるように
なっている。バスマスターＢＭＩ。
ＢＭ２．ＢＭ３は例えばマイクロ・プロセッサのごとき
デジタル回路である。各バスマスター１３Ｍ１、、ＢＭ
２．ＢＭ３は上記バスＢを介して互いに連結され、これ
により例えばマルチプロセッサ方式のコンピュータシス
テムを構成する。各ハスマスターＢＭ１．ＢＭ２．ＢＭ
３はそれぞれに上記バスＢを使用して例えはデータの転
送あるいはメモリのアクセスなどを行なう。
デジタル回路である。各バスマスター１３Ｍ１、、ＢＭ
２．ＢＭ３は上記バスＢを介して互いに連結され、これ
により例えばマルチプロセッサ方式のコンピュータシス
テムを構成する。各ハスマスターＢＭ１．ＢＭ２．ＢＭ
３はそれぞれに上記バスＢを使用して例えはデータの転
送あるいはメモリのアクセスなどを行なう。
また、上記バスＢを所定のプロトコルに従って管理する
ために、制御ライン０１，０２，０３゜０４およびバス
アービタＡＲが設けられ℃いる。
ために、制御ライン０１，０２，０３゜０４およびバス
アービタＡＲが設けられ℃いる。
制御ライン０１〜０４はワイアード０■１によって各バ
スマスターＢＭ１．ＢＭ２．ＢＭ３およびア−ピタＡＲ
と接続される。また、バスマスターＢＭＩ、ＢＭ２．Ｂ
Ｍ３およびアーピスタＡＲからはトライステートの制御
信号ＢＲ，ＢＢＳＹ。
スマスターＢＭ１．ＢＭ２．ＢＭ３およびア−ピタＡＲ
と接続される。また、バスマスターＢＭＩ、ＢＭ２．Ｂ
Ｍ３およびアーピスタＡＲからはトライステートの制御
信号ＢＲ，ＢＢＳＹ。
ＢＧ、ＢＯＬＲが発せられる。
ここで、制御ライン０１には、各バスマスターＢＭ１．
ＢＭ２．ｌ３Ｍ３からそれぞれに発せられるバス使用要
求信号ＢＲが乗る。制御ラインｏ２には、各バスマスタ
ーＢＭＩ、ＢＭ２．ＢＭ３の中のいずれか一つがバスＢ
を使用しているときに発するバス使用中信号ＢＢＳＹが
乗る。制御ライン０３には、バスアービタＡＲからのバ
ス使用許可信号ＧＲか乗る。そして、制御ラインｃ４に
は、バスアービタＡＲからのバス使用解除指令信号ＢＯ
ＬＲが乗る。
ＢＭ２．ｌ３Ｍ３からそれぞれに発せられるバス使用要
求信号ＢＲが乗る。制御ラインｏ２には、各バスマスタ
ーＢＭＩ、ＢＭ２．ＢＭ３の中のいずれか一つがバスＢ
を使用しているときに発するバス使用中信号ＢＢＳＹが
乗る。制御ライン０３には、バスアービタＡＲからのバ
ス使用許可信号ＧＲか乗る。そして、制御ラインｃ４に
は、バスアービタＡＲからのバス使用解除指令信号ＢＯ
ＬＲが乗る。
実施例のバスアービトレーション回路では、２種類の動
作モードが実行可能である。第１のモードでは、上記制
御ラインＯ１〜０４の全部を使うプロトコルが実行され
る。第２のモードでは、０１．０２，０３の３ｓ＠の制
御ラインだげを使うプｎトコルが実行される。
作モードが実行可能である。第１のモードでは、上記制
御ラインＯ１〜０４の全部を使うプロトコルが実行され
る。第２のモードでは、０１．０２，０３の３ｓ＠の制
御ラインだげを使うプｎトコルが実行される。
先ず、上記第１のモードについて説明する。
上記バスアービタＡＲは各バスマスターＢＭＩ。
ＢＭ２．ＢＭ３との間で４種類の制御信号のやりとりを
行なう。バスマスターＢＭＩ〜ＢＭ３側からはバス使用
要求信号ＢＲとバス使用中信号ＢＢＳＹが発せられる。
行なう。バスマスターＢＭＩ〜ＢＭ３側からはバス使用
要求信号ＢＲとバス使用中信号ＢＢＳＹが発せられる。
バスアービタＡＲ側からはバス使用許可信号ＢＧとバス
使用解除指令信号ＢＯＬＲが発せられる。これによりバ
スアービタは、どのバスマスターへバスの使用権を与え
るかを決める。
使用解除指令信号ＢＯＬＲが発せられる。これによりバ
スアービタは、どのバスマスターへバスの使用権を与え
るかを決める。
例、ｔばバスマスターＢＭＩがバスＢを使用する場合、
このバスマスターＢＭからバス使用要求信号ＢＲが出力
される。この要求信号ＢＲはバスアービタＡＲに検出（
あるいは認知）される。バスアービタＡＲは、バス使用
中信号ＢＢＳＹによってバスＢか使用中であるか否かを
判断する。バスＢが使用中でなければ、バス使用許可信
号ＢＧを出力する。上記バスマスターＪ３ Ｍ １は、
その許可信号ＢＧを受けてからバスＢの使用を開始する
。
このバスマスターＢＭからバス使用要求信号ＢＲが出力
される。この要求信号ＢＲはバスアービタＡＲに検出（
あるいは認知）される。バスアービタＡＲは、バス使用
中信号ＢＢＳＹによってバスＢか使用中であるか否かを
判断する。バスＢが使用中でなければ、バス使用許可信
号ＢＧを出力する。上記バスマスターＪ３ Ｍ １は、
その許可信号ＢＧを受けてからバスＢの使用を開始する
。
これとともに、そのバスマスターＢＭＩから使用中信号
ＢＢＳＹが出力される。また、バス使用要求信号ＢＲが
取下げられる。これにより、バスＢの使用権が第１のバ
スマスターＢＭＩに与エラれたことになる。以上のよう
にしてバスＢの使用権が与エラれたバスマスターＢＭＩ
は、バスＢを専有して使用する。この間、他のバスマス
ターＢＭ２、ＢＭ３はバスＢを使用することかできない
。
ＢＢＳＹが出力される。また、バス使用要求信号ＢＲが
取下げられる。これにより、バスＢの使用権が第１のバ
スマスターＢＭＩに与エラれたことになる。以上のよう
にしてバスＢの使用権が与エラれたバスマスターＢＭＩ
は、バスＢを専有して使用する。この間、他のバスマス
ターＢＭ２、ＢＭ３はバスＢを使用することかできない
。
ここで、現在バスＢを使用しているバスマスターＢＭＩ
以外の例えば第２のバスマスターＢＭ２からバス使用要
求信号ＢＲが発せられたとする。
以外の例えば第２のバスマスターＢＭ２からバス使用要
求信号ＢＲが発せられたとする。
すると、上記バスアービタＡＲがそのバス使用要求信号
ＢＲを検出する。要求信号ＢＲを検出したならば、バス
アービタＡＲは、さらにその要求信号ＢＲの発生元すな
わちバスアービタＢＭ２の優先度を判断する。この優先
度の判断結果によりてバスＢの使用権を移すか否かを判
断する。そして、バスＢを別のバスマスターＢＭ２に使
用させる必要かあると判断した場合は、バス使用解除指
令信号１３０ＬＲを出力する。これにより２、現在バス
Ｂヲ使用中のバス−マスターＢＭＩに対してバスＢの明
渡しを要求する。このバス使用解除指令信号ＢＯＬＲを
受けて、現在バスＢを使用中のバスマスターＢＭＩはバ
スＢの使用を停止する。こレトともに、バス使用中信号
ＢＢＳＹも取下げる。すなわち、バスＢを明渡す。
ＢＲを検出する。要求信号ＢＲを検出したならば、バス
アービタＡＲは、さらにその要求信号ＢＲの発生元すな
わちバスアービタＢＭ２の優先度を判断する。この優先
度の判断結果によりてバスＢの使用権を移すか否かを判
断する。そして、バスＢを別のバスマスターＢＭ２に使
用させる必要かあると判断した場合は、バス使用解除指
令信号１３０ＬＲを出力する。これにより２、現在バス
Ｂヲ使用中のバス−マスターＢＭＩに対してバスＢの明
渡しを要求する。このバス使用解除指令信号ＢＯＬＲを
受けて、現在バスＢを使用中のバスマスターＢＭＩはバ
スＢの使用を停止する。こレトともに、バス使用中信号
ＢＢＳＹも取下げる。すなわち、バスＢを明渡す。
バスアービタＡＲは、バス使用中信号ＢＢｓＹの取下げ
によりバスＢが明渡されたことを確認する。そして、バ
ス使用許可信号ＢＧを発する。これにより、バス使用要
求を出していた別のバスマスターＢＭ２がバスＢの使用
権を得て該バスＢを専有して使用する。以上のようにし
て、第１のモードによるバスＢの管理すなわちアービト
レーションが行なわれる。
によりバスＢが明渡されたことを確認する。そして、バ
ス使用許可信号ＢＧを発する。これにより、バス使用要
求を出していた別のバスマスターＢＭ２がバスＢの使用
権を得て該バスＢを専有して使用する。以上のようにし
て、第１のモードによるバスＢの管理すなわちアービト
レーションが行なわれる。
次に、上記第２のモードによる動作について説明する。
このモードでは、制御ライン０４に乗るバス使用解除指
令信号ＢＯＬＲは使用されない。上記バスアービタＡＲ
と各バスマスターＢＭ１．ＢＭ２゜ＢＭ３との間では、
バス使用要求信号ＢＲ，バス使用許可信号ＢＧおよびパ
ス使用中信号ＢＢＳＹ０３種類だけの制御信号のやりと
りが行なわれる。
令信号ＢＯＬＲは使用されない。上記バスアービタＡＲ
と各バスマスターＢＭ１．ＢＭ２゜ＢＭ３との間では、
バス使用要求信号ＢＲ，バス使用許可信号ＢＧおよびパ
ス使用中信号ＢＢＳＹ０３種類だけの制御信号のやりと
りが行なわれる。
そして、この３種類の信号のやりとりだけでもってバス
Ｂの管理が行なわれるようになっている。
Ｂの管理が行なわれるようになっている。
その代り、バスＢの使用権を得たバスマスターがバスＢ
を周期的に明渡すような回路手段が設けられている。こ
の回路手段は、各バスマスターにそれぞれ設けられる。
を周期的に明渡すような回路手段が設けられている。こ
の回路手段は、各バスマスターにそれぞれ設けられる。
これにより、バスＢの使用権を得たバスマスターは、所
定の時間ごとにバスの使用を一定の短時間停止するよう
になっている。
定の時間ごとにバスの使用を一定の短時間停止するよう
になっている。
バスＢの明渡しは、プロセッサの１マシンサイクルごと
に、１インストラクシヨンサイクＡ／（１命令実行サイ
クル）ごと、あるいはプログラムの１ル一チン実行期間
ごとに行なわれる。以下、その動作例を第２図および第
３図を参照しながら示す。
に、１インストラクシヨンサイクＡ／（１命令実行サイ
クル）ごと、あるいはプログラムの１ル一チン実行期間
ごとに行なわれる。以下、その動作例を第２図および第
３図を参照しながら示す。
先ず、第２図に示す動作例について説明する。
同図において、第１のバスマスターＢＭＩがバスＢを使
用する場合、このバスマスターＢＭＩからバス使用要求
信号ＢＲが出力される。この要求信号ＢＲはバスアービ
ターＡＲに検出される。バスアービタＡＲは、バス使用
中信号ＢＢＳＹによりてバスＢが使用中であるか否かを
判断する。バスＢが使用中でなければ、直ちにバス使用
許可信号ＢＧを出力する。上記バスマスターＢＭＩは、
その許可信号ＢＧを受けてからバスＢの使用を開始する
。これとともに、そのバスマスターＢＭＩからバス使用
中信号ＢＢＳＹが出力される。また、バス使用要求信号
ＢＲが取下げられる。これによす、ハスＢの使用権が第
１のバスマスターＢＭＩに与えられたことになる。以上
のようにしてバスＢの使用権か与えられたバスマスター
ＢＭＩは、バスＢを専有して使用する。この間、他のバ
スマスターＢＭ２．ＢＭ３はバスＢを使用することがで
きない。しかし、上述したように、バスマスターＢＭＩ
は周期的にバスＢを明渡すようになっている。従って、
一定期間Ｔ１の間バスＢを使用すると、自分からバスＢ
の使用を一時停止する。同時に、バス使用中信号ＢＢＳ
Ｙの出力も一時停止する。そして、一定の待機時間を置
いた後再びバス使用要求信号ＢＲを出力する。ここで、
バスマｘターＢＭＩ以外のバスマスターからバス使用要
求信号ＢＲが発せられていなければ、上記バスアービタ
ＡＲは、第１のバスマスターＢＭＩが再度光したバス使
用要求信号ＢＲに対してのバス使用許可信号ＢＧを再び
発する。すなわち、バスＢを引続いて使用するための再
許可を与える。このようにして、他からバスＢの便用要
求が出なければ、バスマスターＢＭＩは周期的にバスＢ
を明渡しながらバスＢの使用を続行することができる。
用する場合、このバスマスターＢＭＩからバス使用要求
信号ＢＲが出力される。この要求信号ＢＲはバスアービ
ターＡＲに検出される。バスアービタＡＲは、バス使用
中信号ＢＢＳＹによりてバスＢが使用中であるか否かを
判断する。バスＢが使用中でなければ、直ちにバス使用
許可信号ＢＧを出力する。上記バスマスターＢＭＩは、
その許可信号ＢＧを受けてからバスＢの使用を開始する
。これとともに、そのバスマスターＢＭＩからバス使用
中信号ＢＢＳＹが出力される。また、バス使用要求信号
ＢＲが取下げられる。これによす、ハスＢの使用権が第
１のバスマスターＢＭＩに与えられたことになる。以上
のようにしてバスＢの使用権か与えられたバスマスター
ＢＭＩは、バスＢを専有して使用する。この間、他のバ
スマスターＢＭ２．ＢＭ３はバスＢを使用することがで
きない。しかし、上述したように、バスマスターＢＭＩ
は周期的にバスＢを明渡すようになっている。従って、
一定期間Ｔ１の間バスＢを使用すると、自分からバスＢ
の使用を一時停止する。同時に、バス使用中信号ＢＢＳ
Ｙの出力も一時停止する。そして、一定の待機時間を置
いた後再びバス使用要求信号ＢＲを出力する。ここで、
バスマｘターＢＭＩ以外のバスマスターからバス使用要
求信号ＢＲが発せられていなければ、上記バスアービタ
ＡＲは、第１のバスマスターＢＭＩが再度光したバス使
用要求信号ＢＲに対してのバス使用許可信号ＢＧを再び
発する。すなわち、バスＢを引続いて使用するための再
許可を与える。このようにして、他からバスＢの便用要
求が出なければ、バスマスターＢＭＩは周期的にバスＢ
を明渡しながらバスＢの使用を続行することができる。
次に、第３図に示す動作例について示す。この−場合は
、第１のバスマスターＢＭＩがバスＢを使用している期
間Ｔ１に別のバスマスターＢＭ２からバス使用要求信号
ＢＲが発せられている。この要求信号ＢＲはバスアービ
タＡＲによって検出（認知）される。ただ、第１のバス
マスターＢＭ１がバスＢを使用している間は、バス使用
中信号ＢＢＳＹがあるため、バス使用許可信号ＢＧを発
せられないでいる。ところが、第１のバスマスターＢＭ
１が所定の使用期間Ｔ１を経過してバスＢの使用および
バス使用中信号ＤＢＳ、Ｙの出力を一時的に停止すると
、その停止の合間にバスアービタＡＲからバス便用許可
信号ＢＧが発せられる。
、第１のバスマスターＢＭＩがバスＢを使用している期
間Ｔ１に別のバスマスターＢＭ２からバス使用要求信号
ＢＲが発せられている。この要求信号ＢＲはバスアービ
タＡＲによって検出（認知）される。ただ、第１のバス
マスターＢＭ１がバスＢを使用している間は、バス使用
中信号ＢＢＳＹがあるため、バス使用許可信号ＢＧを発
せられないでいる。ところが、第１のバスマスターＢＭ
１が所定の使用期間Ｔ１を経過してバスＢの使用および
バス使用中信号ＤＢＳ、Ｙの出力を一時的に停止すると
、その停止の合間にバスアービタＡＲからバス便用許可
信号ＢＧが発せられる。
これにより、次の期間Ｔ２ではバスＢの使用権が別のバ
スマスターＢＭ２に移行する。他方、今マでバスＢを使
用してきた第１のバスマスターＢＭ１は、再びバス使用
要求信号ＢＲを発するが、すテニハスＢの使用権が別の
バスマスターＢＭ２ ＩＣ移ってしまったため、次の期
間Ｔ２ではバスＢを使用することができない。しかし、
ここで第１のバスマスターＢＭＩからバス使用要求信号
ＢＲを出し続ければ、その要求信号ＢＲがバスアービタ
ＡＲに検出（認知）されて、仄々の期間Ｔ３に℃再びバ
スＢの使用権を回復することができる。このようにして
、バス使用要求信号ＢＲを発した２つのバスマスターＢ
ＭＩとＢＭ２は、いずれか一方が周期的忙バスＢを明渡
すごとに、交互に時分割でバスＢを共用することができ
る。このとき、さらに別のバスマスターからもバス使用
要求信号ＢＲが発せられると、今度はそのバスマスター
も加わってバスＢを時分割で共用するようになる。
スマスターＢＭ２に移行する。他方、今マでバスＢを使
用してきた第１のバスマスターＢＭ１は、再びバス使用
要求信号ＢＲを発するが、すテニハスＢの使用権が別の
バスマスターＢＭ２ ＩＣ移ってしまったため、次の期
間Ｔ２ではバスＢを使用することができない。しかし、
ここで第１のバスマスターＢＭＩからバス使用要求信号
ＢＲを出し続ければ、その要求信号ＢＲがバスアービタ
ＡＲに検出（認知）されて、仄々の期間Ｔ３に℃再びバ
スＢの使用権を回復することができる。このようにして
、バス使用要求信号ＢＲを発した２つのバスマスターＢ
ＭＩとＢＭ２は、いずれか一方が周期的忙バスＢを明渡
すごとに、交互に時分割でバスＢを共用することができ
る。このとき、さらに別のバスマスターからもバス使用
要求信号ＢＲが発せられると、今度はそのバスマスター
も加わってバスＢを時分割で共用するようになる。
他方、バスＢの使用要求信号ＢＲを発するバスマ、ｘ、
ｐ−カ一つだけになると、そのバスマスターは各期間連
続的にバスＢを使用するようになる。以上のようにして
、バス使用解除指令信号ＢＯＬＲを使用することなくバ
スＢを共用するだめの管理が行なわれる。
ｐ−カ一つだけになると、そのバスマスターは各期間連
続的にバスＢを使用するようになる。以上のようにして
、バス使用解除指令信号ＢＯＬＲを使用することなくバ
スＢを共用するだめの管理が行なわれる。
ここで、上述した第２のモードにおいて注目すべきこと
は、パスアービタＡＲ側は、バス使用要求信号ＢＲとバ
ス使用中信号ＢＢＳＹとによってバス使用許可信号ＢＧ
を出すか否かの単純な判断だけを行なえば艮いようにな
っていることである。
は、パスアービタＡＲ側は、バス使用要求信号ＢＲとバ
ス使用中信号ＢＢＳＹとによってバス使用許可信号ＢＧ
を出すか否かの単純な判断だけを行なえば艮いようにな
っていることである。
これにより、バスアービタＡＲにおける判断処理の負担
が大幅に軽減され、複数のバスマスターからの頻繁なバ
ス使用要求に対しても、アービトレーシ田ンのための処
理時間を長くすることなく、迅速かつ効率良く応じるこ
とができる。また、−程の時分割処理の動作形態か状況
に応じて自動的に形成されるため、システム制御のため
のソフトウェア、いわゆるＯ８（オペレーションシステ
ム）の負担を著しく軽減できるという利点も生じる。
が大幅に軽減され、複数のバスマスターからの頻繁なバ
ス使用要求に対しても、アービトレーシ田ンのための処
理時間を長くすることなく、迅速かつ効率良く応じるこ
とができる。また、−程の時分割処理の動作形態か状況
に応じて自動的に形成されるため、システム制御のため
のソフトウェア、いわゆるＯ８（オペレーションシステ
ム）の負担を著しく軽減できるという利点も生じる。
一般に、時分割処理を伴うＯ８は非常に複雑かっ大規模
であって、そのＯ８のプログラムはコンピュータシステ
ムのメモリー領域の大きな部分を占める。しかし、上述
した回路では、そのＯ８の負担を大幅に軽減させること
もできるのである。
であって、そのＯ８のプログラムはコンピュータシステ
ムのメモリー領域の大きな部分を占める。しかし、上述
した回路では、そのＯ８の負担を大幅に軽減させること
もできるのである。
バスを周期的に明渡すような回路手段を設けるという簡
単な構成でもって、バスアービトレーシＢンを行なうた
めの処理負担を軽減しつつ、複数のデジタル回路からの
頻繁なバス使用要求に効率良く応じることができる。
単な構成でもって、バスアービトレーシＢンを行なうた
めの処理負担を軽減しつつ、複数のデジタル回路からの
頻繁なバス使用要求に効率良く応じることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではな（、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記回路手
段はバスアービタ側にもうけてもよい。この場合、バス
アービタ側から周期的にバス使用解除指令信号のような
ものを発するようにすればよい。
具体的に説明したが、この発明は上記実施例に限定され
るものではな（、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記回路手
段はバスアービタ側にもうけてもよい。この場合、バス
アービタ側から周期的にバス使用解除指令信号のような
ものを発するようにすればよい。
以上の説明では主として本発明者によってなされた発明
をその背景となりた利用分野であるコンビヱータ応用シ
ステムについて説明したが、それに限定されるものでは
なく、例えば、ローカル通イＢネットワークなどにも適
用できる。
をその背景となりた利用分野であるコンビヱータ応用シ
ステムについて説明したが、それに限定されるものでは
なく、例えば、ローカル通イＢネットワークなどにも適
用できる。
第１図はこの発明によるバスアービトレーシ曹ン回路の
一実施例を示す回路図である。 第２図はこの発明の実施例の回路による動作の一例を示
すタイミングチャートである。 第３図はこの発明の実施例の回路による動作の別の例を
示すタイミングチャートである。 Ｂ・・・デジタルデータバス、ＢＭｌ、ＢＭ２゜ＢＭ３
・・・デジタル回路（バスマスター）、 ＡＲ・・・バ
スアービタ、０１，０２，０３，０４・・・制御ライン
、ＢＲ・・・バス使用要求信号、ＢＢＳＹ・・・バス使
用中信号、ＢＧ・・・バス使用許可信号、ＢＯＬＲ・・
・バス使用解除指令信号、Ｔ１．Ｔ２．Ｔ３・・・バス
使用期間。 代理人 弁理士 高 橋 明 夫 １′、Ａ（・
、ｌ 第 １ 図 第 ２ 図 第 ３ 図
一実施例を示す回路図である。 第２図はこの発明の実施例の回路による動作の一例を示
すタイミングチャートである。 第３図はこの発明の実施例の回路による動作の別の例を
示すタイミングチャートである。 Ｂ・・・デジタルデータバス、ＢＭｌ、ＢＭ２゜ＢＭ３
・・・デジタル回路（バスマスター）、 ＡＲ・・・バ
スアービタ、０１，０２，０３，０４・・・制御ライン
、ＢＲ・・・バス使用要求信号、ＢＢＳＹ・・・バス使
用中信号、ＢＧ・・・バス使用許可信号、ＢＯＬＲ・・
・バス使用解除指令信号、Ｔ１．Ｔ２．Ｔ３・・・バス
使用期間。 代理人 弁理士 高 橋 明 夫 １′、Ａ（・
、ｌ 第 １ 図 第 ２ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、複数のデジタル回路によりて共用されるデジタルデ
ータバスを所定のプロトコルに従って管理するバスアー
ビトレーション回路であって、上記バスの使用権を得た
デジタル回路が該バスを周期的に明渡すような回路手段
を備え、該バスが明渡された期間に他のデジタル回路に
上記バスの使用機会を与えるようにしたことを特徴とす
るバスアービトレーション回路。 ２、上記回路手段は、各デジタル回路にそれぞれ設けら
れていることを特徴とする特許請求の範囲第１項記載の
バスアービトレーション回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9778883A JPS59223827A (ja) | 1983-06-03 | 1983-06-03 | バスア−ビトレ−シヨン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9778883A JPS59223827A (ja) | 1983-06-03 | 1983-06-03 | バスア−ビトレ−シヨン回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59223827A true JPS59223827A (ja) | 1984-12-15 |
Family
ID=14201546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9778883A Pending JPS59223827A (ja) | 1983-06-03 | 1983-06-03 | バスア−ビトレ−シヨン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59223827A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190623A (ja) * | 1985-02-19 | 1986-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 記憶装置のコントロ−ラ |
| JPS623364A (ja) * | 1985-06-28 | 1987-01-09 | Fujitsu Ltd | バス占有制御方式 |
| JPS626359A (ja) * | 1985-07-02 | 1987-01-13 | Fujitsu Ltd | コンピュータシステム |
| JPS6319056A (ja) * | 1986-07-11 | 1988-01-26 | Matsushita Graphic Commun Syst Inc | デ−タ転送方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178520A (en) * | 1981-04-28 | 1982-11-02 | Fuji Electric Co Ltd | Data transfer control system |
-
1983
- 1983-06-03 JP JP9778883A patent/JPS59223827A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178520A (en) * | 1981-04-28 | 1982-11-02 | Fuji Electric Co Ltd | Data transfer control system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190623A (ja) * | 1985-02-19 | 1986-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 記憶装置のコントロ−ラ |
| JPS623364A (ja) * | 1985-06-28 | 1987-01-09 | Fujitsu Ltd | バス占有制御方式 |
| JPH0433065B2 (ja) * | 1985-06-28 | 1992-06-02 | Fujitsu Ltd | |
| JPS626359A (ja) * | 1985-07-02 | 1987-01-13 | Fujitsu Ltd | コンピュータシステム |
| JPH0522938B2 (ja) * | 1985-07-02 | 1993-03-31 | Fujitsu Ltd | |
| JPS6319056A (ja) * | 1986-07-11 | 1988-01-26 | Matsushita Graphic Commun Syst Inc | デ−タ転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2575356B2 (ja) | マルチプロセッサ・システムにおけるマルチプロセッサの動作を順序付ける方法および装置 | |
| JPH0844681A (ja) | 複数の処理装置により共用される資源の集中管理 | |
| JPH0679305B2 (ja) | 保留バスを用いて割り込みに応じる装置及び方法 | |
| JPH056223B2 (ja) | ||
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| US20230195669A1 (en) | Access arbitration system and method for plurality of i2c communication-based master devices | |
| EP1187029B1 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
| JPH04283805A (ja) | マイクロプロセッサシステムを動作させるための装置 | |
| JPS59223827A (ja) | バスア−ビトレ−シヨン回路 | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP2007087247A (ja) | バス制御システム | |
| JP2647035B2 (ja) | バス制御回路 | |
| JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
| JPH0830549A (ja) | バス制御装置 | |
| JP3626292B2 (ja) | バスインタフェース制御方式 | |
| JPS63286949A (ja) | バス制御方式 | |
| WO1992006432A1 (en) | Device for controlling bus | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JPH1139266A (ja) | マルチプロセッサ装置 | |
| JPH11184805A (ja) | バスシステム | |
| JP2555941B2 (ja) | バスアービトレーション方式 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JPH0651910A (ja) | 二重化バス装置 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JPS5839343B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ |