JPH0679305B2 - 保留バスを用いて割り込みに応じる装置及び方法 - Google Patents

保留バスを用いて割り込みに応じる装置及び方法

Info

Publication number
JPH0679305B2
JPH0679305B2 JP63506377A JP50637788A JPH0679305B2 JP H0679305 B2 JPH0679305 B2 JP H0679305B2 JP 63506377 A JP63506377 A JP 63506377A JP 50637788 A JP50637788 A JP 50637788A JP H0679305 B2 JPH0679305 B2 JP H0679305B2
Authority
JP
Japan
Prior art keywords
interrupt
node
bus
data
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63506377A
Other languages
English (en)
Other versions
JPH02503367A (ja
Inventor
ダグラス ディー ウィリアムス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPH02503367A publication Critical patent/JPH02503367A/ja
Publication of JPH0679305B2 publication Critical patent/JPH0679305B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Position Input By Displaying (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は、コンピュータシステムにおいて多数のノード
間でメッセージを転送するために保留バスを介して割り
込みに応じる技術に関する。
先行技術 近代的なコンピュータシステムは、多数のリソースを使
用することができるが、これらのリソースはデータ路を
経て互いに通信できねばならない。多数のシステムリソ
ースがそれらの間でデータを転送できるようにバスが設
けられている。コンピュータシステムに含まれる典型的
なリソースは、プロセッサ、メモリ装置及び入力/出力
(I/O)装置である。I/O装置は、通常は、コンピュータ
システム内の要素と、コンピュータシステム外部のソー
ス及び行き先とをインターフェイスするためにコンピュ
ータシステムに使用される手段である。
割り込みとは、I/O装置がシステムの注意を引いてシス
テムがI/O装置の要望に応じられるようにすることをい
う。従来の多くのシステムにおいては、I/O装置が特殊
な「割り込み要求」信号を発生し、これが専用の制御ラ
インを経て送られる。
或いは又、メッセージをベースとする割り込み機構にお
いては、I/O装置がシステムバスを介してシステムへ割
り込み要求メッセージを送出する。従って、メッセージ
をベースとするシステムにおいては、別々のそして個別
の状態制御ラインは必要とされない。割り込み要求メッ
セージのようなメッセージのルール、即ち形成及び解釈
を「プロトコル」と称する。
割り込み要求に応じる幾つかのプロトコルによれば、割
り込みに応じるリソースは、I/O装置からの追加情報を
要求する。このような追加情報を得るための1つの方法
は、割り込み確認メッセージを送ることである。この割
り込み確認に応答して、I/O装置は、その要求された割
り込みに特定の情報を含む割り込みベクターを返送す
る。この割り込みベクターは、例えば、割り込みを発し
ているI/O装置に応じるためのルーチンのスタートアド
レスに関する情報を与えることができる。
多数のI/O装置が割り込み要求を発したり或いは1つのI
/O装置が多数の割り込み要求を発したりするようなシス
テムにおいては、これらの要求を仲裁するためにある方
法を設けなければならない。例えば、割り込みを発して
いる装置又は個々の割り込み要求のいずれかに、システ
ムが仲裁の助けとして使用できる割り込み優先順位を指
定することができる。
「保留」バスを用いる概念及びその幾つかの利点は、以
下のシステムの概要の部分で述べる。理想的には、メッ
セージをベースとする割り込み機構と、保留バスとの両
方の利点を得るためには、これら2つの解決策を組合せ
ることが望まれる。然し乍ら、このような組合せは、多
数の理由で達成することが困難である。この困難の1つ
の原因は、保留バスを用いる場合には、割り込みを発し
ているノードと割り込みに応じるノードとの間でメッセ
ージを送給するための付加的な情報が必要とされること
である。更に割り込みの要求とこれら割り込みに応じる
こととが同時に且つ非同期で行なわれるために本来必要
になる保留バスの並列動作は、保留中の割り込み要求に
対してコヒレントな即ちそのときまでの状態情報を確立
することを困難にする。
これらの問題に加えて、割り込みを発している全てのノ
ードに対する割り込み保留状態情報を全て異なる優先順
位レベルに維持するという複雑さが生じる。専用の制御
ワイヤを用いている場合にはこれは困難なことではな
い。というのは、これらのワイヤを検査することによっ
て状態を決定できるからである。然し乍ら、バスに接続
されたプロセッサや他のノードの数が増加するにつれ
て、専用の制御ラインの数も増加しなければならず、専
用制御ラインシステムの使用が大型のマルチプロセッサ
システムにとって実用的なものではなくなる。
然し乍ら、メッセージをベースとする割り込みシステム
を使用すると、この問題は解消するが、保留中の状態情
報を維持するという別の問題が生じる。例えば、保留バ
スを用いたメッセージをベースとするシステムにおいて
は、割り込みを発しているノードが割り込みに応じる多
数のノードを指定することが考えられる。これは、割り
込みに応じる多数のノードが同じ要求に応じられないと
いう問題の解決策を見出す際に更に困難さを増すことに
なる。従って、保留バスにおけるメッセージをベースと
する割り込み機構は、割り込みに応じるノードが他の割
り込みに応じるノードがとる動作を検出できるようにす
るある機構を必要とする。
メッセージを用いて割り込み要求を発生するときに生じ
る関連した問題は、割り込みに応じるノードが種々の割
り込み発生ノードからの未解決の割り込み要求をいかに
区別できるかということである。その他、割り込み確認
メッセージが送られるときには多数の割り込み発生ノー
ド間で競合が生じ、それに敗れた割り込み発生ノード
は、それらの割り込み要求を再び発生しなければならな
いことになる。
そこで、本発明の目的は、保留バスにおけるメッセージ
をベースとする割り込み機構を提供することである。
本発明の更に別の目的は、マルチプロセッサシステムに
おいて保留バスを介して分配割り込みサービス(分配し
て割り込みに応じる)をサポートすると共に、この分配
割り込みサービスと同時に、割り込みを発生する特定の
ノードと割り込みに応じる特定のノードとの間で直接割
り込みサービス(直接割り込みに応じる)を行なえるよ
うにすることである。
本発明の更に別の目的は、割り込みを発生する多数の装
置にインターフェイスする保留バスと共に働くメッセー
ジをベースとする割り込み機構を提供することである。
本発明の更に別の目的は、割り込み要求に対するそのと
きまでの状態情報を維持すると共に、各々の要求に応答
して1つの割り込み確認メッセージのみを送るようにす
ることである。
本発明の更に別の目的は、割り込み発生装置が1つの割
り込み事象に対して割り込み要求を再発生する必要をな
くすことである。
本発明の更に別の目的及び効果は、その一部分は以下の
説明に述べそしてその一部分は以下の説明から明らかで
あり、又は本発明の実施によって学び取ることができよ
う。本発明の目的及び効果は、請求の範囲に特に指摘さ
れた手段及びその組合せによって実現及び達成すること
ができよう。
発明の要旨 本発明の目的を達成するためにそして本発明の目的によ
れば、ここに実施して広く説明するように、割り込み要
求を発生しているノードと割り込みに応じるノードとの
間でメッセージを転送するように保留バスにおいて割り
込み機能を実行する方法が提供される。この方法は、割
り込み要求を発しているノードから、その割り込み要求
を発しているノードを識別するためのIDデータを含む割
り込み要求メッセージをバスに供給し、割り込みに応じ
るノードから、その割り込みに応じるノードが割り込み
要求メッセージに応じる用意ができたときに上記割り込
み要求を発しているノードを指定する行き先データを含
む割り込み確認メッセージをバスに供給し、上記割り込
み要求を発しているノードにおいてバス上の割り込み確
認メッセージを監視して、その割り込み要求を発してい
るノードを指定する行き先データを含む割り込み確認メ
ッセージを検出し、そしてその割り込み要求を発してい
るノードを指定する行き先データを含む割り込み確認メ
ッセージの検出に応答してその割り込み要求を発してい
るノードからバスへ割り込みベクターメッセージを供給
するという段階を具備している。
本発明の目的に関連した更に別の目的は、割り込み要求
メッセージ、割り込み確認メッセージ及び割り込みベク
ターメッセージを含むメッセージを転送するための保留
バスと、このバスに接続された割り込み要求発生ノード
と、そしてこのバスに接続された割り込みに応じるノー
ドとを具備し、上記割り込み要求発生ノードは、割り込
み要求発生ノードを識別するためのIDデータを含む割り
込み要求メッセージをバスに供給するための第1手段
と、割り込み要求発生ノードを指定する行き先データを
含む割り込み確認メッセージを検出するためにバス上の
割り込み確認メッセージを監視する第2手段と、割り込
み要求発生ノードを指定する行き先データを含む割り込
み確認メッセージの検出に応答して割り込みベクターメ
ッセージをバスに供給する第3手段とを備えており、上
記割り込みに応じるノードは、該ノードが割り込み要求
メッセージに応じる用意ができたときに割り込み確認メ
ッセージを供給するものであって、上記割り込み要求発
生ノードによって供給されるバス上の割り込み要求メッ
セージを検出する第4手段と、割り込み要求発生ノード
からの割り込み要求が保留になっていることを指示する
第5手段と、割り込み要求発生ノードを指定する行き先
データを含む割り込み確認メッセージをバスに供給する
第6手段と、割り込み要求発生ノードによって供給され
たバス上の割り込みベクターメッセージを検出するため
の第7手段とを備えていることを特徴とする割り込み要
求に応じるシステムによって達成される。
以下、添付図面を参照して、本発明の原理を詳細に説明
する。
図面の簡単な説明 第1図は、本発明によるシステムバスを含むデータ処理
システムのブロック図、 第2図は、第1図のデータ処理システムのノードを示す
ブロック図、 第3図は、第1図のデータ処理システムに用いるタイミ
ング信号を示すタイミング図、 第4図は、第2図のノノードのデータインターフェイス
を示すブロック図、 第5図は、第1図のデータ処理システムのアービタを示
すブロック図、 第6図は、割り込み要求発生ノードのブロック図、 第7図は、割り込みに応じるノードのブロック図、 第8図は、割り込みに応じるノードに含まれた記憶要素
のブロック図、そして 第9A図及び第9B図は、割り込み要求に応じる方法を示す
フローチャートである。
好ましい実施例の説明 添付図面に一例が示された本発明の好ましい実施例を詳
細に説明する。
A.システム全体の説明 第1図は、本発明によるデータ処理システム20の一例を
示している。システム20の中心部はシステムバス25であ
り、これは、多数のプロセッサと、メモリサブシステム
と、I/Oシステムとの間で通信を行なうことのできる同
期バスである。システムバス25を介しての通信は、周期
的なバスサイクルを用いて同期的に行なわれる。システ
ムバス25に対する典型的なバスサイクルタイムは、64nS
である。
第1図において、システムバス25は、2つのプロセッサ
31及び35と、メモリ39と、1つのI/Oインターフェイス4
1と、1つのI/Oユニット51とに接続される。I/Oユニッ
ト53は、I/Oバス45及びI/Oユニットインターフェイス41
によりシステムバス25に接続される。
データ処理システム20の好ましい実施例では、中央アー
ビタ(仲裁回路)28もシステムバス25に接続されてい
る。アービタ28は、幾つかのタイミング及びバス仲裁信
号をシステムバス25上の他の装置へ直接供給し、ある信
号をこれらの装置とで共有する。
第1図に示されたものは、現在好ましいと考えられるも
のであり、必ずしも本発明をこれに限定するものではな
い。例えば、I/Oユニット53はシステムバス25に直接接
続することができるし、アービタ28は、本発明について
述べるように動作しなくてもよい。
本発明を説明する上で使用する用語として、プロセッサ
31及び35、メモリ39、I/Oインターフェイス41、及びI/O
装置51は、全て「ノード」と称する。「ノード」とは、
システムバス25に接続されるハードウェア装置と定義す
る。典型的なノード60が第2図に詳細に示している。
本発明を説明するのに用いる用語によれば、「信号」又
は「ライン」は、物理的な配線の名称を指すものとして
交換可能に主に用いられる。「データ」又は「レベル」
という用語は、信号又はラインがとることのできる値を
指すものとして主用いられる。
ノードは、システムバス25を介して他のノードとの転送
を実行する。「転送」は、共通の送信器及び共通のアー
ビタを分担する1つ以上の連続サイクルである。例え
ば、あるノードがシステムバス25上の別のノードから情
報を得るために開始する読み取り動作においては、第1
のノードから第2のノードへコマンドを転送した後に、
ある程度の時間が経ってから、第2のノードから第1の
ノードへ1つ以上の戻りデータを転送することが必要で
ある。
「トランザクション」は、システムバス25において実行
される完全な理論的タスクとして定められ、2つ以上の
転送を含むことができる。例えば、コマンド転送に続い
て1つ以上の戻りデータ転送を行なう読み取り動作は1
つのトランザクションである。システムバス25の好まし
い実施例では、許容できるトランザクションが種々のデ
ータ長さの転送をサポートし、これは読み取り、書き込
み(マスクされた)、インターロック読み取り、ロック
解除書き込み及び割り込み動作を含む。インターロック
読み取りと、通常の即ち非インターロック読み取りとの
相違は、特定位置に対するインターロック読み取りの場
合にその位置に記憶された情報を検索しそしてその後の
インターロック読み取りコマンドによってアクセスをそ
の記憶された情報に制限することである。アクセスの制
限は、ロック機構をセットすることによって行なわれ
る。その後のロック解除書き込みコマンドは、その指定
の位置に情報を記憶し、そしてその位置においてロック
機構をリセットすることによりその記憶された情報への
アクセスを復帰する。従って、インターロック読み取り
/ロック解除書き込み動作は、ある種の読み取り−変更
−書き込み動作である。
システムバス25は「保留された」バスであるから、他の
ノードが応答を待機して浪費してしまうバスサイクルを
使用できるようにすることにより、バスリソースを効率
良く使用するよう促す。保留されたバスにおいては、1
つのノードがトランザクションを開始した後に、そのト
ランザクションが完了する前に他のノードがバスにアク
セスすることができる。従って、そのトランザクション
を開始するノードは、全トランザクション時間中バスを
束縛するのではない。これに対し、非保留バスの場合に
は、全トランザクション中バスが拘束される。例えば、
システムバス25においては、ノードが読み取りトランザ
クションを開始しそしてコマンドの転送を行なった後
に、そのコマンド転送が向けられるノードは、その要求
されたデータを直ちに返送することができない。従っ
て、コマンド転送と、読み取りトランザクションの戻り
データ転送との間にバス25のサイクルを使用することが
できる。システムバス25は他のノードがこれらのサイク
ルを使用できるようにする。
システムバス25を使用する場合に、各ノードは、情報の
転送を行なうために異なった役割を果たすことができ
る。これらの役割の1つが「コマンダ」であり、これは
現在処理中のトランザクションを開始したノードとして
定義される。例えば、書き込み又は読み取り動作におい
ては、コマンダは、書き込み又は読み取り動作を要求し
たノードであり、これは、必ずしもデータを送信もしく
は受信するノードでなくてもよい。システムバス25の好
ましいプロトコルにおいては、ノードは、たとえ別のノ
ードがトランザクションのあるサイクル中にシステムバ
ス25の所有権をもったとしても全トランザクションを通
じてコマンダとして保持される。例えば、あるノード
は、読み取りトランザクションのコマンド転送に応答し
てデータ転送中にシステムバス25の制御権をもつが、こ
のノードはバスのコマンダとはならない。むしろ、この
ノードは「レスポンダ」と称する。
レスポンダはコマンダに応答する。例えば、コマンダが
ノードAからノードBにデータを書き込むための書き込
み動作を開始した場合には、ノードBがレスポンダとな
る。更に、データ処理システム20においては、ノードが
同時にコマンダ及びレスポンダとなることがある。
送信器及び受信器は、個々の転送中にノードがとる役割
を果たす。「送信器」は、転送中にシステムバス25に出
される情報のソースであるノードとして定義される。
「受信器」は、送信器の相補的なものであり、転送中に
システムバス25に出された情報を受信するノードとして
定義される。例えば、読み取りトランザクション中に、
コマンダは、最初、コマンドの転送中に送信器となりそ
して戻りデータの転送中に受信器となる。
システムバス25に接続されたノードがシステムバス25上
で送信器になろうとする場合には、そのノードが中央の
アービタ28とその特定ノードとの間に接続された2本の
要求ラインCMD REQ(コマンド要求)及びRES REQ(レ
スポンダ要求)の一方を肯定する。CMD REQおよびRES
REQラインが第1図に概略的に示される。一般に、ノ
ードは、そのCMD REQラインを用いてコマンダとなるこ
とを要求しそしてシステムバス25を介してトランザクシ
ョンを開始し、そしてノードは、そのRES REQラインを
用いてレスポンダとなってデータ又はメッセージをコマ
ンダへ返送する、一般に、中央アービタ28は、どのノー
ドがバスへのアクセスを要求しているか(即ち、どの要
求ラインが肯定されたか)を検出する。次いで、アービ
タは、肯定された要求ラインの1つに応答して、優先順
位アルゴリズムに基づいてバス25への対応するノードア
クセスを許可する。好ましい実施例では、アービタ28
は、2つの独立した円形の待ち行列を維持し、即ち、そ
の一方の待ち行列はコマンダ要求に対するものでありそ
してもう一方はレスポンダ要求に対するものである。好
ましくは、レスポンダ要求はコマンダ要求よりも優先順
位が高く、コマンダ要求の前に処理される。
コマンダ要求ライン及びレスポンダ要求ラインは仲裁信
号であると考えられる。第1図に示すように、そして第
6図に関する詳細な説明の部分に詳述される仲裁信号
は、中央アービタ28から各ノードへ送られるポイント−
ポイントの条件に応じた許可信号と、マルチバスサイク
ル転送を実行するシステムバス拡張信号と、例えば、メ
モリのようなノードがシステムバス上のトラヒックを瞬
間的に維持できなくなったときに新たなバストランザク
ションの開始を制御するシステムバス抑御信号とを含
む。
システムバス25を構成することのできる他の形式の信号
は、情報転送信号、応答信号、制御信号、コンソール/
フロントパネル信号、及び幾つかの種々の信号を含む。
情報転送信号は、データ信号、現在サイクル中にシステ
ムバス25で行なわれるファンクションを表わすファンク
ション信号、コマンダを識別する識別子信号、及びパリ
ティ信号を含む。応答信号は、一般に、データ転送の状
態を送信器に通知するための受信器からの確認信号を含
む。
制御信号は、クロック信号と、低いライン電圧又は低い
DC電圧を示す信号のような警報信号と、初期化中に使用
されるリセット信号と、ノード欠陥信号と、バスのアイ
ドリングサイクル中に用いられる欠陥信号と、エラー欠
陥信号とを含む。コンソール/フロントパネル信号は、
直列データをシステムコンソールに送信したりそこから
受信したりするための信号と、始動時にブートプロセッ
サの特性を制御するためのブート信号と、システムバス
25上のプロセッサ31,35の消去可能なPROMを変更できる
ようにする信号と、フロントパネルのRUN LIGHTを制御
する信号と、あるノードのクロック理論回路にバッテリ
電力を供給する信号とを含む。その他の信号としては、
スペア信号に加えて、各ノードがその識別コードを定め
ることができるようにする識別信号を含む。
第2図は、システムバス25に接続されたノード60の一例
を示している。ノード60は、第1図に示される様にプロ
セッサであってもよいし、メモリであってもよいし、I/
Oユニットであってもよいし、I/Oインターフェイスであ
ってもよい。第2図に示す例では、ノード60は、ノード
に特定の理論回路65と、ノードバス67と、データインタ
ーフェイス61及びクロックデコーダ63を含むシステムバ
スインターフェイス64とを備えている。データインター
フェイス61、クロックデコーダ63及びノードバス67は、
システムバス25に接続されたノードのための標準的な要
素であるのが好ましい。ノードに特定の理論回路65は、
システムバスインターフェイス64とは異なった集積回路
を用いており、好ましくは、ノードの特定の機能を実行
するようにユーザによって指定された回路に加えて、ノ
ードバス67にインターフェイスする標準的な回路を含ん
でいる。一般に、データインターフェイス61は、ノード
60とシステムバス25との間の主たる理論的及び電気的な
インターフェイスであり、クロックデコーダ63は中央で
発生されるクロック信号に基づいてノード60へタイミン
グ信号を供給し、ノードバス67はデータインターフェイ
ス61とノードに特定の理論回路65との間の高速インター
フェイスをなす。
第2図に示されたノード60及びシステムバスインターフ
ェイス64の好ましい実施例では、クロックデコーダ63
は、システムバス25を経て送られるべき信号を形成する
ための制御回路を含んでおり、中央アービタ28から受け
取ったクロック信号を処理して、ノードに特定な理論回
路65及びデータインターフェイス61のためのタイミング
信号を得るようにする。クロックデコーダ63によって得
られたタイミング信号は中央で発生されたクロック信号
を用いているので、ノード60は、システムバス25と同期
して作動する。
第3図は、1つのバスサイクル、クロックデコーダ63に
よって受け取った中央アービタ28(第1図)からのクロ
ック信号、及びクロックデコーダ63によって発生される
幾つかのタイミング信号を示すタイミング図である。ク
ロックデコーダ63によって受け取られるクロック信号
は、第3図に示すように、Time H信号、Time L信号
及びPhase信号を含む。Time H及びTime Lは、基本
的なクロック信号の逆数であり、そしてPhase信号は、
基本的なクロック信号を3で分割することによって得ら
れる。クロックデコーダ63によって発生されたタイミン
グ信号は、C12、C23、C34、C45、C56及びC61を含み、こ
れらは全て第3図に示されている。データインターフェ
イス61によって要求されバスサイクル当たり一度生じる
これらのタイミング信号は、データインターフェイス61
に送られ、そしてデータインターフェイス61に送られた
タイミング信号と等価なものを含む1組のタイミング信
号がバッファされて、ノードに特定の理論回路65に送ら
れる。バッファ動作の目的は、ノードに特定の理論回路
65がタイミング信号を不適切にロードすることによって
システムバスインターフェイス64の動作に悪影響を及ぼ
さないようにすることである。クロックデコーダ63は、
クロック信号を使用して、各バスサイクルごとに6つの
サブサイクルを形成し、そしてこれらのサブサイクルを
使用して6つのタイミング信号CXYを形成する。但し、
X及びYは、1つのタイミング信号を形成するように合
成される2つの隣接するサブサイクルを表わしている。
システムバス25の各ノードは、そのクロックデコーダ63
によって発生されたそれ自身の対応する1組のタイミン
グ信号を有している。通常、対応する信号は、システム
20全体を通じて各ノードごとに全く同じ時間に生じる
が、クロックデコーダ63と多数のノードの他の回路との
間の変動により対応する信号間にタイミング変動を招
く。これらのタイミング変動は、一般に「クロックスキ
ュー」として知られている。
第4図は、データインターフェイス61の好ましい実施例
を示している。データインターフェイス61は、ノードバ
ス67の各ラインとシステムバス25の各ラインとの間に両
方向性の高速インターフェイスを与えるための一時的な
記憶回路及びバス駆動回路の両方を含んでいる。第4図
に示すようにデータインターフェイス61は、ノードバス
67からシステムバス25への通信路を形成するために記憶
要素70及び72とシステムバスドライバ74とを備えている
のが好ましい。又、データインターフェイス61は、シス
テムバス25からノードバス67への通信路を形成するため
に記憶要素80及びノードバスドライバ82も備えている。
データインターフェイス61の説明で用いたように、「記
憶要素」という用語は、一般に、透過ラッチやマスター
/スレーブ記憶要素のような双安定性の記憶装置を指す
ものであって、特定の手段を指すものではない。当業者
であれば、どの形式の記憶要素が適当であるか明らかで
あろう。
第4図に示すように、記憶要素70は、その入力がノード
バス67からデータを受け取るように接続されそしてその
出力が記憶要素72の入力に接続される。記憶要素72の出
力は、システムバスドライバ74の入力に接続され、そし
てその出力はシステムバス25に接続される。記憶要素70
及び72は、クロックデコーダ63によって発生されたタイ
ミング信号から導出されるノードバス制御信号76及び78
によって各々制御される。記憶要素70及び72は、ノード
バス67からシステムバス25へデータをパイプライン動作
するための2段の一時的な記憶手段を形成する。種々の
個数の記憶段を使用することもできる。
システムバスドライバ74は、システムバスドライブイネ
ーブル信号79によって制御される。システムバスドライ
バイネーブル信号79の状態により、システムバスドライ
バ74の入力は、その出力に接続されて記憶要素72の出力
のデータをシステムバス25に転送するか、又はその出力
からデカップルされる。システムバスドライブイネーブ
ル信号79がシステムバスドライバ74の入力と出力をデカ
ップルするときには、システムバスドライバ74がシステ
ムバス25に高インピーダンスを与える。又、システムバ
スドライブイネーブル79は、システムバス25から受け取
ったクロック信号と、ノードに特定の理論回路65から受
け取った制御信号とに基づいてクロックデコーダ63によ
って発生される。
記憶要素80は、その入力端子がシステムバス25に接続さ
れそしてその出力端子がノードバスドライバ82の入力に
接続される。ノードバスドライバ82の出力はノードバス
67に接続されて戻される。好ましくは、透過ラッチであ
る記憶要素80は、クロックデコーダ63によって発生され
たタイミング信号から導出されるシステムバス制御信号
85によって制御される。ノードバスドライブ信号87は、
システムバスドライブ信号79がシステムバスドライバ74
を制御するのと同様にノードバスドライブ82を制御す
る。従って、ノードバスドライブ信号87に応答して、ノ
ードバスドライブ82はその入力をその出力に接続するか
その入力をその出力からデカップルし、ノードバス67に
高インピーダンスを与える。
システムバス25を経ていかにデータが転送されるかを説
明するために、システムバスドライブイネーブル信号79
と制御信号85との間の関係を理解することが重要であ
る。ここに示す実施例では、この関係が第3図に示され
ている。システムバスドライブイネーブル信号79は、通
常、バスサイクルの始めから終りまで導出される。新た
なデータは、バスサイクルにおいてドライバ伝播及びバ
ス安定時間が経過した後のある時間にシステムバス25か
ら受け取られるようになる。好ましい実施例において
は、記憶要素80は透過ラッチである。制御信号85は、ク
ロックC45と理論的に透過である。バスのタイミング
は、制御信号85が否定される若干前にシステムバス25の
データが受け取られるように確保する。記憶要素80は、
制御信号85を否定する前の少なくとも設定時間に安定し
ていて且つ制御信号85を否定した後の保持時間中安定し
たまゝであるバスデータを記憶する。
ノードバス67は、ノードに特定の理論回路65とシステム
バス25との間でデータインターフェイス61により両方向
性のデータ転送を行なうことのできる非常に高速度のデ
ータバスであるのが好ましい。第2図に示されたノード
60の好ましい実施例では、ノードバス67は、システムバ
スインターフェイス64とノードに特定の論理回路65との
間の点/点接続を形成する相互接続手段である。然し乍
ら、本発明によれば、このような点/点相互接続は必要
とされない。
第5図は、システムバス25に接続された中央アービタ28
の好ましい実施例を示している。中央アービタ28は、シ
ステムバス25のためのクロック信号を発生すると共に、
システムバス25上のノードに対するバスの所有者関係を
許可する。中央アービタ28は、仲裁回路90と、クロック
回路95と、発振器97とを備えているのが好ましい。発振
器97は、基本的なクロック信号を発生する。クロック95
は、仲裁回路90のタイミング信号と、システムバス25上
でタイミングをとるための基本的なTime H、Time L
及びPhaseクロック信号とを発生する。仲裁回路90は、
コマンダ及びレスポンダの要求信号を受け取り、システ
ムバス25にアクセスしようとしているノード間の競合の
仲裁を果たし、そしてコマンダ及びレスポンダの要求に
対する上記待ち行列を維持する。又、仲裁回路90は、幾
つかの制御信号をクロック95へ供給する。
B.割り込みに応じる動作 本発明による割り込み要求発生ノードが第6図に参照番
号110で一般的に示されている。第2図に示されたノー
ド60の特性を持つノード110は、保留バスであるシステ
ムバス25に接続される。上記したように、システムバス
25は、割り込み要求メッセージ、割り込み確認メッセー
ジ及び割り込みベクターメッセージを含むメッセージ
を、バスに接続されるプロセッサやI/O装置のようなノ
ード間で転送する。ここに実施するように、ノード110
は、システムバスインターフェイス64と、システムプロ
トコルに基づいてメッセージを発生したり解読したりす
るための1組の発生器及びデコーダとによってバス25に
接続されている。ノードバス67は、ノード110内の要素
とシステムバスインターフェイス64との間でメッセージ
を転送できるようにするために設けられている。割り込
み要求を発するノード110はシステムバス25に割り込み
要求を送り、これらの要求は、その後、割り込みに応じ
るノードによって処理される。
本発明によれば、割り込み要求を発するノードは、該ノ
ードを割り込み要求のソースとして識別するためのIDデ
ータを含む割り込み要求メッセージをバスに供給するた
めの第1手段を備えている。ここに実施するように、こ
のような手段は、割り込み要求コマンド発生器118を備
えている。このコマンド発生器118は、バス25において
使用されるプロトコルに基づいてメッセージを形成し、
このメッセージは、そのプロトコルを用いる他のノード
によって割り込み要求メッセージとして確認できるファ
ンクション及びコマンドコードを含んでいる。
好ましい実施例においては、割り込み要求発生ノード11
0を識別するためのIDデータを有する割り込み要求メッ
セージを供給するためにスロットID信号がコマンド発生
器118に入力される。あるノードがコンピュータシステ
ムに含まれていてシステムバス25にアクセスするときに
は、多数の物理的なスロットを含むシステムバックプレ
ーンとノードとの間に物理的な接続がなされる。バック
プレーンへの接続に含まれる多数のワイヤは、バックプ
レーンと各々のノードとの間に嵌合されねばならない。
然し乍ら、これらワイヤの幾つかは、バックプレーン上
の各スロットに対して独特なものである。スロットに対
して独特なこれらワイヤには、そのスロットを他のスロ
ットの各々と区別するための特定のIDを発生するように
ハードコード化されるワイヤが含まれる。それ故、ノー
ドの存在するスロットに対する特定のIDでハードコード
化されたバックプレーンからの独特の1組のワイヤを用
いて、ノードがスロットID入力を発生器118へ発生する
のが好ましい。もちろん、割り込み発生ノード110を識
別するIDデータを発生してコマンド発生器118へ入力す
るやり方において種々の変更や修正をなすことができ
る。
好ましい実施例においては、割り込み要求コマンド発生
器118への更に別の入力がある。割り込み要求イネーブ
ル信号は、データ処理システム20内のノードの1つによ
って処理されねばならない割り込みをノード110が発生
することを必要とするある事象が生じたことを指示する
ために割り込み発生ノード110から発生器118へ入力され
る。
本発明によれば、割り込みノードは、割り込みに応じる
特定のノードを指定する行き先データを有する割り込み
要求メッセージを発生する手段を備えることもできる。
第6図に示されたノード110においては、コマンド発生
器118は、割り込み要求行き先マスクレジスタ120から行
き先データを受け取る。このレジスタ120のデータは、
レジスタをハードコード化したり、バス25を経て転送さ
れるメッセージを用いてレジスタにデータを書き込んだ
り或いはノード110内の他の要素の1つからレジスタ120
へデータを内部で書き込んだりといった多数の方法のい
ずれかでセットすることができる。
レジスタ120に記憶されたデータは、発生器118からバス
25へ送られる割り込み要求メッセージの行き先としてデ
ータ処理システム20内のどのノードが指定されるかを決
定する行き先マスクである。データ処理システム20内に
多数のノードが含まれておりそしてノード110によって
なされている割り込み要求に応じるためにこれらノード
の多くをリソースとして使用したい場合には、行き先マ
スク内のデータで複数のこれらノードを指定することが
できる。例えば、システム内の8個のノードがプロセッ
サでありそしてこれらプロセッサのうちの4個でノード
110からの割り込み要求に応じられるようにしたい場合
には、データ処理システム20内の1つの選択されたプロ
セッサに各々対応する4つの特定のビットがセットされ
るようにレジスタ120に記憶されたマスクを選択するこ
とができる。
本発明によれば、割り込み要求メッセージを発生するた
めの手段は、割り込み要求の優先順位レベルを指定する
割り込み優先順位レベル(IPL)データを有する割り込
み要求メッセージを発生する手段を備えることができ
る。例えば、電源事故のような事象に関連した割り込み
は、典型的に、高い優先順位レベルにセットされ、そし
てディスクドライブからのデータの入手のような事象に
関連した割り込みよりも迅速に処理されねばならない。
好ましい実施例においては、割り込み優先順位データが
ノード110によって発生器118に入力され、この割り込み
要求(IR)IPLデータは、ノード110によって現在発生さ
れている割り込み要求の優先順位レベルを指定する。
本発明によれば、割り込みを発するノードは、バス上の
割り込み確認メッセージを監視し、そしてその割り込み
発生ノードを指定すると共に割り込み要求メッセージの
IDデータに対応する行き先データを含む割り込み確認メ
ッセージをバス上で検出するための第2手段も備えてい
る。このような手段は、コマンドデコーダ122及び行き
先比較論理回路124を備えているのが好ましい。システ
ムバス25上のノードによってコマンドが転送されるとき
には、このコマンドがノード110によって受け取られ、
レスポンダの入力待ち行列126に記憶される。これは、
典型的に、コマンドデコード中に一時的な記憶装置とし
て用いられる先入れ先出しレジスタである。次いで、待
ち行列126のメッセージは、コマンドデコーダ122へ供給
される。システムバス25を経て送られる各々の割り込み
確認コマンドは、そのメッセージを割り込み確認コマン
ドとして識別するファンクション及びコマンドコードを
備えている。コマンドデコーダ122は、待ち行列126に記
憶されたメッセージが割り込み確認メッセージであるか
どうかを検出し、もしそうであれば、割り込み確認メッ
セージを受け取ったときに割り込み確認存在信号をアン
ドゲート128に出力する。
待ち行列126のメッセージが割り込み確認メッセージで
ある場合には、このメッセージが行き先データも含む。
コマンドデコーダ122は、この行き先データを行き先比
較論理回路124へ出力する。行き先比較論理回路124は、
行き先データをスロットID信号と比較する。この信号
は、前記したように、割り込みを発しているノード110
を識別するIDデータを含んでいる。システムバス25上の
割り込み確認メッセージが特定の割り込み発生ノード11
0を指定する行き先データを含んでいるときには、行き
先比較論理回路124が一致があることを指示する信号を
アンドゲート128へ出力する。アンドゲート128は、コマ
ンドデコーダ122が割り込み確認メッセージが存在する
ことを検出しそして行き先比較論理回路124がメッセー
ジにノード110を指定する行き先データが含まれている
ことを検出するときに、割り込みベクターイネーブル信
号をその出力としてアサートする。割り込みベクターイ
ネーブル信号は、割り込みベクター応答発生器130へ送
られる。
本発明の割り込み発生ノードによれば、割り込み発生ノ
ードを指定する行き先データを含む割り込み確認メッセ
ージの検出に応答して、割り込みベクターメッセージを
バスに供給するための第3手段が設けられている。ここ
に実施するように、このような手段は、割り込みベクタ
ー応答発生器130を備えている。この応答発生器130は、
入力データをシステムプロトコルによって要求されるフ
ォーマットのメッセージに変換するという点でコマンド
発生器118と同様である。応答発生器130は、アンドゲー
ト128からの割り込みベクターイネーブル信号レベルに
よってイネーブルされる。割り込み確認メッセージに応
答して、割り込みを発するノード110によってシステム
バス25に送られる情報は、ベクターレジスタファイル13
2に記憶される。第6図に示すように、ベクターレジス
タファイル132は、ベクターレジスタ134、136、138及び
140を備えている。
第6図に示す本発明の好ましい実施例においては、多数
のベクターレジスタが使用される。というのは、別々の
組のプログラム命令の実行によって処理を行なう必要の
ある別々の事象に応答してノード110が割り込み要求メ
ッセージを発生できるからである。それ故、本発明の割
り込み発生ノードは、割り込み確認メッセージからの優
先順位レベルデータに基づいて複数の割り込みベクター
メッセージの1つを選択する手段を含むことができる。
ここに実施するように、この手段は、ベクターレジスタ
ファイル132と、ベクターレジスタファイル132のベクタ
ーレジスタの1つに含まれた割り込みベクターデータを
選択するためのマルチプレクサ142とを備えている。
バス25上の割り込み確認メッセージには、割り込みに応
じるノードが処理を行なう準備をした割り込み要求メッ
セージの優先順位レベルを指定する割り込み確認割り込
み優先順位レベル(I.A.IPL)データが設けられるのが
好ましい。このI.A.IPLデータは、コマンドデコーダ122
によってマルチプレクサ142に供給され、このマルチプ
レクサは、受け取ったI.A.IPLデータに基づいて割り込
みベクターデータを選択する。その結果、選択された割
り込みベクターデータは、割り込みベクター応答発生器
130に供給され、そしてこの発生器130によって発生され
る割り込みベクターメッセージに含まれる。次いで、こ
の応答発生器130は、システムバス25へ割り込みベクタ
ーメッセージを出力し、割り込みに応じるノードによっ
てこのメッセージを受け取ることができるようにする。
又、本発明の割り込み発生ノードは、割り込みに応じる
特定のノードを識別するソースデータを有した割り込み
ベクターメッセージを発生するための手段も含むことが
できる。好ましい実施例では、割り込みに応じるノード
によって与えられてノード110によって検出される割り
込み確認メッセージは、割り込みに応じる特定のノード
を割り込み確認メッセージのソースとして識別するため
のソースデータを備えている。このソースデータは、コ
マンドデコーダ122から割り込みベクター応答発生器130
へ送られる。この発生器130が割り込みベクターメッセ
ージを発生するときには、コマンドデコーダ122から受
け取ったソースデータを用いて、ソースデータを有する
割り込みベクターメッセージをバスに供給する。割り込
みベクターメッセージにソースデータを含ませたことに
より、割り込みに応じる特定のノードによって要求され
た割り込みベクターを容易に受け取ることができるよう
になる。
割り込みに応じるノードで、本発明の原理を実施したノ
ードが、第7図及び第8図に参照番号144で一般的に示
されている。スロットID信号、システムバスインターフ
ェイス64、ノードバス67、入力待ち行列、コマンド発生
器、デコーダ、及び第7図に示された行き先比較論理回
路は、その構造及び動作が、ノード110について第6図
に示されて割り込み発生ノード110の説明で述べた対応
する要素と同様である。第6図に示された要素に関連し
てこれらの要素を用いると、ノードが割り込み要求を出
すノード及び割り込みに応じるノードの両方の機能を果
たすことができるようになる。割り込みに応じるノード
144は、割り込み要求を出すノードによって供給された
バス25上の割り込み要求メッセージを処理する。ノード
144は、システムバスインターフェイス64及び1組の発
生器/デコーダを介してシステムバス25へ接続される。
本発明の割り込みに応じるノードは、割り込み発生ノー
ドを識別するIDデータを含むバス上の割り込み要求メッ
セージを検出するための第4手段を備えている。保留バ
ス25を経て転送されるメッセージは、割り込みに応じる
ノード144によってレスポンダの入力待ち行列146に記憶
され、この待ち行列は、コマンドデコーダ中に一時的な
記憶装置として使用される先入れ先出しレジスタであ
る。各々の記憶されたメッセージは、検出手段に含まれ
たコマンドデコーダ148に供給される。システムバス25
を経て転送される割り込み要求メッセージは、それを割
り込み要求メッセージとして識別するファンクション及
びコマンドコードを含んでおり、デコーダ148は、バス2
5上の割り込み要求メッセージの検出に応答してアンド
ゲート150へ割り込み要求存在信号を供給する。
割り込みに応じるノード144の行き先比較論理回路152
は、割り込み要求メッセージの行き先データを検査する
のに用いられる。前記したように、割り込み要求発生ノ
ード110によって与えられた割り込み要求メッセージ
は、割り込みに応じる特定のノードを指定するための行
き先データを含むことができる。行き先マスクの形態で
あるこの行き先データは、デコーダ148により行き先比
較論理回路152へ出力される。比較論理回路152は、行き
先データと、割り込みに応じるノード144を独特に識別
するスロットID信号とを比較する。割り込みに応じるノ
ード144が行き先マスクにおいて指定又は選択されたノ
ードの1つである場合には、比較論理回路152が一致を
示す信号をアンドゲート150に発生する。好ましい実施
例においては、アンドゲート150は、割り込みに応じる
ノード144を指定する行き先データを含む割り込み要求
メッセージが検出されたことを指示するセット記憶要素
信号を発生する。
本発明によれば、割り込みに応じるノードは、割り込み
発生ノードからの割り込み要求が保留されていることを
指示するための第5手段も備えている。割り込みに応じ
るノード144においては、このような指示手段は記憶ア
レイ154によって実施される。割り込み要求を発生する
特定の割り込み発生ノードは、割り込み発生ノード110
によりバスに送られた割り込み要求メッセージに含まれ
た割り込みノードIDデータを用いてノード144によって
決定される。この情報は、次いで、対応する割り込み要
求ノードからの割り込み要求が保留中であることを指示
するために記憶アレイ154を用いて記憶される。
本発明によれば、割り込みに応じるノードは、種々の割
り込み発生ノードに各々対応するノード記憶要素を含む
記憶手段を有することができ、これは、対応するノード
からの割り込み要求が保留中であるかどうかを指示す
る。ノード144においては、このような記憶手段が記憶
アレイ154より成るように実施される。
本発明の割り込みに応じるノードは、対応する割り込み
発生ノードを割り込み要求のソースとして識別するIDデ
ータを含む割り込み要求メッセージの検出に応答してノ
ード記憶要素の1つをセットするための手段も備えてい
る。これは、対応する割り込みノードが保留中の割り込
み要求を有していることを指示する。
記憶アレイ154の好ましい実施例が第8図に示されてい
る。記憶要素はアレイ154に含まれており、特定の割り
込み発生ノードに応答する。好ましくは、セット/リセ
ットフリップ−フロップが記憶要素として用いられ、各
記憶要素156が特定の割り込み発生ノードに対応するよ
うになっている。第7図及び第8図に示されたように、
割り込み発生ノードのIDデータは、コマンドデコーダ14
8からデマルチプレクサ158へ出力される。割り込み発生
ノードのIDデータは、割り込み発生ノードからシステム
バス25に送られる割り込み要求メッセージに含まれる。
デマルチプレクサ158は、IDデータに応答して、単一の
ノード選択ラインを作動すると共に、多数のアンドゲー
ト160の1つをイネーブルする信号を発生する。各々の
アンドゲートは、特定の割り込み発生ノードに対応する
記憶要素156のセット端子に接続されている。アンドゲ
ート150からのセット記憶要素信号も各々のアンドゲー
ト160によって受け取られる。従って、アンドゲート160
はセット手段として働く。その結果、特定の割り込み発
生ノードに対応する単一記憶要素156は、そのノードか
らの保留中の割り込み要求があることを示すようにセッ
トされる。
又、本発明は、割り込み発生ノードを指定する行き先デ
ータを含む割り込み確認メッセージがバスに供給される
のに応答して特定の割り込み発生ノードに対応するノー
ドの記憶要素をクリアするための手段も含むことができ
る。ここに実施するように、システムバス25に送られる
割り込み確認メッセージは、ノード110を指定する行き
先データであって、割り込みに応じるノードが処理の準
備をしたところの割り込み要求を有するデータを含んで
いる。この行き先データは、コマンドデコーダ148によ
って記憶アレイ154へ出力され、第8図に1組の行き先
データラインによって示されている。各ラインは多数の
アンドゲート162の1つにイネーブル入力を供給する。
その結果、システムバス25上の割り込み確認メッセージ
に応答して、選択されたアンドゲート162がイネーブル
される。選択される特定のアンドゲート162は、割り込
み確認メッセージに含まれた行き先データによって左右
される。選択されたアンドゲート162の出力は、割り込
み確認メッセージの行き先として指定された特定の割り
込み発生ノードに対応する記憶要素156のリセット入力
と接続される。割り込み確認メッセージに応答して、コ
マンドデコーダ148は、アンドゲート162の各々に割り込
み確認存在信号を出力し、記憶要素をクリアさせる。従
って、アンドゲート162はクリア手段として働く。その
結果、特定のノードからの割り込み要求が処理されてい
ることを割り込み確認メッセージが指示するときに、ノ
ード110に対応する単一の記憶要素156がクリアされる。
割り込みに応じるノードは、各記憶要素に対応する割り
込み発生ノードの識別を指定する手段を含むことができ
る。ここに実施するように、このような指定手段は、エ
ンコーダ164を備えている。各々の記憶要素156からの出
力はエンコーダ164に接続される。エンコーダ164はある
所定の順序で各入力を走査し、セットされた記憶要素15
6の特定の1つを選択する。エンコーダ164は、ノード14
4によって処理される特定の割り込み発生ノードを識別
する選択されたノードデータを出力する。第7図に示す
ように、この選択されたノードデータは、記憶アレイ15
4から割り込み確認コマンド発生器166へ出力され、割り
込みに応じるノードによって処理されている特定の割り
込み発生ノードの識別を指定する。
本発明によれば、割り込みに応じるノードは、その割り
込みに応じるノードが特定の割り込み発生ノードからの
割り込み要求メッセージを処理する用意ができたときに
その割り込み発生ノードを指定する行き先データを含む
割り込み確認メッセージをバスに供給するための第6手
段を備えている。ここに実施するように、割り込み確認
メッセージを発生する手段は、割り込み確認コマンド発
生器166を備えている。好ましくは、システムバス25か
ら受け取られた割り込み要求メッセージは、特定の割り
込み発生ノード110を識別するIDデータを含んでいる。
前記したように、このIDデータは、デコーダ148からデ
マルチプレクサ158へ出力され、記憶アレイ154における
特定の割り込み発生ノード110に対応する記憶要素をセ
ットするのに用いられる。記憶要素156の各々からの出
力はオアゲート168の1つに接続される。各々のオアゲ
ート168は、割り込みに応じるノード内の他の論理要素
に送られる割り込み要求保留出力を有している。この割
り込み要求保留出力は、保留中の割り込み要求が存在す
ることを指示する。ノード144が割り込み要求に応じる
用意ができたときに、CPUのようなノード144の論理回路
が割り込み確認コマンド発生器166へ割り込み確認イネ
ーブル信号を発生する。この発生器166は、エンコーダ1
64が選択されたノードデータをこの発生器166へ出力す
るので保留中の割り込み要求を有する特定の割り込み発
生ノードを指定する行き先データを含む割り込み確認メ
ッセージを発生することができる。選択されたノードデ
ータは、発生されている割り込み確認メッセージの行き
先である特定の割り込み発生ノード110の識別を指定す
る。次いで、発生器166は、割り込み確認メッセージを
システムバス25に供給する。
本発明によれば、割り込みに応じるノードは、その割り
込みに応じるノードを識別するソースデータを含むこと
のできる割り込みベクターメッセージをバス上で検出す
るための第7の手段も備えている。ここに実施しそして
第7図に示されているように、ノード144は、システム
バス25を経て転送されたメッセージを記憶するための先
入れ先出しレジスタであるコマンダ入力待ち行列170を
備えている。記憶されたメッセージは、検出手段である
応答デコーダ172に転送される。デコーダ172は、割り込
みベクターメッセージの存在を検出すると、アンドゲー
ト174をイネーブルする。本発明の好ましい実施例で
は、システムバス25上の割り込みベクターメッセージ
は、割り込みに応じる特定のノード144を指定するソー
スデータを備えている。このソースデータは、デコーダ
172によって行き先比較論理回路176へ出力され、この論
理回路は、このデータと、割り込みに応じるノード144
を独特に識別するスロットID信号とを比較する。ノード
144が割り込みベクターメッセージに含まれた割り込み
ベクターデータの意図された行き先である場合には、比
較論理回路176への入力が一致し、該回路176がアンドゲ
ート174をイネーブルする。アンドゲート174の上記入力
の両方がイネーブルされたときには、アンドゲート174
が割り込みベクター有効信号をノード144の論理回路へ
アサートする。又、応答デコーダ172は、割り込みベク
ターメッセージに含まれた割り込みベクターデータをノ
ード144の論理回路へ出力する。この情報により、割り
込みに応じるノード144は、割り込み発生ノード110によ
って発生された悪込み要求に対応するプログラムのスタ
ートアドレスを計算することができる。好ましくは、割
り込みに応じるノード144は、このノード144が割り込み
確認メッセージをシステムバス25に発生した後に待機状
態に入ってシステムバス25からの割り込みベクターメッ
セージの受信を待機するCPUを含む。
本発明の1つの特徴によれば、割り込みに応じるノード
は、そのノードが保留中の割り込み要求に応じる準備が
できたときにバスの制御権を得ると共に、割り込み確認
メッセージを保留バスに供給する前に所定の時間中ヌル
・オペレーションを実行するための手段を備えている。
ここに実施されそして第7図に示されたように、このよ
うな手段は、割り込み確認コマンド発生器166を備えて
いる。割り込み確認コマンド発生器166は、割り込み確
認メッセージをシステムバス25に供給する準備ができた
ときに、システムバス25へのアクセスを要求するための
コマンダ要求信号を出力する。ノード144のバス25への
アクセスが許されると、割り込み確認メッセージの発生
器166は、ヌル・オペレーションとして解釈されるバス
サイクルをシステムバス25へ供給することによって動作
を開始する。バスに送られるこれらのサイクルは、「ノ
ー・オペレーション」ファンクションコードを含んでお
り、このコードは、コンピュータシステムのプロトコル
により、コンピュータシステムの各ノードによりオペレ
ーションの実行を要求しないものとして解釈される。ヌ
ル・オペレーションは、実際の割り込み確認メッセージ
がシステムバス25に送られる前に発生器166によって与
えられる。所定の時間待機することにより、ノード144
は、特定の割り込み発生ノード110が割り込みに応じる
別のノードによってそれまで処理されていない保留中の
割り込み要求をまだ有するように確保する。上記所定の
時間は、記憶要素をクロアする動作に関連した「パイプ
ライン」遅延を考慮するもので、これは、バス25にわた
って割り込み確認メッセージを送信した後に更に別のサ
イクルを完了しなければならないというものである。従
って、この所定時間の待機により、ノード144は、記憶
アレイ154の記憶要素が、特定の割り込み発生ノード110
が保留割り込み要求をまだ有しているかどうかを正確に
指示するコヒレントな情報を発生するよう確保する。
第1図ないし第8図に示されたデータ処理システム20の
好ましい実施例においては、割り込み確認メッセージが
バス25に送られた後に、割り込みに応じるノードがそれ
に対応する記憶要素をクリアするのに約4ないし8個の
バスサイクルが必要である。それ故、割り込み確認メッ
セージを発生する前にクリア動作が完了するのを待機す
ることにより、記憶アレイは、全て、そのときまでの割
り込み要求状態情報を含む。ノード144がシステムバス2
5の制御権を得そしてヌル・オペレーションを実行する
ときには、それ以上の割り込み確認メッセージも割り込
み要求メッセージもシステムバス25に送ることができな
い。
ここに実施するように、オアゲート168の出力は、割り
込み確認コマンド発生器166によって受け取られ、所定
時間が終る前に割り込み要求がまだ保留であるかどうか
指示する。信号が生じない場合には、保留中の割り込み
要求がないことを指示し、割り込み確認発生器166は、
割り込み確認メッセージを保留バスに発生する前に中止
される。
ノード110からの割り込み要求はもはや保留中でない
が、異なった割り込み要求が記憶アレイ154内の他の記
憶要素においてまだ保留中である場合には、オアゲート
168の出力がこの保留を指示し、割り込み確認発生器166
へ出力される選択されたノードデータは、保留中の割り
込み要求を有するノードの1つの識別を表わす。第7図
及び第8図に示された好ましい実施例においては、エン
コーダ164が記憶要素156からの1組の入力を走査し、セ
ットされた記憶要素の1つを選択し、そしてその記憶要
素の識別を選択されたノードデータとして発生器166へ
供給する。
前記したように、本発明による割り込みに応じるノード
は、特定の割り込み発生ノードを指定する行き先データ
を含む割り込み確認メッセージがノードによってバスに
供給されるのに応答してその特定の割り込み発生ノード
に対応する記憶要素をクリアするための手段を備えてい
る。それ故、特定の割り込み発生ノード110からの割り
込み要求がデータ処理システム20内の割り込みに応じる
いずれかのノードによって処理されているときには、そ
の特定の割り込み発生ノード110に対応する記憶要素156
がクリアされて、ノード110の割り込み要求が処理され
ていることを指示する。これは、割り込みに応じるノー
ド144が付加的な割り込み確認メッセージを供給するの
を阻止すると共に、該ノードが保留中の割り込み要求を
もはや有していない特定のノード110を処理しようと試
みるのを阻止する。
本発明によれば、割り込みに応じるノードは、その割り
込みに応じるノードを識別するためのソースデータを有
する割り込み確認メッセージを発生するための手段を含
むこともできる。このソースデータが供給されることに
より、割り込み確認メッセージが既に与えられている特
定の割り込みに応じるノード144へ割り込みベクターメ
ッセージが容易に向けられるようになる。第7図に示す
ように、割り込み確認発生器166には、割り込みに応じ
るノード144を独特に識別するスロットID信号が供給さ
れる。その結果、発生器166は、割り込みに応じるノー
ド144を識別するソースデータを含む割り込み確認メッ
セージを形成することができる。
本発明の別の特徴によれば、割り込みに応じるノード
は、割り込みに応じるノードに対する処理の優先順位レ
ベルを指定するための処理優先順位レベル手段であっ
て、割り込み要求メッセージの優先順位レベルがその処
理優先順位レベルに等しいときにそのノードが割り込み
要求に応じる準備ができたことを指示するための優先順
位レベル手段を備えることができる。ここに実施するよ
うに、割り込みに応じるノード144は、そのノードが保
留中の割り込み要求に応じる準備ができたことを指示す
る割り込み確認イネーブル信号をコマンド発生器166に
アサートすることができる。処理IPL(割り込み優先順
位レベル)データは、処理することのできる1組の選択
された保留中の割り込み要求を指定し、そして割り込み
確認イネーブル信号と共に、処理優先順位レベル手段の
ファンクションを果たす。好ましい実施例においては、
割り込み要求メッセージは、割り込み要求の優先順位レ
ベルを指定するIPLデータを含み、そしてこのIPLデータ
は、コマンドデコーダ148によって記憶アレイ154に出力
される。
又、本発明は、特定の割り込み発生ノードに対応する記
憶要素を取り込み要求メッセージの指定の優先順位レベ
ルにセットするための手段と、その優先順位レベルにお
いて特定の割り込み発生ノードからの保留中の割り込み
要求があることを指示する手段とを含むことができる。
同様に、本発明は、特定の優先順位レベルにおいて特定
の割り込み発生ノードに対応する記憶要素をクリアし、
これにより、指定のIPLにある割り込み発生ノードの割
り込み要求が処理されていることを指示するための手段
を含むことができる。ここに実施するように、このよう
な手段は、アンドゲート160及び162を含んでいる。好ま
しい実施例のシステムプロトコルによれば、ノード144
によって発生される割り込み確認メッセージは、割り込
みに応じるノードが処理の準備をしたところの割り込み
要求メッセージの優先順位レベルを指定するデータも含
んでいる。
好ましい実施例において、割り込み要求メッセージ又は
割り込み確認メッセージがシステムバス25から割り込み
に応じるノード144によって受け取られるときには、コ
マンドデコーダ148によって記憶アレイ154に出力される
IPLデータを含んでいる。ノード144は記憶要素の多数の
バンクを使用することができ、各バンクは別々のIPLに
対応し、各バンクの記憶要素は各々のあり得べき割り込
み発生ノードに対応している。デマルチプレクサ177は
ノード144の記憶アレイ154に含まれており、要求又は確
認されている割り込みの優先順位レベルデータに基づい
て記憶要素の多数のバンクの1つを選択する。各特定の
優先順位レベルにおいて各特定の割り込み発生ノードご
とに別々の記憶要素156がある。
割り込み要求メッセージがシステムバス25に送られたと
きには、デマルチプレクサ177は、イネーブルされるア
ンドゲート160が指定の優先順位レベルに対応する記憶
要素156に接続されたもののみとなるように確保する。
それ故、割り込み要求メッセージのIPLデータによって
指定された優先順位レベルにある特定のノードに対応す
る記憶要素のみがセットされる。同様に、割り込み確認
メッセージがシステムバス25に送られたときには、デマ
ルチプレクサ177は、イネーブルされるアンドゲート162
が割り込み確認メッセージに含まれたIPLデータに対応
する記憶要素156に接続されたもののみであるよう確保
する。その結果、IPLデータによって指定された優先順
位レベルにある特定の割り込み発生ノードに対応する記
憶要素のみがクリアされて、どの割り込み要求が処理さ
れているかを指示する。
好ましくは、マルチプレクサ178は、指定のIPLにおける
特定の割り込み発生ノードに対応する記憶要素を選択す
るための手段の一部分としてノード144に含まれる。各
指定の優先順位レベル、ひいては、各バンクに関連した
別々のオアゲート168があり、これらオアゲート168から
の出力はノード144の他の論理要素及びマルチプレクサ1
80に送られる。
処理IPLデータは、ノード144によってマルチプレクサ17
8に送られ、割り込み確認発生器166への選択されたノー
ドデータ入力が、ノード144によって発生された処理IPL
データで指定されたものに等しいIPLにおいて保留中の
割り込み要求を有する特定の割り込み発生ノードに対応
するようになっている。割り込みに応じるノードは、典
型的に、割り込み要求に応じるためのCPUを含んでい
る。処理IPLデータは、例えば、割り込みに応じるノー
ド144のCPUが処理の準備をしたところの割り込み要求の
優先順位レベルを決定する。CPUは、その動作中に、特
定のIPLで作動し、これはIPLが命令を実行するにつれて
変化する。
CPUは、オアゲート168の出力を周期的に検査して、CPU
がそのとき動作している割り込み優先順位レベルより高
いIPLにおいて保留中の割り込み要求があるかどうかを
決定する。CPUの割り込み優先順位レベルより高いIPLに
おいて保留中の割り込み要求がある場合には、ノード14
4は、割り込み確認イネーブル信号をアサートすると共
に、処理IPLデータを割り込み確認コマンド発生器へ供
給して、ノード144が指定のIPLにおける保留中の割り込
み要求に応じる準備ができたことを指示する。ノード14
4は、指定の処理割り込み優先順位レベル(処理IPL)デ
ータに対応して割り込み要求が保留中であるところの記
憶要素のなかから特定のノードIDを選択する。マルチプ
レクサ178は、エンコーダ164の1つから出力を選択し、
選択されたノードデータを発生器166へ出力する。この
データは、処理IPLデータによって指定された優先順位
レベルに保留中の要求を有する特定の割り込み発生ノー
ドを識別する。
本発明の好ましい実施例では、マルチプレクサ180から
割り込み確認コマンド発生器166へ出力されるべき割り
込み要求保留信号は処理IPLデータに基づいてオアゲー
ト168の出力から選択される。ヌル・オペレーションが
所定時間行なわれた後に、処理IPLデータによって指定
された優先順位レベルに保留中の割り込み要求がない場
合には、割り込み確認発生器166が中止され、割り込み
確認メッセージを発生しない。
又、好ましい実施例では、割り込み確認発生器166によ
って形成された割り込み確認メッセージは、ノード144
によって処理されている割り込み要求メッセージの割り
込み優先順位レベルを指定するIPLデータを含んでい
る。発生器166は、処理IPLデータを入力として受け取
り、このIPLデータをバスに送られる割り込み確認メッ
セージに含む。
本発明の割り込みに応じるシステム及び方法の全体の作
用を理解するために、第9A−B図にフローチャートが示
されている。このフローチャートに示された方法では、
システムバスは、そのノードを識別するIDデータを含む
割り込み要求メッセージを割り込み発生ノードから受け
取る。割り込みに応じるノードは、その割り込みに応じ
るノードが割り込み要求メッセージを処理する準備がで
きたときに特定の割り込み発生ノードを指定する行き先
データを含む割り込み確認メッセージをシステムバスに
供給する。割り込み発生ノードは、バス上の割り込み確
認メッセージがそれ自体を指定する行き先データを含ん
でいるかどうか検出する。そのノードを指定する行き先
データを含む割り込み確認メッセージの検出に応答し
て、割り込み発生ノードは割り込みベクターメッセージ
をバスに供給する。好ましくは、割り込みに応じるノー
ドは、割り込み要求メッセージの優先順位レベルを指定
するIPLデータを発生し、割り込み発生ノードがIPLデー
タに基づいて複数の割り込みベクターメッセージの1つ
を選択できるようにする。
第9A図及び第9B図のフローチャートのステップ182にお
いて、割り込み発生ノード110はバスへのアクセスを仲
裁する。バスに対する競合と戦うために、ノードはバス
要求信号を出力しなければならない。ステップ184にお
いて、ノード110はいずれのアクセスに許可が出たかを
決定する。さもなくば、ノード110はステップ182へ復帰
する。バスアクセスが許可された場合には、ステップ18
6において、割り込み発生ノードは割り込み要求メッセ
ージをシステムバスに送信する。割り込み要求メッセー
ジは、メッセージを割り込み要求コマンドとして識別す
るファンクション及びコマンドコードと、割り込み要求
の優先順位レベルを指定するIPLデータと、要求に応じ
ることのできるノードを指定するための行き先マスク
と、割り込み要求のソースとしてノード110を指定するI
Dデータとを備えている。ステップ188において、行き先
データによって指定された割り込みに応じるノード144
は、割り込み要求メッセージのIPLデータ及びIDデータ
に対応する記憶要素をセットする。記憶要素をセットす
ることは、ノード144によって処理できる保留中の割り
込み要求があることを指示する。ステップ190におい
て、ノード144の記憶アレイ154からの信号レベルは、保
留中の割り込み要求があることをノード144の論理回路
に指示する。ステップ192において、割り込みに応じる
ノード144は特定の割り込み優先順位レベル(IPL)で動
作する。ステップ194において、ノード144の現在の動作
IPLより高いIPLを有する保留中の割り込み要求があるか
どうかの判断がなされる。もしなければ、ノード144は
ステップ192に続く。
保留中の割り込み要求のIPLがノード144の動作IPLより
大きい場合には、ノード144がシステムバスへのアクセ
スを仲裁する。第7図に示すように、発生器166は、ア
クセスを要求するコマンダ要求信号を出力する。ステッ
プ198において、バスアクセスが許可されない場合に
は、ノード144がステップ196に続く。好ましい実施例に
おいてバスアクセスが許可されたときには、ノード144
がステップ200においてバスへのアクセスを得た後に一
連のヌル・サイクルを発生し、その記憶アレイ154が手
前の割り込み確認メッセージを表わすべく更新できるよ
うにされる。
ステップ202において、ノード144は、記憶アレイ154が
指定のIPLにおいて保留中の割り込み要求がまだあるこ
とを指示するかどうか判断する。もしなければ、割り込
みに応じるノード144は、ステップ218へ至り、他のレベ
ルにおける保留中の割り込み要求が存在するかどうか判
断する。保留中の割り込み要求がまだ存在する場合に
は、ステップ204において、割り込みに応じるノード
は、指定のIPLにある特定の割り込み発生ノードに対応
する割り込み要求が保留中であることを指示するために
セットされる記憶要素の1つを選択する。
ステップ206において、ノード144は、割り込み確認メッ
セージをバスへ供給する。割り込み確認メッセージは、
メッセージを確認コマンドとして識別するファンクショ
ン及びコマンドコードと、IPLデータと、ノード144を割
り込み確認メッセージのソースとして識別するソースデ
ータと、ノード110を指定する行き先データとを含んで
いる。これにより、システム内の割り込みに応じるノー
ドは、処理されている割り込み要求メッセージに対応す
る記憶要素を最終的にクリアする。
ステップ208において、割り込み確認メッセージは、該
メッセージの行き先データによって指定された割り込み
発生ノード110によって検出される。ステップ210におい
ては、割り込み発生ノード110がバスを仲裁する。ステ
ップ212においてバスへのアクセスが許可されない場合
には、ノード110がステップ210に続く。ノード110がバ
スの制御権を得た場合には、割り込み発生ノードは、ス
テップ214において、割り込み確認メッセージに含まれ
た優先順位データに対応する割り込みベクターメッセー
ジをバスに供給する。割り込みベクターメッセージは、
割り込みに応じるノード144を識別するソースデータ
と、メッセージが割り込みベクターメッセージであるこ
とを指示するファンクションコードと、保留中の割り込
み要求に応じるためにプログラムのスタートアドレスを
計算する際にノード144によって必要と去れる割り込み
ベクターデータとを含んでいる。
ステップ216において、ソースデータによって指示され
た割り込みに応じるノード144は、待機状態にあり、割
り込みベクターメッセージを検出する。このノードは、
この割り込みベクター情報を用いて割り込み処理ルーチ
ンを実行する。最終的に、ステップ218において、ノー
ド144は、保留中の割り込み要求が記憶アレイ154によっ
て指示されるかどうか判断する。もしそうでなければ、
方法がステップ182へ復帰する。保留中の割り込み要求
が他にもあれば、方法はステップ192へ続く。
上記説明において、割り込み発生ノードは、ディスクド
ライブやディスクドライブ制御器のような入力/出力装
置を含むことができると共に、多数の種々のI/O装置を
システムバス25に接続するのに用いるノードを含むこと
ができる。同様に、割り込みに応じるノードは、割り込
み要求に応じるための処理手段を含むことができる。典
型的に、割り込みに応じるノードは、割り込み要求に応
じるためにCPUを含む。更に、単一のノードが割り込み
要求を発生したり処理したりすることができる。
本発明の範囲又は精神から逸脱することなく本発明にお
いて種々の修正や変更がなされ得ることが当業者に明ら
かであろう。従って、本発明は、請求の範囲内に入る変
更や修正及びその等効物も網羅するものとする。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】割り込み要求を発生するノードと割り込み
    に応じるノードとの間でメッセージを転送するために保
    留バスにおいて割り込み機能を実行する方法において、
    この方法が保留バス、割り込み発生ノード、及び割り込
    みに応じるノードを含むデータ処理システムによって、 上記割り込み発生ノードを識別するためのIDデータを含
    む割り込み要求メッセージを上記割り込み発生ノードか
    らバスへ供給し、 割り込みに応じるノードにおいてバス上の割り込み要求
    メッセージを監視して、割り込み要求ノードを指定する
    IDデータを含む割り込み要求メッセージを検出し、 上記割り込みに応じるノードが割り込み要求メッセージ
    を、割り込みノードを識別するIDデータを含む割り込み
    要求メッセージの検出に応じて、処理する準備ができた
    ときに上記割り込み発生ノードを指定する行き先データ
    を含む割り込み確認メッセージを上記割り込みに応じる
    ノードからバスへ供給し、 上記割り込み発生ノードにおいてバス上の割り込み確認
    メッセージを監視して、その割り込み発生ノードを指定
    する行き先データを含む割り込み確認メッセージを検出
    し、そして 上記割り込み発生ノードを指定する行き先データを含む
    割り込み確認メッセージの検出に応答して上記割り込み
    発生ノードからバスへ割り込みベクターメッセージを供
    給することを特徴とする方法。
  2. 【請求項2】割り込み要求を発生するノードと割り込み
    に応じるノードとの間でメッセージを転送するために保
    留パスにおいて割り込み機能を実行する方法において、
    この方法が保留バス、割り込み発生ノード、及び割り込
    みに応じるノードを含むデータ処理システムによって、 上記割り込み発生ノードを識別するためのIDデータと、
    割り込み要求メッセージの優先順位レベルを指定する優
    先順位レベルデータとを含む割り込み要求メッセージを
    上記割り込み発生ノードからバスへ供給し、 割り込みに応じるノードにおいてバス上の割り込み要求
    メッセージを監視して、割り込み要求ノードを指定する
    IDデータを含む割り込み要求メッセージ及び割り込み要
    求メッセージの優先順位レベルを指定する優先順位レベ
    ルデータを検出し、 上記割り込みに応じるノードが指定の優先順位レベルに
    おいて割り込み要求メッセージを処理する準備ができた
    ときに、上記割り込み発生ノードを指定する行き先デー
    タと、割り込み要求メッセージの優先順位レベルを指定
    する優先順位レベルデータとを含む割り込み確認メッセ
    ージを、割り込み要求ノードを識別するIDデータ及び割
    り込み要求メッセージの優先順位レベルを指定する優先
    順位レベルデータの検出に応じて、上記割り込みに応じ
    るノードからバスへ供給し、 上記割り込み発生ノードにおいてバス上の割り込み確認
    メッセージを監視して、その割り込み発生ノードを指定
    する行き先データと、割り込み要求メッセージの優先順
    位レベルを指定する優先順位レベルデータとを含む割り
    込み確認メッセージを検出し、そして 上記割り込み発生ノードを指定する行き先データと、割
    り込み要求メッセージの優先順位レベルを指定する優先
    順位レベルデータとを含む割り込み確認メッセージの検
    出に応答して上記割り込み発生ノードからバスへ割り込
    みベクターメッセージを供給することを特徴とする方
    法。
  3. 【請求項3】割り込み要求に応じてシステムにおいて、
    割り込み要求メッセージ、割り込み確認メッセージ及び
    割り込みベクターメッセージを含むメッセージを転送す
    るための保留バスと、 上記バスに接続された割り込み発生ノードと、 上記バスに接続された割り込みに応じるノードとを具備
    し、上記割り込み発生ノードは、 割り込み発生ノードを識別するための割り込み発生ノー
    ドIDデータを含む割り込み要求メッセージをバスに供給
    するための、上記保留バスに接続された第1手段と、 バス上の割り込み確認メッセージを監視しそして割り込
    み発生ノードを指定する行き先データを含む割り込み確
    認メッセージを検出するための、上記保留バスに接続さ
    れた第2手段と、 割り込み発生ノードを指定する行き先データを含む割り
    込み確認メッセージの検出に応答して割り込みベクター
    メッセージをバスに供給する、上記第2手段及び前記バ
    スに接続された第3手段とを備えており、 そして上記割り込みに応じるノードは、該ノードが割り
    込み要求メッセージを処理する準備ができたときに割り
    込み確認メッセージを発生するもので、 上記割り込み発生ノードによって供給されたバス上の割
    り込み要求メッセージを検出する、上記バスに接続され
    た第4手段と、 上記割り込み発生ノードからの割り込み要求が保留中で
    あることを指示する、上記第4手段に接続された第5手
    段と、 上記割り込み発生ノードを指定する行き先データを含む
    割り込み確認メッセージをバスに供給する、上記第5手
    段及び前記バスに接続された第6手段と、 上記割り込み発生ノードによって供給されたバス上の割
    り込みベクターメッセージを検出する、上記バスに接続
    された第7手段とを備えていることを特徴とするシステ
    ム。
  4. 【請求項4】割り込み要求に応じるシステムにおいて、
    割り込み要求メッセージ、割り込み確認メッセージ及び
    割り込みベクターメッセージを含むメッセージを転送す
    るための保留バスと、 上記バスに接続れた割り込み発生ノードと、 上記バスに接続れた割り込みに応じるノードとを具備
    し、上記割り込み発生ノードは、 割り込み発生ノードを識別するための割り込み発生ノー
    ドIDデータと、割り込み要求メッセージの割り込み要求
    優先順位レベルを指定する優先順位レベルデータとを含
    む割り込み要求メッセージをバスに供給する、上記バス
    に接続された第1手段と、 バス上の割り込み確認メッセージを監視しそして割り込
    み発生ノードを指定する行き先データと、割り込み要求
    メッセージの要求優先順位レベルを指定する優先順位レ
    ベルデータとを含む割り込み確認メッセージを検出す
    る、上記バスに接続された第2手段と、 割り込み発生ノードを指定する行き先データと、割り込
    み要求メッセージの要求優先順位レベルを指定する優先
    順位レベルデータとを含む割り込み確認メッセージの検
    出に応答して割り込みベクターメッセージをバスに供給
    する、上記第2手段及び前記バスに接続された第3手段
    とを備えており、 そして上記割り込みに応じるノードは、該ノードが指定
    の割り込み要求優先順位レベルにおいて割り込み要求メ
    ッセージを処理する準備ができたときに割り込み確認メ
    ッセージを発生するもので、 上記割り込み発生ノードによって供給されたバス上の割
    り込み要求メッセージを検出する、上記バスに接続され
    た第4手段と、 上記割り込み発生ノードからの割り込み要求が保留中で
    あることを指示すると共に、その割り込み要求が割り込
    み要求メッセージの優先順位レベルデータによって指定
    された割り込み要求優先順位レベルにあることを指示す
    る、上記第4手段に接続された第5手段と、 上記割り込み発生ノードを指定する行き先データと、割
    り込み要求メッセージの優先順位レベルを指定する優先
    順位レベルデータとを含む割り込み確認メッセージをバ
    スに供給する、上記第5手段及びバスに接続された第6
    手段と、 上記割り込み発生ノードによって供給されたバス上の割
    り込みベクターメッセージを検出する、上記バスに接続
    された第7手段と、 上記割り込みに応じるノードの処理優先順位レベルを指
    定すると共に、割り込み要求メッセージの優先順位レベ
    ルが上記処理優先順位レベルに等しいときに上記割り込
    みに応じるノードが割り込み要求メッセージを処理する
    準備ができたことを指示する、上記第5手段及び前記第
    6手段に接続された処理優先順位レベル手段とを備えて
    いることを特徴とするシステム。
  5. 【請求項5】割り込み要求に応じるシステムにおいて、
    割り込み要求メッセージ、割り込み確認メッセージ及び
    割り込みベクターメッセージを含むメッセージを転送す
    るための保留バスと、 上記バスに接続された割り込み発生ノードと、 上記バスに接続された割り込みに応じるノードとを具備
    し、上記割り込み発生ノードは、 割り込み発生ノードを識別するための割り込み発生ノー
    ドIDデータと、割り込みに応じるノードを指定するため
    の行き先データと、割り込み要求メッセージの割り込み
    要求優先順位レベルを指定する優先順位レベルデータと
    を含む割り込み要求メッセージをバスに供給する、上記
    バスに接続された第1手段と、 バス上の割り込み確認メッセージを監視しそして割り込
    み発生ノードを指定する行き先データと、割り込み要求
    メッセージの優先順位レベルを指定する優先順位レベル
    データとを含む割り込み確認メッセージを検出する、上
    記バスに接続された第2手段と、 割り込み発生ノードを指定する行き先データと、割り込
    み要求メッセージの優先順位レベルを指定する優先順位
    レベルデータとを割り込み確認メッセージの検出に応答
    して、割り込みに応じるノードを識別するソースデータ
    を含む割り込みベクターメッセージをバスに供給する、
    上記第2手段及び上記バスに接続された第3手段とを備
    えており、 そして上記割り込みに応じるノードは、該ノードが指定
    の割り込み要求優先順位レベルにおいて割り込み要求メ
    ッセージを処理する準備ができたときに割り込み確認メ
    ッセージを発生するもので、 上記割り込み発生ノードによって供給されたバス上の割
    り込み要求メッセージを検出する、上記バスに接続され
    た第4手段と、 指定の優先順位レベルにある割り込み発生ノードに各々
    対応する複数のノード記憶要素を含み、上記割り込み発
    生ノードからの割り込み要求が保留中であることを指示
    すると共に、その割り込み要求が割り込み要求メッセー
    ジの優先順位レベルデータによって指定された割り込み
    優先要求順位レベルにあることを指示する、上記バスに
    接続された第5手段と、 上記割り込み発生ノードを指定する行き先データと、割
    り込みに応じるノードを指定するソースデータと、割り
    込み要求メッセージの優先順位レベルを指定する優先順
    位レベルデータとを含む割り込み確認メッセージをバス
    に供給する、上記第5手段及び上記バスに接続された第
    6手段と、 上記割り込み発生ノードによって供給されたバス上の割
    り込みベクターメッセージを検出する、上記バスに接続
    された第7手段と、 上記割り込みに応じるノードの処理優先順位レベルを指
    定すると共に、割り込み要求メッセージの優先順位レベ
    ルが上記処理優先順位レベルに等しいときに上記割り込
    みに応じるノードが割り込み要求メッセージを処理する
    準備ができたことを指示する、上記第5手段及び上記第
    6手段に接続された処理優先順位レベル手段とを備えて
    いることを特徴とするシステム。
JP63506377A 1987-05-01 1988-04-19 保留バスを用いて割り込みに応じる装置及び方法 Expired - Lifetime JPH0679305B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US4504687A 1987-05-01 1987-05-01
US45,046 1987-05-01
PCT/US1988/001247 WO1988008576A2 (en) 1987-05-01 1988-04-19 Apparatus and method for servicing interrupts utilizing a pended bus

Publications (2)

Publication Number Publication Date
JPH02503367A JPH02503367A (ja) 1990-10-11
JPH0679305B2 true JPH0679305B2 (ja) 1994-10-05

Family

ID=21935728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63506377A Expired - Lifetime JPH0679305B2 (ja) 1987-05-01 1988-04-19 保留バスを用いて割り込みに応じる装置及び方法

Country Status (8)

Country Link
US (1) US5146597A (ja)
EP (1) EP0358725B1 (ja)
JP (1) JPH0679305B2 (ja)
KR (1) KR910007643B1 (ja)
AU (1) AU604959B2 (ja)
CA (1) CA1306068C (ja)
DE (1) DE3882991T2 (ja)
WO (1) WO1988008576A2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291581A (en) * 1987-07-01 1994-03-01 Digital Equipment Corporation Apparatus and method for synchronization of access to main memory signal groups in a multiprocessor data processing system
US5613128A (en) * 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
GB2257549B (en) * 1991-07-06 1995-05-03 Motorola Israel Ltd Modular data/control equipment
FR2680591B1 (fr) * 1991-08-22 1996-01-26 Telemecanique Controleur d'interruption programmable, systeme interruptif et procede de controle d'interruption.
US5269005A (en) * 1991-09-17 1993-12-07 Ncr Corporation Method and apparatus for transferring data within a computer system
US5404535A (en) * 1991-10-22 1995-04-04 Bull Hn Information Systems Inc. Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system
US5404457A (en) * 1992-02-14 1995-04-04 Advanced Micro Devices, Inc. Apparatus for managing system interrupt operations in a computing system
JP3411300B2 (ja) * 1992-02-18 2003-05-26 株式会社日立製作所 情報処理装置
US5581770A (en) * 1992-06-04 1996-12-03 Mitsubishi Denki Kabushiki Kaisha Floating interruption handling system and method
US5455774A (en) * 1992-10-22 1995-10-03 Motorola, Inc. Interrupt programmable analog-to-digital port
US5675807A (en) * 1992-12-17 1997-10-07 Tandem Computers Incorporated Interrupt message delivery identified by storage location of received interrupt data
US5675579A (en) * 1992-12-17 1997-10-07 Tandem Computers Incorporated Method for verifying responses to messages using a barrier message
US5473763A (en) * 1993-08-02 1995-12-05 Advanced Micro Devices, Inc. Interrupt vector method and apparatus
AU1261995A (en) * 1993-12-16 1995-07-03 Intel Corporation Multiple programmable interrupt controllers in a multi-processor system
US5848279A (en) * 1996-12-27 1998-12-08 Intel Corporation Mechanism for delivering interrupt messages
US6240474B1 (en) * 1997-09-16 2001-05-29 International Business Machines Corporation Pipelined read transfers
US6493779B1 (en) * 1998-12-21 2002-12-10 International Business Machines Corporation Method and system for interrupt handling using device pipelined packet transfers
US7251690B2 (en) * 2002-08-07 2007-07-31 Sun Microsystems, Inc. Method and system for reporting status over a communications link
US8984199B2 (en) * 2003-07-31 2015-03-17 Intel Corporation Inter-processor interrupts
US7386642B2 (en) 2005-01-28 2008-06-10 Sony Computer Entertainment Inc. IO direct memory access system and method
JP2006216042A (ja) * 2005-02-04 2006-08-17 Sony Computer Entertainment Inc 割り込み処理のためのシステムおよび方法
US7680972B2 (en) * 2005-02-04 2010-03-16 Sony Computer Entertainment Inc. Micro interrupt handler

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800287A (en) * 1972-06-27 1974-03-26 Honeywell Inf Systems Data processing system having automatic interrupt identification technique
US3881174A (en) * 1974-01-18 1975-04-29 Process Computer Systems Inc Peripheral interrupt apparatus for digital computer system
JPS50156336A (ja) * 1974-06-05 1975-12-17
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
US4020471A (en) * 1975-06-30 1977-04-26 Honeywell Information Systems, Inc. Interrupt scan and processing system for a data processing system
JPS5259534A (en) * 1975-11-11 1977-05-17 Panafacom Ltd Data transfer system
US4028667A (en) * 1975-12-22 1977-06-07 International Business Machines Corporation Asynchronous, hierarchical loop communication system with independent local station control of access to inbound time portions without central control
US4056847A (en) * 1976-08-04 1977-11-01 Rca Corporation Priority vector interrupt system
JPS5925258B2 (ja) * 1976-09-28 1984-06-15 日本電気株式会社 プロセツサ制御システム
US4058672A (en) * 1976-11-10 1977-11-15 International Telephone And Telegraph Corporation Packet-switched data communications system
DE2659662C3 (de) * 1976-12-30 1981-10-08 Ibm Deutschland Gmbh, 7000 Stuttgart Prioritätsstufengesteuerte Unterbrechungseinrichtung
US4296466A (en) * 1978-01-23 1981-10-20 Data General Corporation Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4268904A (en) * 1978-02-15 1981-05-19 Tokyo Shibaura Electric Co., Ltd. Interruption control method for multiprocessor system
US4250489A (en) * 1978-10-31 1981-02-10 Westinghouse Electric Corp. Distribution network communication system having branch connected repeaters
US4240140A (en) * 1978-12-26 1980-12-16 Honeywell Information Systems Inc. CRT display terminal priority interrupt apparatus for generating vectored addresses
NL7907179A (nl) * 1979-09-27 1981-03-31 Philips Nv Signaalprocessorinrichting met voorwaardelijke- -interrupteenheid en multiprocessorsysteem met deze signaalprocessorinrichtingen.
US4271468A (en) * 1979-11-06 1981-06-02 International Business Machines Corp. Multiprocessor mechanism for handling channel interrupts
US4349873A (en) * 1980-04-02 1982-09-14 Motorola, Inc. Microprocessor interrupt processing
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
US4337465A (en) * 1980-09-25 1982-06-29 Burroughs Corporation Line driver circuit for a local area contention network
JPS57166756A (en) * 1981-04-08 1982-10-14 Hitachi Ltd Transmission controlling method
US4366480A (en) * 1981-06-15 1982-12-28 Control Data Corporation Demand driven access mechanism
IT1145730B (it) * 1981-11-13 1986-11-05 Olivetti & Co Spa Sistema di elaborazione di dati con dispositivo di controllo delle interruzioni di programma
US4443850A (en) * 1981-12-01 1984-04-17 Burroughs Corporation Interface circuit for subsystem controller
DE3170902D1 (en) * 1981-12-29 1985-07-11 Ibm Method and arrangement for local address acquisition by a station in a communication system
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
EP0096097B1 (en) * 1982-06-15 1985-12-27 International Business Machines Corporation Method and apparatus for controlling access to a communication network
FR2536882A1 (fr) * 1982-11-25 1984-06-01 Centre Nat Rech Scient Interface de gestion d'echanges d'informations sur un bus de communication entre au moins une unite de controle et des unites peripheriques ou entre ces unites peripheriques
US4654654A (en) * 1983-02-07 1987-03-31 At&T Bell Laboratories Data network acknowledgement arrangement
AU562975B2 (en) * 1983-09-22 1987-06-25 Digital Equipment Corporation Message oriented interrupt mechanism for multiprocessor systems
US4769768A (en) * 1983-09-22 1988-09-06 Digital Equipment Corporation Method and apparatus for requesting service of interrupts by selected number of processors
US4669057A (en) * 1983-10-03 1987-05-26 Honeywell Information Systems Inc. Data collection terminal interrupt structure
US4654820A (en) * 1983-11-30 1987-03-31 At&T Bell Laboratories Interrupt bus structure
JPS60168240A (ja) * 1984-02-10 1985-08-31 Nec Corp 割込処理回路
JPS6115260A (ja) * 1984-06-29 1986-01-23 Nec Corp デ−タ処理装置
US4642758A (en) * 1984-07-16 1987-02-10 At&T Bell Laboratories File transfer scheduling arrangement
US4736319A (en) * 1985-05-15 1988-04-05 International Business Machines Corp. Interrupt mechanism for multiprocessing system having a plurality of interrupt lines in both a global bus and cell buses
US4716523A (en) * 1985-06-14 1987-12-29 International Business Machines Corporation Multiple port integrated DMA and interrupt controller and arbitrator
US4994960A (en) * 1986-01-16 1991-02-19 Jupiter Technology, Inc. Interrupt system for transmitting interrupt request signal and interrupt vector based upon output of synchronized counters representing selected priority value

Also Published As

Publication number Publication date
CA1306068C (en) 1992-08-04
JPH02503367A (ja) 1990-10-11
AU2134788A (en) 1988-12-02
KR910007643B1 (ko) 1991-09-28
AU604959B2 (en) 1991-01-03
US5146597A (en) 1992-09-08
KR890702138A (ko) 1989-12-23
DE3882991D1 (de) 1993-09-09
EP0358725A1 (en) 1990-03-21
DE3882991T2 (de) 1994-03-24
EP0358725B1 (en) 1993-08-04
WO1988008576A3 (en) 1988-12-29
WO1988008576A2 (en) 1988-11-03

Similar Documents

Publication Publication Date Title
US4953072A (en) Node for servicing interrupt request messages on a pended bus
JP2539021B2 (ja) 保留バスに割り込み要求を送る割り込み要求発生ノ―ド
JPH0679305B2 (ja) 保留バスを用いて割り込みに応じる装置及び方法
EP0370018B1 (en) Apparatus and method for determining access to a bus
JPH0587855B2 (ja)
JPH0642236B2 (ja) コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置
US5901295A (en) Address and data bus arbiter for pipelined transactions on a split bus
EP0346398B1 (en) Apparatus and method for a node to obtain access to a bus
US5111424A (en) Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
JPH0418340B2 (ja)
JPH0625985B2 (ja) 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置
JP2015530679A (ja) 高効率アトミック演算を使用した方法および装置
JPH103447A (ja) バスブリッジ装置
US5034883A (en) Lockhead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
JPH04286048A (ja) 競合最小化プロセッサおよびシステム・バス・システム
JP2504552B2 (ja) マルチプロセッサコンピュ―タシステムにおいてシステムリソ―スへの充分なアクセスを確保するコマンダノ―ド方法及び装置
JPH1115775A (ja) メモリ制御装置
JPH08297633A (ja) バス調停器及び該調停器を用いたバス調停方式