JPS5858631A - 多重バス方式 - Google Patents
多重バス方式Info
- Publication number
- JPS5858631A JPS5858631A JP15667781A JP15667781A JPS5858631A JP S5858631 A JPS5858631 A JP S5858631A JP 15667781 A JP15667781 A JP 15667781A JP 15667781 A JP15667781 A JP 15667781A JP S5858631 A JPS5858631 A JP S5858631A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- use signal
- signal line
- logical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明拡多重バス方式、特に１コンビエータのバス構成
における多重バス方式に関する。
における多重バス方式に関する。
従来のコンビ、−夕のバス構成は中央処理装置やメモリ
や入出力装置などの論理装置の相互間を接続するメモリ
バスおよび入出力バスｔ−１組とした構成かもしくは入
出力バス、メモリバスの両方の働きをする鵬−のバスで
構成されていた。
や入出力装置などの論理装置の相互間を接続するメモリ
バスおよび入出力バスｔ−１組とした構成かもしくは入
出力バス、メモリバスの両方の働きをする鵬−のバスで
構成されていた。
したがって中央処理装置とメモリ間のデータ転送、ある
いは入出力装置とメモリ間のデータ転送というようにあ
る１本のバスに接続されている被）数の論理装置の内あ
る１対の論理装置間でデータ転送を実行していると他の
論理装置唸データ転送を行ないたくてもバスがあくまで
データ転送が待たされることになりシステムの処理能力
が落ちるという欠点があった。
いは入出力装置とメモリ間のデータ転送というようにあ
る１本のバスに接続されている被）数の論理装置の内あ
る１対の論理装置間でデータ転送を実行していると他の
論理装置唸データ転送を行ないたくてもバスがあくまで
データ転送が待たされることになりシステムの処理能力
が落ちるという欠点があった。
すなわち、従来のバス方式は転送能力が低いという欠点
があった。 □本発明の目的
は転送能力を向上できる多重バス方式を提供することに
ある。
があった。 □本発明の目的
は転送能力を向上できる多重バス方式を提供することに
ある。
すなわち、本発明の目的はバスに接続された論理装置が
自由にデータ転送が可能な多重バス方式を提供すること
にある。
自由にデータ転送が可能な多重バス方式を提供すること
にある。
本発明の多重バス方式は、同一の働きをしそれぞれアド
レスおよびデータを転送するための複数のバスと、前記
複数のバスのそれぞれに対応して設けられ対応するバス
が使用中であるか否かを示す使用信号を転送するための
複数のバス使用信号線と、それぞれ前記複数のバスおよ
び前記複数のバス使用信号線が接続され前記データを送
出する場合には前記使用信号が使用中を示していないバ
ス使用信号線に使用中を示す使用信号を送出するととも
にこのバス使用信号線に対応するバスに前記アドレスお
よび前記データを送出し前記アドレスで指示された場合
には前記データを受信する複数の論理装置とを含んで構
成される。
レスおよびデータを転送するための複数のバスと、前記
複数のバスのそれぞれに対応して設けられ対応するバス
が使用中であるか否かを示す使用信号を転送するための
複数のバス使用信号線と、それぞれ前記複数のバスおよ
び前記複数のバス使用信号線が接続され前記データを送
出する場合には前記使用信号が使用中を示していないバ
ス使用信号線に使用中を示す使用信号を送出するととも
にこのバス使用信号線に対応するバスに前記アドレスお
よび前記データを送出し前記アドレスで指示された場合
には前記データを受信する複数の論理装置とを含んで構
成される。
すなわち、本発明の多重バス方式は同一の働色をするバ
スを複数本有して構成される。
スを複数本有して構成される。
次に、本発明の実施例について、図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例を示すシステム構成図で、第
１図に示す多重バス方式は論理装置１０゜論理装置１１
．論理装置１２および論理装置１３が任意にバス１．バ
ス２．バス３と接続、切断がで遺る構造になっている。
１図に示す多重バス方式は論理装置１０゜論理装置１１
．論理装置１２および論理装置１３が任意にバス１．バ
ス２．バス３と接続、切断がで遺る構造になっている。
ここで、論理装置１０〜１３は中央処理装置、メモリ、
入出力装皺などのいずれでもよい。
入出力装皺などのいずれでもよい。
いま、論理装置１０と論理装置１１がバス１を使用して
データ転送を行なう時は論理装置１ｏとＰＩＩｉ＠装置
１１のいずれかがバス１に対応するバス使用信号線５に
使用中であることを示す使用信号を送出し、バス１を獲
得後アドレスおよびデータの転送を開始する。
データ転送を行なう時は論理装置１ｏとＰＩＩｉ＠装置
１１のいずれかがバス１に対応するバス使用信号線５に
使用中であることを示す使用信号を送出し、バス１を獲
得後アドレスおよびデータの転送を開始する。
このと舞、論理装置１２と論理・装置１３との間でデー
タ転送を行ないたい場合には論理装置１２と論Ｉ！装置
１３はバス使用信号線５に使用中を示す使用信号が送出
されているか否かを確認し、送出されていれば次々バス
使用信号線６に使用中を示す信用信号が送出されている
か否かを確ｆ！にいき送出されていなければホめバス使
用信号１Ｉｓ６に対応するバス２を獲得してデータ転送
を行なうが送出されているならばさらにバス使用信号線
７に使用中を示す使用信号が送出されているか否かの確
認にいくことによシおいているバスを利用してデータ転
送を自由に行なうことかで睡る。
タ転送を行ないたい場合には論理装置１２と論Ｉ！装置
１３はバス使用信号線５に使用中を示す使用信号が送出
されているか否かを確認し、送出されていれば次々バス
使用信号線６に使用中を示す信用信号が送出されている
か否かを確ｆ！にいき送出されていなければホめバス使
用信号１Ｉｓ６に対応するバス２を獲得してデータ転送
を行なうが送出されているならばさらにバス使用信号線
７に使用中を示す使用信号が送出されているか否かの確
認にいくことによシおいているバスを利用してデータ転
送を自由に行なうことかで睡る。
このように、本発明によると、多重バスを自由に利用し
てデータ転送が行なえるのでシステムの処理能力が向上
するしバスの競合を避けることができる。
てデータ転送が行なえるのでシステムの処理能力が向上
するしバスの競合を避けることができる。
本発明の多重バス方式は、論理装置間を接続するバスを
１本とする代シに複数とすることによシ。
１本とする代シに複数とすることによシ。
他の論理装置がデータの転送中であっても、データの転
送を行なうことができるので、転送能力を向上すること
かで睡るという効果がある。
送を行なうことができるので、転送能力を向上すること
かで睡るという効果がある。
第１図は本発明の一実施例を示すシステム構成図である
。 １．２．３・・−・ν（ス、５，６．７・・−・・バス
使用信号線、１０゜１１．１２．１３・・−・・論理装
置。 隼１ 図
。 １．２．３・・−・ν（ス、５，６．７・・−・・バス
使用信号線、１０゜１１．１２．１３・・−・・論理装
置。 隼１ 図
Claims (1)
- 同一の働きをしそれぞれアドレスおよびデータを転送す
るための複数のバスと、前記複数のバスのそれぞれに対
応して設けられ対応するバスが使用中であるか否かを示
す使用信号を転送するための複数のバス使用信号線と、
それぞれ前記複数のバスおよび前記複数のバス使用信号
線が接続され前記データを送出する場合には前記使用信
号が使用中を示していないバス使用信号線に使用中を示
す使用信号を送出するとともにこのバス使用信号線に対
応するバスに前記ア、ドレスおよび前記データを送出し
前記アドレスで指示された場合には前記データを受信す
る複数の論理装置とを含むことを特徴とする多重バス方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15667781A JPS5858631A (ja) | 1981-10-01 | 1981-10-01 | 多重バス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15667781A JPS5858631A (ja) | 1981-10-01 | 1981-10-01 | 多重バス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5858631A true JPS5858631A (ja) | 1983-04-07 |
Family
ID=15632899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15667781A Pending JPS5858631A (ja) | 1981-10-01 | 1981-10-01 | 多重バス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858631A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2597688A1 (fr) * | 1986-04-22 | 1987-10-23 | Lellouche Isaac | Procede et dispositif pour le transfert de signaux entre des modules d'un ensemble electronique. |
| JPH02193250A (ja) * | 1989-01-23 | 1990-07-30 | Rinku:Kk | コンピュータ接続方式 |
| JPH03204055A (ja) * | 1989-12-30 | 1991-09-05 | Pfu Ltd | 多重化バスシステム |
| JPH0822433A (ja) * | 1994-07-06 | 1996-01-23 | Nec Corp | バス制御回路 |
| US5848240A (en) * | 1989-12-28 | 1998-12-08 | Canon Kabushiki Kaisha | Method of connecting a first terminal to peripheral equipment connected to a second terminal |
-
1981
- 1981-10-01 JP JP15667781A patent/JPS5858631A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2597688A1 (fr) * | 1986-04-22 | 1987-10-23 | Lellouche Isaac | Procede et dispositif pour le transfert de signaux entre des modules d'un ensemble electronique. |
| JPH02193250A (ja) * | 1989-01-23 | 1990-07-30 | Rinku:Kk | コンピュータ接続方式 |
| US5848240A (en) * | 1989-12-28 | 1998-12-08 | Canon Kabushiki Kaisha | Method of connecting a first terminal to peripheral equipment connected to a second terminal |
| JPH03204055A (ja) * | 1989-12-30 | 1991-09-05 | Pfu Ltd | 多重化バスシステム |
| JPH0822433A (ja) * | 1994-07-06 | 1996-01-23 | Nec Corp | バス制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0290587U (ja) | ||
| JPS5858631A (ja) | 多重バス方式 | |
| JPH0337221B2 (ja) | ||
| JPS597987B2 (ja) | 演算制御素子間のデ−タ伝送制御方式 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JPH0619838A (ja) | 光バックプレーン | |
| JPS6146550A (ja) | バス間結合装置 | |
| JPH0121650B2 (ja) | ||
| JPH0226904B2 (ja) | ||
| JPH064465A (ja) | 共通バス制御方法 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPH08297629A (ja) | バス中継器 | |
| JPH0228938B2 (ja) | ||
| JPS62128348A (ja) | 多重デ−タ入出力制御回路 | |
| JPH04119447A (ja) | バス制御装置 | |
| JPH0233218B2 (ja) | ||
| JPH08129523A (ja) | 計算機システム | |
| JPS635452A (ja) | 伝送制御装置 | |
| JPH0113575B2 (ja) | ||
| JPH04934A (ja) | 同報通信方式 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPS59207763A (ja) | デ−タ伝送回線のル−プ式全二重通信方式 | |
| JPH064470A (ja) | データ転送システム | |
| JPH02299055A (ja) | マルチバス構成装置間の情報転送方式 | |
| JPS6074836A (ja) | デ−タ転送方式 |