JPH04119447A - バス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数のマスターとそれによりアクセスされる
スレーブ（例えばメモリ）とをバス接続し、マスターか
ら仮想アドレスによりスレーブをアクセスするためのア
クセス方式に関する。

従来の技術 第３図は、従来のこの種のアクセス方式の構成図であっ
て、１１はスレーブ、Ｊ２及び１３はマスタ１４ハテー
タバス、１５ハアドレスバス、１６ババス調停回路と仮
想アドレスから物理アドレスへの変換を行う機能を持っ
たメモリマネージメントユニット（ＭＭＵ）とを組み合
わせた制御部である。

３−・ マスター１２からスレーブ１１をアクセスするサイクル
においては、マスター１２より仮想アドレスがデータバ
ス１４に送出され、これが制御部１６によっテ物理アド
レスに変換されてアドレスバス１５へ送出され、スレー
ブ１１とマスター１２との間で゛データ転送が実行され
る。このサイクルが終わるまで、各ハスはマスター１２
に占有されるので、他方のマスター１３はスレーブをア
クセスできない。

発明が解決しようとする課題 したがって、従来のアクセス方式のタイミング図は第４
図の如（になり、仮想アドレスから物理アドレスへの変
換時間がそのまま実効アクセス時間の増加を招くという
問題があった。

本発明は、上述の問題点に鑑みてなされたもので、アド
レス変換時間によるアクセス時間の増大を実質的に排除
できるアクセス方式を提供することを目的とする。

課題を解決するための手段 本発明は上述の課題を解決するため、複数のマスターと
、それによってアクセスされるスレーブとの間のデータ
転送のためのデータバホと、前記スレーブへ物理アドレ
スを転送するための物理アドレスバスとは独立に、前記
各マスターから前記スレーブをアクセスするための仮想
アドレスを転送するための仮想アドレスバスを有し、バ
ス調停及び仮想アドレスから物理アドレスへの変換を行
う調停・変換手段により、前記複数のマスター中のある
一つのマスターから前記スレーブをアクセスするサイク
ルにおいて、前記−つのマスターから前記仮想アドレス
バスへ出された仮想アドレスを物理アドレスに変換して
前記物理アドレスバスへ送出した後、直ちに前記仮想ア
ドレスバスを解放し、前記−つのマスターが前記データ
バスを介して前記スレーブとの間でデータ転送を行って
いる間に、他のマスターからの仮想アドレスを受付けて
物理アドレスへの変換を開始し、前記−つのマスターに
よるアクセスのサイクルが終了した直後に前記他のマス
ターからの仮想アドレスを変換した物理アドレスを前記
物理アドレスバスへ送出するとともに前記仮想アドレス
バスを解放すると５　・＼−／ いう構成を備えたものである。

作用 本発明は上述の構成によって、一つのマスターのアクセ
ス・サイクル中のデータ転送と他のマスターのアクセス
・サイクル中のアドレス変換とが時間的に重なるため、
仮想アドレスから物理アドレスへの変換時間が見掛は上
ゼロになる結果、仮想アドレスによる実効アクセス時間
を大幅に短縮可能である。

実施例 第１図は、本発明の一実施例によるアクセス方式の構成
図であって、１はスレーブ（例えばメモリ）、２及び３
はマスター　４はデータバス、５は物理アドレスバス、
６は本発明により追加された仮想アドレスバス、７はバ
ス調停回路と仮想アドレスから物理アドレスへの変換を
行う機能を持ったメモリマネージメントユニット（ＭＭ
Ｕ）とを組み合わせた制御部である。なお、第１図にお
いては、アドレスとデータのバス以外の制御信号類はす
べて省略されている。

６　・＼−／ 次に、マスター（Ａ）２とマスター（Ｂ）３のアクセス
サイクルが連続して実行される場合の動作を説明する。

第２図はこの場合のタイミング図である。

マスター（Ａ）２からスレーブ１をアクセスするサイク
ル（第２図の「１回目のサイクル」）においては、マス
ター（Ａ）２より仮想アドレスが仮想アドレスバス６に
送出され、制御部７によって、この仮想アドレスから物
理アドレスへの変換が実行され、この変換が終わると物
理アドレスが物理アドレスバス５へ送出される。その後
、スレーブ１とマスター（Ａ）２との間でデータバス４
を通してデータ転送が実行され、当該アクセスサイクル
が終わる。

このマスター（Ａ）２のアクセスサイクルにおいて、仮
想アドレスから物理アドレスへの変換が終了し物理アド
レスが物理アドレスバス５に出力されると同時に、制御
部７では、マスター（Ａ）２に占有されていた仮想アド
レスバス６を解放する。

７　・＼　／ したがって、との時点でマスター（Ｂ）３はアクセスサ
イクル（第２図の「２回目のサイクル」）を開始すると
とができ、仮想アドレスが仮想アドレスバス６へ送出さ
れ、それに対するアドレス変換が制御部７において実行
される。そして、マスター（Ａ）２のアクセスサイクル
が終了し、データバス４及び物理アドレスバス５が解放
されると、制御部７より物理アドレスが物理アドレスノ
（ス５に送出され、マスター（Ｂ）３とスレーブ１との
間でデータバス４を経由してデータ転送が実行される。

制御部７では、物理アドレスを送出すると同時に仮想ア
ドレスバス６を解放するので、マスター（Ａ）２は次の
アクセスサイクルを開始することが可能である。

なお、各マスターからのアクセスの受付は順番は、制御
部７内のＭＭＵと密接に組み合わされたバス調停回路で
決定される。したがって、あるマスターのアクセスサイ
クルにおけるデータ転送中でも、次の仮想アドレスをど
のマスターから受付けたらよいのかを制御部７で判断で
きる。

以上の説明及び第２図から明らかなように、複数のマス
ターから順にアクセスする場合、あるマスターのデータ
転送と他のマスターに関するアドレス変換とが時間的に
重なり合うため、仮想アドレスから物理アドレスへの変
換時間は見掛は上ゼロになり、実行アクセス時間が大幅
に短くなる。

なお、マスターが３個以上、スレーブが２個以上のシス
テムにおいても本発明を同様に適用し、実効アクセス時
間を短縮できることは明らかである。

発明の効果 以上の説明から明らかなように、本発明は、データバス
及び物理アドレスバスと独立に仮想アドレスバスを持ち
、調停・変換手段により、複数のマスター中のある一つ
のマスターからスレーブをアクセスするサイクルにおい
て、前記−つのマスターから前記仮想アドレスバスへ出
された仮想アドレスを物理アドレスに変換して前記物理
アドレスバスへ送出した後、直ちに前記仮想アドレスバ
スを解放し、前記−つのマスターが前記データバ９　＼
　・ スを介して前記スレーブとの間でデータ転送を行ってい
る間に、他のマスターからの仮想アドレスを受伺けて物
理アドレスへの変換を開始し、前記−つのマスターによ
るアクセスのサイクルが終了した直後に前記他のマスタ
ーからの仮想アドレスを変換した物理アドレスを前記物
理アドレスバスへ送出するとともに前記仮想アドレスバ
スな解放するので、仮想アドレスから物理アドレスへの
変換時間が見掛は上ゼロになる結果、仮想アドレスによ
る実効アクセス時間を大幅に短縮できるという効果を有
するものである。

【図面の簡単な説明】

第１図は本発明の一実施例によるアクセス方式の構成図
、第２図は同実施例のタイミング図、第３図は従来のア
クセス方式の構成図、第４図は同従来方式のタイミング
図である。 １・・スレーブ、２．３・・・マスター、４・・・デー
タバス、５・・・物理アドレスバス、６　・仮想アドレ
スバス、７・−制御部。 代理人の氏名　弁理士　小鍜治　　明　ほか２基箱 図 １反想アドレツン（ス 物理アドレスバス テータノツ

Claims (1)

【特許請求の範囲】
1. 複数のマスターと、それによってアクセスされるスレー
   ブとの間のデータ転送のためのデータバスと、前記スレ
   ーブへ物理アドレスを転送するための物理アドレスバス
   と、前記各マスターから前記スレーブをアクセスするた
   めの仮想アドレスを転送するための仮想アドレスバスと
   、バス調停及び仮想アドレスから物理アドレスへの変換
   を行う調停・変換手段とを有し、前記調停・変換手段は
   、前記複数のマスター中のある一つのマスターから前記
   スレーブをアクセスするサイクルにおいて、前記一つの
   マスターから前記仮想アドレスバスへ出された仮想アド
   レスを物理アドレスに変換して前記物理アドレスバスへ
   送出した後、直ちに前記仮想アドレスバスを解放し、前
   記一つのマスターが前記データバスを介して前記スレー
   ブとの間でデータ転送を行っている間に、他のマスター
   からの仮想アドレスを受付けて物理アドレスへの変換を
   開始し、前記一つのマスターによるアクセスのサイクル
   が終了した直後に前記他のマスターからの仮想アドレス
   を変換した物理アドレスを前記物理アドレスバスへ送出
   するとともに前記仮想アドレスバスを解放することを特
   徴とするアクセス方式。