JPS635452A - 伝送制御装置 - Google Patents

伝送制御装置

Info

Publication number
JPS635452A
JPS635452A JP61150244A JP15024486A JPS635452A JP S635452 A JPS635452 A JP S635452A JP 61150244 A JP61150244 A JP 61150244A JP 15024486 A JP15024486 A JP 15024486A JP S635452 A JPS635452 A JP S635452A
Authority
JP
Japan
Prior art keywords
transmission
polling
data
program
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61150244A
Other languages
English (en)
Inventor
Hitoshi Suzuki
仁 鈴木
Hiroyuki Mizuno
宏幸 水野
Tei Kito
鬼頭 禎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61150244A priority Critical patent/JPS635452A/ja
Publication of JPS635452A publication Critical patent/JPS635452A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信回線等の伝送路に接続され、全二重、ブロ
ック単位のデータ伝送を行う伝送制御装置に関し、特に
主局(−次局)として、複数の従局(二次局)に対して
ポーリング動作を行うに好適な伝送制御装置に関する。
〔従来の技術〕
従来、全二重のデータ伝送を行う伝送制御システムにお
いては、送信側と受信側とを同時動作させるために、送
信系回路群と受信系回路群との2組の回路群を有する伝
送制御装置を用いるのが一般的であった。
例えば、特開昭59−69836号公報に開示されてい
る伝送制御装置は、内部に送信系回路群と受信系回路群
とを有する構成となっている。なお、上記公報には詳細
には示されていないが、ダイレクト・メモリ・アクセス
(以下、rDMAJという)方式による。データ伝送を
行う伝送制御装置においては、DMA回路についても同
様に、送信用DMA回路と受信用DMA回路とを有する
ものが一般的であった。
〔発明が解決しようとする問題点〕
しかしながら、上述の如き伝送制御装置においては、ハ
ードウェア量が多くなり1時代の要請である低価格化、
小形化、省エネルギー化等に対処し難いという問題があ
った。
前記公知例に記載されている如く、集積回路技術により
全体の小形化を行う場合においても、集積回路化する部
分の小形化、省エネルギー化は重要な課題である。
また、上述の如く、送信系回路群と受信系回路群とを有
する伝送制御装置を用いる伝送制御方式においては、中
央処理装置からの伝送制御装置の制御に、複雑なプログ
ラムを必要とするという問題もあった。
一方、データ伝送技術において、1台の一次局に複数台
の二次局を接続する方式がある。この方式においては、
通常、−次局では、二次局がら一次局へのデータ送信を
勧誘するためにポーリングと呼ぶ動作を行う。これは、
−次局から各二次局へ、順番にポーリングコマンドを送
ることによって行うが、この動作のために、データの送
信がない場合でも、−次局での処理オーバーヘッドはが
なり高くなる。
上記−次局に使用する伝送制御装置では、プログラムの
オーバーヘッド、ひいては、中央処理装置のオーバーヘ
ッドを低減するために、プログラムと並行して自動的に
ポーリング動作を行う機能を有するものが実現されてい
る。
この自動ポーリング機能は、予め、各二次局へ送るべき
複数のポーリングコマンドを、伝送制御装置のポーリン
グテーブルに格納しておくことにより、伝送制御装置が
最初のポーリングコマンドを上記ポーリングテーブルか
ら取出して送信し。
二次局からの応答を待ち、応答が正常ならば、次のポー
リングコマンドを取出して送信するという具合に行われ
る。上述の自動ポーリング動作は、応答催促の手順であ
るために半二重の伝送制御であり、自動ポーリング機能
を有する伝送制御装置は、半二重方式のデータ伝送を行
うものとなるのが一般的であった。
本発明の目的とするところは、従来の伝送制御装置にお
ける前述の如き問題を解消し、全二重方式のデータ伝送
が可能であり、かつ、−次局としてのオーバーヘッドを
低減する自動ポーリング機能を有し、しかも、プログラ
ムからの制御方式が簡単な伝送制御装置を提供すること
にある。
〔問題点を解決するための手段〕
本発明の上記目的は、中央処理装置および主記憶装置に
接続されており、DMA方式のデータ転送を行う伝送制
御装置において、1個のDMA回路と1個の受信バッフ
ァおよびポーリングテーブルを設けて、送信データはD
MA転送によって前記主記憶装置から順次読出されて転
送され、受信データは一旦前記受信バッファに格納され
た後、前記DMA回路の非使用期間にDMA転送によっ
て前記主記憶装置に転送される如く構成するとともに、
前記ポーリングテーブルに格納された複数のポーリング
コマンドを1つづつ取出して自動的に送信するポーリン
グ機能を有する如く構成したことを特徴とする、伝送制
御装置によって達成される。
〔作用〕
本発明においては、半二重方式ではプログラムからの制
御方式が簡易なことに注目し、プログラムからは半二重
方式に見え、しかも、全二重方式のデータ伝送を可能と
するために、送信動作と並行に受信動作を行えるよう受
信バッファを設け。
かつ、DMA回路を1組で足りるようにして、ハードウ
ェア量の低減化を図ったものである。
〔実施例〕
以下、本発明の実施例を図面に基づいて詳細に説明する
第1図は本発明の一実施例を示すシステムの構成図であ
る6図において、1は中央処理装置、2はプログラムバ
ス、3はデータバス、4は制御装置を示している。中央
処理装置1では、制御装置4を制御するプログラムが動
作する。
上記制御装置4には、プログラムバス2を介して、上記
中央処理装置1の入出力命令によりアクセスできる出力
レジスタ5と入力レジスタ6、また、DMA転送を行う
ための1組のDMA回路として、データバス3を介して
データ転送を行うためのデータレジスタ7が備えられて
いる。
上記データレジスタ7には、送信データを一時格納する
ための送信バッファ8と、受信データを一時格納するた
めの受信バッファ9とが接続されており、送信バッファ
8は送信回路12を介して送信線14に接続され、また
、受信バッファ9は受信回路11を介して受信線13に
接続されている。
なお、15〜18は後述する自動ポーリング機能に関す
る構成要素を示しており、15はポーリングテーブル、
16はチエツク回路、17は受信レジスタ、18は送信
レジスタを示している。
上述の如く構成された本実施例の動作の概要は下記の通
りである。
受信線13から受信したデータは、受信回路11を経由
して受信レジスタ17に受信され、また、同じく受信バ
ッファ回路9に格納される。受信バッファ9内のデータ
は、DMA回路により主記憶装置にDMA転送される。
主記憶装置の送信データは、DMA回路により送信バッ
ファ8にDMA転送され、送信回路12を経由して送信
線14に送出される。
ポーリングテーブル15は複数個のエントリを有し、複
数個のポーリングコマンドを格納することが可能に構成
されている。上記ポーリングコマンドは、入出力命令に
より、出力レジスタ5を介して上記ポーリングテーブル
15に格納される。
ポーリングコマンドは二次局に送られて、二次局からの
送信を勧誘するコマンドであり、複数個の二次局に対し
て異なるポーリングコマンドを送信できる如く構成され
ている。
本実施例における自動ポーリング機能は、ポーリングテ
ーブル15からポーリングコマンドを順次取出して、送
信レジスタ18に送り、送信回路12を介して送信線1
4に送出し、受信レジスタ17に受信したデータは、チ
エツク回路16によってチエツクを行う如く構成されて
いる・ 以下、第2図〜第5図に示すタイムチャートに従って、
各動作を詳細に説明する。
第2図は自動ポーリング動作を示すタイ・ムチヤードで
ある。
プログラムからの入出力命令によって、自動ポーリング
動作が起動されると、予め入出力命令により前記ポーリ
ングテーブル15に格納されている第1番目のポーリン
グコマンドAが、送信レジスタ18に取出される。該ポ
ーリングコマンドAは二次局に送られ、二次局からのレ
スポンスRを受信レジスタ17に受信する。
該レスポンスRは、前記チエツク回路16により内容を
チエツクされ、二次局からの送信データが何もなく、か
つ、エラーがなければ、前記ポーリングテーブル15か
ら第2番目のポーリングコマンドBが取出され、再びポ
ーリング動作を行う。
このようにして、ポーリング動作が繰り返し行われる。
なお、レスポンスRにエラーがあった場合等は、割込み
により、プログラムに通知し、プログラムの介入を待つ
第3図はデータの受信動作を示すタイムチャートである
第2図に示した如く、自動ポーリング動作の中で、二次
局からの送信を勧誘したとき、二次局からの送信データ
がある場合にはこれを受信する。
受信した二次局からのデータは、受信バッファ9に格納
される。受信データを受信バッファ9に格納すると、受
信した旨を割込みによってプログラムに通知する。プロ
グラムは、通知を受けると入出力命令により、リード起
動を行う。
リード起動によって、受信バッファ9の受信データは、
DMA転送により主記憶装置に転送される(第3図に破
線で示されている)、受信したデータのDMA転送が終
了すると、割込みによってプログラムに通知する。
上述の如く1本実施例においては、受信データを、−旦
、受信バッファ9に格納するため、リード動作が必要な
場合のみ、DMA回路を使用することになる。
第4図はデータの送信動作を示すタイムチャートである
一次局からの送信データが発生すると、プログラムは、
入出力命令によりライト起動を行う。
ライト起動によって、主記憶装置の送信データは送信バ
ッファ8にDMA転送されるとともに、送信回路12を
経由して、二次局に送信される。第4図の破線がこれを
示している。
送信データの送信が終了すると、割込みによってプログ
ラムに通知する。なお、第4図のタイムチャートにおい
ては、送信バッファ8は省略されている。
上述の如く、本実施例においては、送信データが発生し
たときに、直ちに、ライト起動を行うため、ライト動作
が必要な場合のみ、DMA回路を使用することになる。
第5図は、上記第2図〜第4図で示した各動作を組合せ
て、必要な全二重動作を行う例を示すタイムチャートで
ある。
通常、−次局からも、二次局からも、送信データがない
ときには、第2図に示した自動ポーリング動作が行われ
ている。
ポーリングコマンドによる勧誘により、二次局からの送
信データが発生し、かつ、−次局からの送信データが発
生すると、以下に示す如く、全二重すなわち両方向同時
のデータ伝送が行われる。
プログラムからのライト起動によって、制御装置4は第
4図に示した送信動作を行う。−方、受信したデータは
、−旦、受信バッファ9に格納される(第3図に示した
動作)、このとき、−組しかない制御装置4のDMA回
路は、送信動作のために専用に使用される。
上記送信動作が終了すると、割込みにより、プログラム
に通知する1次に、プログラムは、受信データを主記憶
装置に転送するため、リード起動を行う、制御装置4は
該リード起動によって、第3図に示した受信動作を行う
、このとき、上記DMA回路は受信動作のために専用に
使用される。
上述の送信動作と受信動作とが終了すると、再び、入出
力命令による起動によって、自動ポーリング動作が行わ
れる。なお、−次局からの送信、または、二次局からの
送信があった場合には、第5図に示した送信動作、また
は、受信動作の一方が行われ、終了後は、再び、自動ポ
ーリング動作に戻ることになる。
本実施例においては、伝送路上は、送信動作と受信動作
とが同時に行われても、ライト起動とリード起動とは順
番に行われるため、DMA回路は1組で良く、ハードウ
ェア量の削減による、設計工数、コストの低減が実現で
きる。
また、プログラムの制御方式が半二重であることにより
、その設計工数も低減可能であり、自動ポーリング機能
の付加も容易であるという利点がある。
〔発明の効果〕
以上述べた如く、本発明によれば、中央処理装置および
主記憶装置に接続されており、DMA方式のデータ転送
を行う伝送制御装置において、1個のDMA回路と1個
の受信バッファおよびポーリングテーブルを設けて、送
信データはDMA転送によって前記主記憶装置から順次
読出されて転送され、受信データは一旦前記受信バッフ
ァに格納された後、前記DMA回路の非使用期間にDM
A転送ピよって前記主記憶装置に転送される如く構成す
るとともに、前記ポーリングテーブルに格納された複数
のポーリングコマンドを1つづつ取出して自動的に送信
するポーリング機能を有する如く構成したので、全二重
方式のデータ伝送が可能であり、かつ、−次局としての
オーバーヘッドを低減する自動ポーリング機能を有し、
しかも、プログラムからの制御方式が簡単な伝送制御装
置を実現できるという、顕著な効果を奏するものである
【図面の簡単な説明】
第1図は本発明の一実施例を示すシステムの構成図、第
2図は実施例の自動ポーリング動作を示すタイムチャー
ト、第3図は同受信動作を示すタイムチャート、第4図
は同送信動作を示すタイムチャート、第5図は同全二重
動作例を示すタイムチャートである。 1:中央処理装置、4:制御装置、5:出力レジスタ、
6:入力レジスタ、7:データレジスタ、8:送信バッ
ファ、9:受信バッファ、11:受信回路、12:送信
回路、15:ポーリングテーブル、16:チエツク回路
、17:受信レジスタ、18:送信レジスタ。 第     1     図 第     2     図 第    3    図 第     ヰ    図

Claims (1)

    【特許請求の範囲】
  1. 1、中央処理装置および主記憶装置に接続されており、
    ダイレクト・メモリ・アクセス方式のデータ転送を行う
    伝送制御装置において、1個のダイレクト・メモリ・ア
    クセス回路と1個の受信バッファおよびポーリングテー
    ブルを設け、送信データはダイレクト・メモリ・アクセ
    ス転送によって前記主記憶装置から順次読出されて転送
    され、受信データは一旦前記受信バッファに格納された
    後、前記ダイレクト・メモリ・アクセス回路の非使用期
    間にダイレクト・メモリ・アクセス転送によって前記主
    記憶装置に転送される如く構成するとともに、前記ポー
    リングテーブルに格納された複数のポーリングコマンド
    を1つづつ取出して自動的に送信するポーリング機能を
    有する如く構成したことを特徴とする伝送制御装置。
JP61150244A 1986-06-25 1986-06-25 伝送制御装置 Pending JPS635452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61150244A JPS635452A (ja) 1986-06-25 1986-06-25 伝送制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61150244A JPS635452A (ja) 1986-06-25 1986-06-25 伝送制御装置

Publications (1)

Publication Number Publication Date
JPS635452A true JPS635452A (ja) 1988-01-11

Family

ID=15492711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61150244A Pending JPS635452A (ja) 1986-06-25 1986-06-25 伝送制御装置

Country Status (1)

Country Link
JP (1) JPS635452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132944A (ja) * 1988-11-14 1990-05-22 Toshiba Corp データ伝送方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132944A (ja) * 1988-11-14 1990-05-22 Toshiba Corp データ伝送方式
JPH0666798B2 (ja) * 1988-11-14 1994-08-24 株式会社東芝 データ伝送方式

Similar Documents

Publication Publication Date Title
JPH04346151A (ja) データ処理装置及びファクシミリ装置
JPS635452A (ja) 伝送制御装置
JPS6221462B2 (ja)
JPH0697857A (ja) 電力線搬送による資源共有システム
JPS6126706B2 (ja)
JP3799741B2 (ja) バスコントローラ
JPH0234518B2 (ja)
JPH0644763B2 (ja) デ−タ転送方式
JP2639248B2 (ja) 通信インターフェイス装置
JPH10341257A (ja) パケット処理装置
JPS58222635A (ja) ポ−リング伝送方式
JP2573790B2 (ja) 転送制御装置
JPS61271555A (ja) ダイレクトメモリアクセス転送方式
JPS63128837A (ja) 回線制御装置
JPH11122275A (ja) シリアル通信システム
JPS6032461A (ja) 伝送システム
JPH0136740B2 (ja)
JPS62138951A (ja) 伝送制御方式
JPS62132456A (ja) デ−タ伝送装置
JPS59207763A (ja) デ−タ伝送回線のル−プ式全二重通信方式
JPH0511339B2 (ja)
JPS6282843A (ja) 通信制御装置
JPS63121962A (ja) 非同期デ−タ転送方式
JPS62165452A (ja) デ−タ転送アダプタ
JPS58101321A (ja) デ−タ転送装置