JPH11122275A - シリアル通信システム - Google Patents
シリアル通信システムInfo
- Publication number
- JPH11122275A JPH11122275A JP9303520A JP30352097A JPH11122275A JP H11122275 A JPH11122275 A JP H11122275A JP 9303520 A JP9303520 A JP 9303520A JP 30352097 A JP30352097 A JP 30352097A JP H11122275 A JPH11122275 A JP H11122275A
- Authority
- JP
- Japan
- Prior art keywords
- data
- value
- slave device
- address
- address value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 コマンドフレームにおける有効なデータでは
ないダミーデータの存在によって、マスタ装置とスレー
ブ装置との間の伝送効率が低下する。 【解決手段】 マスタ装置は、収集したいデータに対応
したアドレス値が連続的に設定されたコマンドフレーム
をスレーブ装置に対して送出する。スレーブ装置は、コ
マンドフレームにおける各アドレス値に対応したデータ
値が連続的に設定されたレスポンスフレームをマスタ装
置に対して送出する。スレーブ装置は、受信データと送
信データとが格納されるバッファを有し、受信したコマ
ンドフレーム中の各アドレス値をバッファに設定すると
ともに、各データ値に対応する各アドレス値が設定され
たバッファの領域に各データ値を書き込む。
ないダミーデータの存在によって、マスタ装置とスレー
ブ装置との間の伝送効率が低下する。 【解決手段】 マスタ装置は、収集したいデータに対応
したアドレス値が連続的に設定されたコマンドフレーム
をスレーブ装置に対して送出する。スレーブ装置は、コ
マンドフレームにおける各アドレス値に対応したデータ
値が連続的に設定されたレスポンスフレームをマスタ装
置に対して送出する。スレーブ装置は、受信データと送
信データとが格納されるバッファを有し、受信したコマ
ンドフレーム中の各アドレス値をバッファに設定すると
ともに、各データ値に対応する各アドレス値が設定され
たバッファの領域に各データ値を書き込む。
Description
【０００１】
【発明の属する技術分野】本発明は、マスタ装置と複数
のスレーブ装置とがシリアルバスで接続されたシリアル
通信システムに関し、特に、各スレーブ装置が扱うデー
タをマスタ装置が収集して管理するシステムに適するシ
リアル通信システムに関する。
のスレーブ装置とがシリアルバスで接続されたシリアル
通信システムに関し、特に、各スレーブ装置が扱うデー
タをマスタ装置が収集して管理するシステムに適するシ
リアル通信システムに関する。
【０００２】
【従来の技術】図６は一般的なシリアル通信システムの
構成を示すシステム構成図である。図６に示すように、
マスタ装置４０１とそれぞれバッファ４２２〜４５２を
有する各スレーブ装置４０２〜４０５は下りシリアルバ
ス１００および上りシリアルバス２００を介して接続さ
れる。下りシリアルバス１００は、例えば下りイネーブ
ルライン１０１および下りデータライン１０２で構成さ
れ、上りシリアルバス２００は、例えば上りイネーブル
ライン２０１および上りデータライン２０２で構成され
る。また、データ同期のためのクロック信号を転送する
ためのクロックライン３００が設けられる。
構成を示すシステム構成図である。図６に示すように、
マスタ装置４０１とそれぞれバッファ４２２〜４５２を
有する各スレーブ装置４０２〜４０５は下りシリアルバ
ス１００および上りシリアルバス２００を介して接続さ
れる。下りシリアルバス１００は、例えば下りイネーブ
ルライン１０１および下りデータライン１０２で構成さ
れ、上りシリアルバス２００は、例えば上りイネーブル
ライン２０１および上りデータライン２０２で構成され
る。また、データ同期のためのクロック信号を転送する
ためのクロックライン３００が設けられる。
【０００３】各スレーブ装置４０２〜４０５にはそれぞ
れ固有のＩＤ番号が付与され、マスタ装置４０１は、例
えばスレーブ装置４０２にコマンドを送りたい場合に
は、スレーブ装置４０２に付与されたＩＤ番号を含むコ
マンドフレームを下りシリアルバス１００に送出する。
各スレーブ装置４０２〜４０５はマスタ装置４０１が送
出したコマンドフレームを下りシリアルバス１００から
受信するが、コマンドフレーム中のＩＤ番号で指定され
たスレーブ装置４０２のみがそのコマンドフレームを受
け入れてバッファ４２２に格納する。また、例えばスレ
ーブ装置４０２がバッファ４２２内のデータをレスポン
スとしてマスタ装置４０１に送出したい場合には、スレ
ーブ装置４０２は、バッファ４２２内のデータを自局の
ＩＤ番号とともに含むレスポンスフレームを上りシリア
ルバス２００に送出する。
れ固有のＩＤ番号が付与され、マスタ装置４０１は、例
えばスレーブ装置４０２にコマンドを送りたい場合に
は、スレーブ装置４０２に付与されたＩＤ番号を含むコ
マンドフレームを下りシリアルバス１００に送出する。
各スレーブ装置４０２〜４０５はマスタ装置４０１が送
出したコマンドフレームを下りシリアルバス１００から
受信するが、コマンドフレーム中のＩＤ番号で指定され
たスレーブ装置４０２のみがそのコマンドフレームを受
け入れてバッファ４２２に格納する。また、例えばスレ
ーブ装置４０２がバッファ４２２内のデータをレスポン
スとしてマスタ装置４０１に送出したい場合には、スレ
ーブ装置４０２は、バッファ４２２内のデータを自局の
ＩＤ番号とともに含むレスポンスフレームを上りシリア
ルバス２００に送出する。
【０００４】このようなシステムは、各スレーブ装置４
０２〜４０５に接続された制御装置がそれぞれ伝送制御
を行い、マスタ装置４０１を含む監視制御装置がシステ
ム全体の監視を行うように構成されている伝送装置等に
適用される。図６に示されたシステムがそのような装置
に適用される場合には、マスタ装置４０１は、各スレー
ブ装置４０２〜４０５を介して、各スレーブ装置４０２
〜４０５に接続された制御装置の状態を適宜入力する必
要がある。
０２〜４０５に接続された制御装置がそれぞれ伝送制御
を行い、マスタ装置４０１を含む監視制御装置がシステ
ム全体の監視を行うように構成されている伝送装置等に
適用される。図６に示されたシステムがそのような装置
に適用される場合には、マスタ装置４０１は、各スレー
ブ装置４０２〜４０５を介して、各スレーブ装置４０２
〜４０５に接続された制御装置の状態を適宜入力する必
要がある。
【０００５】図７は従来のシリアル通信システムにおい
て用いられるフレーム構成を説明するためのタイミング
図である。この例では、下りシリアルバス１００は下り
イネーブルライン１０１および下りデータライン１０２
を含み、上りシリアルバス２００は上りイネーブルライ
ン２０１および上りデータライン２０２を含む。また、
上り下り共通に用いられるクロックライン３００がマス
タ装置４０１とスレーブ装置４０２〜４０５との間に布
線されている。
て用いられるフレーム構成を説明するためのタイミング
図である。この例では、下りシリアルバス１００は下り
イネーブルライン１０１および下りデータライン１０２
を含み、上りシリアルバス２００は上りイネーブルライ
ン２０１および上りデータライン２０２を含む。また、
上り下り共通に用いられるクロックライン３００がマス
タ装置４０１とスレーブ装置４０２〜４０５との間に布
線されている。
【０００６】以下、図７を参照して従来のシリアル通信
システムの動作を説明する。マスタ装置４０１が例えば
スレーブ装置４０２からデータを収集したい場合には、
マスタ装置４０１は、スレーブ装置４０２のＩＤ番号等
を含むオーバヘッド、およびスレーブ装置４０２に接続
された制御装置（図６において図示せず）におけるメモ
リまたは構成要素に付されたアドレスを示す各アドレス
値とダミーデータとの組が設定されたコマンドフレーム
を、クロックライン３００上のクロック信号に同期して
下りシリアルバス１００における下りデータライン１０
２に送出する。同時に、マスタ装置４０１は、下りイネ
ーブルライン１０１の信号をアクティブ（ローアクティ
ブ）にする。
システムの動作を説明する。マスタ装置４０１が例えば
スレーブ装置４０２からデータを収集したい場合には、
マスタ装置４０１は、スレーブ装置４０２のＩＤ番号等
を含むオーバヘッド、およびスレーブ装置４０２に接続
された制御装置（図６において図示せず）におけるメモ
リまたは構成要素に付されたアドレスを示す各アドレス
値とダミーデータとの組が設定されたコマンドフレーム
を、クロックライン３００上のクロック信号に同期して
下りシリアルバス１００における下りデータライン１０
２に送出する。同時に、マスタ装置４０１は、下りイネ
ーブルライン１０１の信号をアクティブ（ローアクティ
ブ）にする。
【０００７】各スレーブ装置４０２〜４０５は、下りイ
ネーブルライン１０１がアクティブになったことを見て
下りデータライン１０２上の信号を取り込むが、コマン
ドフレームにおけるオーバヘッドに設定されているＩＤ
番号がスレーブ装置４０２を指定しているので、スレー
ブ装置４０２のみがコマンドフレームを受け入れ、コマ
ンドフレーム中の各アドレス値をバッファ４２２に格納
する。
ネーブルライン１０１がアクティブになったことを見て
下りデータライン１０２上の信号を取り込むが、コマン
ドフレームにおけるオーバヘッドに設定されているＩＤ
番号がスレーブ装置４０２を指定しているので、スレー
ブ装置４０２のみがコマンドフレームを受け入れ、コマ
ンドフレーム中の各アドレス値をバッファ４２２に格納
する。
【０００８】スレーブ装置４０２は、スレーブ装置４０
２に接続されている制御装置における各アドレス値で示
されるアドレスから各データを入力し、それらをバッフ
ァ４２２に格納する。そして、各アドレス値とそれに対
応する各データ値との組をレスポンスフレームとして上
りデータライン２０２に送出する。同時に、上りイネー
ブルライン２０１の信号をアクティブ（ローアクティ
ブ）にする。マスタ装置４０１は、上りイネーブルライ
ン２０１がアクティブになったのを見て、上りデータラ
イン２０２上の信号を取り込む。
２に接続されている制御装置における各アドレス値で示
されるアドレスから各データを入力し、それらをバッフ
ァ４２２に格納する。そして、各アドレス値とそれに対
応する各データ値との組をレスポンスフレームとして上
りデータライン２０２に送出する。同時に、上りイネー
ブルライン２０１の信号をアクティブ（ローアクティ
ブ）にする。マスタ装置４０１は、上りイネーブルライ
ン２０１がアクティブになったのを見て、上りデータラ
イン２０２上の信号を取り込む。
【０００９】このようなシステムが伝送装置等に適用さ
れる場合には、マスタ装置４０１およびスレーブ装置４
０２〜４０５の主要回路は、装置の小型化の要請にもと
づいてＬＳＩ化されることが多い。図７に示されたよう
に、コマンドフレームの構成をアドレス値とダミーデー
タとの組が連なっているものとしておくと、コマンドフ
レームの構成とレスポンスフレームの構成とは同様にな
る。すなわち、（アドレス値＋ダミーデータ）または
（アドレス値＋データ値）の組が連なったものとなる。
すると、マスタ装置４０１を構成するＬＳＩと各スレー
ブ装置４０２〜４０５を構成するＬＳＩによる制御の共
通化がはかれるので、ＬＳＩ自体も共通化することが可
能になる。
れる場合には、マスタ装置４０１およびスレーブ装置４
０２〜４０５の主要回路は、装置の小型化の要請にもと
づいてＬＳＩ化されることが多い。図７に示されたよう
に、コマンドフレームの構成をアドレス値とダミーデー
タとの組が連なっているものとしておくと、コマンドフ
レームの構成とレスポンスフレームの構成とは同様にな
る。すなわち、（アドレス値＋ダミーデータ）または
（アドレス値＋データ値）の組が連なったものとなる。
すると、マスタ装置４０１を構成するＬＳＩと各スレー
ブ装置４０２〜４０５を構成するＬＳＩによる制御の共
通化がはかれるので、ＬＳＩ自体も共通化することが可
能になる。
【００１０】
【発明が解決しようとする課題】しかしながら、コマン
ドフレームにおける有効なデータではないダミーデータ
の存在によって、マスタ装置４０１とスレーブ装置４０
２〜４０５との間の伝送効率が低下する。また、スレー
ブ装置４０２〜４０５は受信したダミーデータを廃棄す
る処理を行わなければならないのでスループットが低下
する。
ドフレームにおける有効なデータではないダミーデータ
の存在によって、マスタ装置４０１とスレーブ装置４０
２〜４０５との間の伝送効率が低下する。また、スレー
ブ装置４０２〜４０５は受信したダミーデータを廃棄す
る処理を行わなければならないのでスループットが低下
する。
【００１１】そこで、本発明は、マスタ装置とスレーブ
装置との間のシリアルバスの使用効率を向上させたシリ
アル通信システムを提供することを目的とする。さら
に、スレーブ装置におけるバッファ容量を低減できるシ
リアル通信システムを提供することも本発明の目的であ
る。
装置との間のシリアルバスの使用効率を向上させたシリ
アル通信システムを提供することを目的とする。さら
に、スレーブ装置におけるバッファ容量を低減できるシ
リアル通信システムを提供することも本発明の目的であ
る。
【００１２】
【課題を解決するための手段】本発明によるシリアル通
信システムは、マスタ装置が、収集したいデータに対応
したアドレス値が連続的に設定されたコマンドフレーム
をスレーブ装置に対して送出し、スレーブ装置が、コマ
ンドフレームにおける各アドレス値に対応したデータ値
が連続的に設定されたレスポンスフレームをマスタ装置
に対して送出する構成になっているものである。スレー
ブ装置は、受信データと送信データとが格納されるバッ
ファと、受信したコマンドフレーム中の各アドレス値を
バッファに設定するアドレス値書込手段と、各データ値
に対応する各アドレス値が設定されたバッファの領域に
各データ値を書き込むデータ値書込手段とを含む構成で
あってもよい。スレーブ装置は、バッファ内のアドレス
値を外部機器に与えるとともに、外部機器がそのアドレ
ス値に応じて出力したデータ値をデータ値書込手段に出
力する外部インターフェース部を含む構成であってもよ
い。そして、バッファは２ポートＲＡＭであって、アド
レス値書込手段およびデータ値書込手段が、受信部から
のアドレス値と外部インターフェース部からのデータ値
とを選択的にバッファに書き込む選択器を有する構成で
あってもよい。
信システムは、マスタ装置が、収集したいデータに対応
したアドレス値が連続的に設定されたコマンドフレーム
をスレーブ装置に対して送出し、スレーブ装置が、コマ
ンドフレームにおける各アドレス値に対応したデータ値
が連続的に設定されたレスポンスフレームをマスタ装置
に対して送出する構成になっているものである。スレー
ブ装置は、受信データと送信データとが格納されるバッ
ファと、受信したコマンドフレーム中の各アドレス値を
バッファに設定するアドレス値書込手段と、各データ値
に対応する各アドレス値が設定されたバッファの領域に
各データ値を書き込むデータ値書込手段とを含む構成で
あってもよい。スレーブ装置は、バッファ内のアドレス
値を外部機器に与えるとともに、外部機器がそのアドレ
ス値に応じて出力したデータ値をデータ値書込手段に出
力する外部インターフェース部を含む構成であってもよ
い。そして、バッファは２ポートＲＡＭであって、アド
レス値書込手段およびデータ値書込手段が、受信部から
のアドレス値と外部インターフェース部からのデータ値
とを選択的にバッファに書き込む選択器を有する構成で
あってもよい。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の実施の一形態を
示すシステム構成図である。ここでも、マスタ装置１と
各スレーブ装置２〜５とが下りシリアルバス１００およ
び上りシリアルバス２００を介して接続されたシステム
を例にする。下りシリアルバス１００は、例えば下りイ
ネーブルライン１０１および下りデータライン１０２で
構成され、上りシリアルバス２００は、例えば上りイネ
ーブルライン２０１および上りデータライン２０２で構
成される。また、データ同期のためのクロック信号を転
送するためのクロックライン３００が設けられる。
施の形態を説明する。図１は、本発明の実施の一形態を
示すシステム構成図である。ここでも、マスタ装置１と
各スレーブ装置２〜５とが下りシリアルバス１００およ
び上りシリアルバス２００を介して接続されたシステム
を例にする。下りシリアルバス１００は、例えば下りイ
ネーブルライン１０１および下りデータライン１０２で
構成され、上りシリアルバス２００は、例えば上りイネ
ーブルライン２０１および上りデータライン２０２で構
成される。また、データ同期のためのクロック信号を転
送するためのクロックライン３００が設けられる。
【００１４】図２は、各スレーブ装置２〜５の一構成例
を示すブロック図である。各スレーブ装置２〜５におい
て、受信部４０は下りシリアルバス１００から入力した
各アドレス値を選択器４１を介して２ポートＲＡＭ４２
に格納する。２ポートＲＡＭ４２に一旦格納されたアド
レス値は、選択器４３および外部インターフェース部４
４を介して、制御装置等の外部機器（図２において図示
せず）に出力される。出力されたアドレス値に応じたデ
ータが外部インターフェース部４４に入力され、それら
のデータは選択器４１を介して２ポートＲＡＭ４２に格
納される。そして、２ポートＲＡＭ４２に格納された各
データは、選択器４３を介して送信部４５に出力され
る。送信部４５は、それらのデータを上りシリアルバス
２００を介してマスタ装置１に送信する。なお、選択器
４１は、アドレス値書込手段およびデータ値書込手段の
一実現例である。
を示すブロック図である。各スレーブ装置２〜５におい
て、受信部４０は下りシリアルバス１００から入力した
各アドレス値を選択器４１を介して２ポートＲＡＭ４２
に格納する。２ポートＲＡＭ４２に一旦格納されたアド
レス値は、選択器４３および外部インターフェース部４
４を介して、制御装置等の外部機器（図２において図示
せず）に出力される。出力されたアドレス値に応じたデ
ータが外部インターフェース部４４に入力され、それら
のデータは選択器４１を介して２ポートＲＡＭ４２に格
納される。そして、２ポートＲＡＭ４２に格納された各
データは、選択器４３を介して送信部４５に出力され
る。送信部４５は、それらのデータを上りシリアルバス
２００を介してマスタ装置１に送信する。なお、選択器
４１は、アドレス値書込手段およびデータ値書込手段の
一実現例である。
【００１５】次に、図３のタイミング図および図４の説
明図を参照して動作について説明する。マスタ装置１が
スレーブ装置２からデータを収集したい場合を例にと
る。マスタ装置１は、スレーブ装置２のＩＤ番号等を含
むオーバヘッド、およびスレーブ装置２に接続された制
御装置等の外部機器におけるメモリまたは構成要素に付
されたアドレスを示す各アドレス値が設定されたコマン
ドフレームを、クロックライン３００上のクロック信号
に同期して下りシリアルバス１００における下りデータ
ライン１０２に送出する。各アドレス値は、例えば、外
部機器における状態が設定されているメモリのアドレス
である。同時に、マスタ装置１は、下りイネーブルライ
ン１０１の信号をアクティブ（ローアクティブ）にす
る。図３に示すように、この実施の形態では、コマンド
フレームは、オーバヘッドと一連のアドレス値からな
る。
明図を参照して動作について説明する。マスタ装置１が
スレーブ装置２からデータを収集したい場合を例にと
る。マスタ装置１は、スレーブ装置２のＩＤ番号等を含
むオーバヘッド、およびスレーブ装置２に接続された制
御装置等の外部機器におけるメモリまたは構成要素に付
されたアドレスを示す各アドレス値が設定されたコマン
ドフレームを、クロックライン３００上のクロック信号
に同期して下りシリアルバス１００における下りデータ
ライン１０２に送出する。各アドレス値は、例えば、外
部機器における状態が設定されているメモリのアドレス
である。同時に、マスタ装置１は、下りイネーブルライ
ン１０１の信号をアクティブ（ローアクティブ）にす
る。図３に示すように、この実施の形態では、コマンド
フレームは、オーバヘッドと一連のアドレス値からな
る。
【００１６】各スレーブ装置２〜５における受信部４０
は、下りイネーブルライン１０１がアクティブになった
ことを見て下りデータライン１０２上の信号を取り込
む。この場合、コマンドフレームにおけるオーバヘッド
に設定されているＩＤ番号がスレーブ装置２を指定して
いるので、スレーブ装置２の受信部４０のみがコマンド
フレームを受け入れる。そして、スレーブ装置２の受信
部４０は、コマンドフレーム中の各アドレス値をシリア
ル−パラレル変換して選択器４１に出力する。選択器４
１は、受信部４０外部インターフェース部４４からのデ
ータを２ポートＲＡＭ４２に書き込む制御を行う。受信
部４０からデータ（この場合にはアドレス値）が出力さ
れたときには、そのデータを、２ポートＲＡＭ４２の所
定の番地に書き込む。２ポートＲＡＭ４２における書込
番地は、例えば受信部４０で生成される。その場合に
は、選択器４１は、受信部４０からのデータが、受信部
４０が出力した２ポートＲＡＭ４２における書込番地に
書き込まれるように２ポートＲＡＭ４２の書込制御を行
う。
は、下りイネーブルライン１０１がアクティブになった
ことを見て下りデータライン１０２上の信号を取り込
む。この場合、コマンドフレームにおけるオーバヘッド
に設定されているＩＤ番号がスレーブ装置２を指定して
いるので、スレーブ装置２の受信部４０のみがコマンド
フレームを受け入れる。そして、スレーブ装置２の受信
部４０は、コマンドフレーム中の各アドレス値をシリア
ル−パラレル変換して選択器４１に出力する。選択器４
１は、受信部４０外部インターフェース部４４からのデ
ータを２ポートＲＡＭ４２に書き込む制御を行う。受信
部４０からデータ（この場合にはアドレス値）が出力さ
れたときには、そのデータを、２ポートＲＡＭ４２の所
定の番地に書き込む。２ポートＲＡＭ４２における書込
番地は、例えば受信部４０で生成される。その場合に
は、選択器４１は、受信部４０からのデータが、受信部
４０が出力した２ポートＲＡＭ４２における書込番地に
書き込まれるように２ポートＲＡＭ４２の書込制御を行
う。
【００１７】図４（Ａ）は、２ポートＲＡＭ４２にアド
レス値＃０が書き込まれた様子を示す。書き込みが完了
すると、２ポートＲＡＭ４２に書き込まれたアドレス値
が選択器４３を介して外部インターフェース部４４に出
力される。選択器４３は、２ポートＲＡＭ４２から読み
出されたデータを、送信部４５または外部インターフェ
ース部４４に出力する制御を行う。２ポートＲＡＭ４２
にアドレス値が書き込まれた後に２ポートＲＡＭ４２か
らデータ（この場合にはアドレス値）が読み出された場
合には、選択器４３は、そのデータを外部インターフェ
ース部４４に出力する。なお、２ポートＲＡＭ４２から
外部インターフェース部４４へのデータの読み出しは、
例えば、受信部４０または選択器４１からデータ書き込
み完了の通知を受けて、外部インターフェース部４４が
データの読み出し要求を行うことによって実現すること
ができる。
レス値＃０が書き込まれた様子を示す。書き込みが完了
すると、２ポートＲＡＭ４２に書き込まれたアドレス値
が選択器４３を介して外部インターフェース部４４に出
力される。選択器４３は、２ポートＲＡＭ４２から読み
出されたデータを、送信部４５または外部インターフェ
ース部４４に出力する制御を行う。２ポートＲＡＭ４２
にアドレス値が書き込まれた後に２ポートＲＡＭ４２か
らデータ（この場合にはアドレス値）が読み出された場
合には、選択器４３は、そのデータを外部インターフェ
ース部４４に出力する。なお、２ポートＲＡＭ４２から
外部インターフェース部４４へのデータの読み出しは、
例えば、受信部４０または選択器４１からデータ書き込
み完了の通知を受けて、外部インターフェース部４４が
データの読み出し要求を行うことによって実現すること
ができる。
【００１８】外部インターフェース部４４は、２ポート
ＲＡＭ４２から読み出したデータを、読出アドレスとし
てアドレスバス５１に出力する。また、制御線５３にリ
ードイネーブル信号を出力する。外部機器は、リードイ
ネーブル信号に応じて読出アドレスを取り込むととも
に、読出アドレスで指定されるアドレスのデータ値を、
データバス５２に出力する。外部インターフェース部４
４は、データバス５２からデータ値を取り込んで、選択
器４１を介してそのデータ値を２ポートＲＡＭ４２に書
き込む。この実施の形態では、データ値が書き込まれる
２ポートＲＡＭ４２の番地は、そのデータ値に対応する
アドレス値が書き込まれていた番地と同じである。従っ
て、アドレス値は、それに対応するデータ値が上書きさ
れることによって消失する。図４（Ｂ）は、アドレス値
＃０に対応したデータ値＃０が２ポートＲＡＭ４２に設
定された様子を示す。
ＲＡＭ４２から読み出したデータを、読出アドレスとし
てアドレスバス５１に出力する。また、制御線５３にリ
ードイネーブル信号を出力する。外部機器は、リードイ
ネーブル信号に応じて読出アドレスを取り込むととも
に、読出アドレスで指定されるアドレスのデータ値を、
データバス５２に出力する。外部インターフェース部４
４は、データバス５２からデータ値を取り込んで、選択
器４１を介してそのデータ値を２ポートＲＡＭ４２に書
き込む。この実施の形態では、データ値が書き込まれる
２ポートＲＡＭ４２の番地は、そのデータ値に対応する
アドレス値が書き込まれていた番地と同じである。従っ
て、アドレス値は、それに対応するデータ値が上書きさ
れることによって消失する。図４（Ｂ）は、アドレス値
＃０に対応したデータ値＃０が２ポートＲＡＭ４２に設
定された様子を示す。
【００１９】以上の処理がさらにＮ回繰り返されること
によって、アドレス値＃０〜アドレス値＃Ｎに対応した
データ値＃１〜データ値＃Ｎが２ポートＲＡＭ４２に設
定される。図４（Ｃ）は、アドレス値＃Ｎが２ポートＲ
ＡＭ４２に書き込まれた様子を示し、図４（Ｄ）は、ア
ドレス値＃Ｎに対応したデータ値＃Ｎが２ポートＲＡＭ
４２に設定された様子を示す。（Ｎ＋１）回目の処理が
終了すると、送信部４５は、選択器４３を介して２ポー
トＲＡＭ４２に設定されているデータ値＃０〜データ値
＃Ｎを読み出す。そして、自局のＩＤ番号を含むオーバ
ヘッドをデータ値＃０〜データ値＃Ｎに付加し、それら
をパラレル−シリアル変換して、上りシリアルバス２０
０における上りデータライン２０２にレスポンスフレー
ムとして送出する。同時に、上りシリアルバス２００に
おける上りイネーブルライン２０１がアクティブにされ
る。
によって、アドレス値＃０〜アドレス値＃Ｎに対応した
データ値＃１〜データ値＃Ｎが２ポートＲＡＭ４２に設
定される。図４（Ｃ）は、アドレス値＃Ｎが２ポートＲ
ＡＭ４２に書き込まれた様子を示し、図４（Ｄ）は、ア
ドレス値＃Ｎに対応したデータ値＃Ｎが２ポートＲＡＭ
４２に設定された様子を示す。（Ｎ＋１）回目の処理が
終了すると、送信部４５は、選択器４３を介して２ポー
トＲＡＭ４２に設定されているデータ値＃０〜データ値
＃Ｎを読み出す。そして、自局のＩＤ番号を含むオーバ
ヘッドをデータ値＃０〜データ値＃Ｎに付加し、それら
をパラレル−シリアル変換して、上りシリアルバス２０
０における上りデータライン２０２にレスポンスフレー
ムとして送出する。同時に、上りシリアルバス２００に
おける上りイネーブルライン２０１がアクティブにされ
る。
【００２０】マスタ装置１は、上りイネーブルライン２
０１の信号がアクティブになったのを見て上りデータラ
イン２０２からレスポンスフレームを受信する。そし
て、レスポンスフレームにおけるオーバヘッドの内容か
ら、そのレスポンスフレームがスレーブ装置２からもの
であることを知る。レスポンスフレームにおけるオーバ
ヘッド以外の部分にはデータ値＃０〜＃Ｎのみが設定さ
れているが、それらのデータ値＃０〜＃Ｎは直前にスレ
ーブ装置２に送出されたコマンドフレームにおけるアド
レス値＃０〜アドレス値＃Ｎに対応しているので、マス
タ装置１は、スレーブ装置２から、アドレス値＃０〜ア
ドレス値＃Ｎに対応したデータ値＃０〜＃Ｎを受信した
ことを直ちに認識できる。なお、ここではスレーブ装置
２の動作について説明したが、スレーブ装置３〜５も、
コマンドフレーム中のＩＤ番号が自局のＩＤ番号と一致
したら、上述したスレーブ装置２と同様に動作する。
０１の信号がアクティブになったのを見て上りデータラ
イン２０２からレスポンスフレームを受信する。そし
て、レスポンスフレームにおけるオーバヘッドの内容か
ら、そのレスポンスフレームがスレーブ装置２からもの
であることを知る。レスポンスフレームにおけるオーバ
ヘッド以外の部分にはデータ値＃０〜＃Ｎのみが設定さ
れているが、それらのデータ値＃０〜＃Ｎは直前にスレ
ーブ装置２に送出されたコマンドフレームにおけるアド
レス値＃０〜アドレス値＃Ｎに対応しているので、マス
タ装置１は、スレーブ装置２から、アドレス値＃０〜ア
ドレス値＃Ｎに対応したデータ値＃０〜＃Ｎを受信した
ことを直ちに認識できる。なお、ここではスレーブ装置
２の動作について説明したが、スレーブ装置３〜５も、
コマンドフレーム中のＩＤ番号が自局のＩＤ番号と一致
したら、上述したスレーブ装置２と同様に動作する。
【００２１】以上のように、この実施の形態によれば、
マスタ装置１はオーバヘッド以外はアドレス値＃０〜ア
ドレス値＃Ｎのみが連続的に設定されたコマンドフレー
ムを送出し、スレーブ装置２〜５はオーバヘッド以外デ
ータ値＃０〜＃Ｎのみが連続的に設定されたレスポンス
フレームを送出するので、シリアルバスに出力される有
効に使用されないデータの量が減り、データシリアルバ
スの使用効率が向上する。
マスタ装置１はオーバヘッド以外はアドレス値＃０〜ア
ドレス値＃Ｎのみが連続的に設定されたコマンドフレー
ムを送出し、スレーブ装置２〜５はオーバヘッド以外デ
ータ値＃０〜＃Ｎのみが連続的に設定されたレスポンス
フレームを送出するので、シリアルバスに出力される有
効に使用されないデータの量が減り、データシリアルバ
スの使用効率が向上する。
【００２２】また、各スレーブ装置２〜５において、各
スレーブ装置２〜５に接続された外部機器に与えられる
各アドレス値が設定された２ポートＲＡＭ４２の領域と
同一の領域に、各アドレス値に対応する各データ値が上
書きされるように構成されているので、従来のシステム
に比べて、バッファ容量を半分にすることができる。こ
のことは、各スレーブ装置２〜５の主要部または全部を
ＬＳＩで構成した場合には特に有効である。すなわち、
ＬＳＩの価格を安価にすることができる。
スレーブ装置２〜５に接続された外部機器に与えられる
各アドレス値が設定された２ポートＲＡＭ４２の領域と
同一の領域に、各アドレス値に対応する各データ値が上
書きされるように構成されているので、従来のシステム
に比べて、バッファ容量を半分にすることができる。こ
のことは、各スレーブ装置２〜５の主要部または全部を
ＬＳＩで構成した場合には特に有効である。すなわち、
ＬＳＩの価格を安価にすることができる。
【００２３】上記の実施の形態ではバッファとして２ポ
ートＲＡＭ４２が用いられたが、シングルポートの通常
のＲＡＭを用いてもよい。図５はそのようなスレーブ装
置２〜５の構成を示すブロック図である。この実施の形
態では、受信部４０からアドレス値を入力した場合には
そのアドレス値をＲＡＭ４８に書き込むとともに、外部
インターフェース部４４からデータ値を入力した場合に
はそのデータ値をＲＡＭ４８に書き込む調停／選択部４
７が設けられる。調停／選択部４７は、例えば、書込要
求と読出要求とが競合した場合には書込要求を優先さ
せ、受信部４０からＲＡＭ４８へのアドレス値の書き込
みと外部インターフェース部４４からＲＡＭ４８へのデ
ータ値の書き込みとが競合した場合には、受信部４０か
らＲＡＭ４８への書き込みを優先し外部インターフェー
ス部４４からＲＡＭ４８への書き込みを待たせるように
制御する。
ートＲＡＭ４２が用いられたが、シングルポートの通常
のＲＡＭを用いてもよい。図５はそのようなスレーブ装
置２〜５の構成を示すブロック図である。この実施の形
態では、受信部４０からアドレス値を入力した場合には
そのアドレス値をＲＡＭ４８に書き込むとともに、外部
インターフェース部４４からデータ値を入力した場合に
はそのデータ値をＲＡＭ４８に書き込む調停／選択部４
７が設けられる。調停／選択部４７は、例えば、書込要
求と読出要求とが競合した場合には書込要求を優先さ
せ、受信部４０からＲＡＭ４８へのアドレス値の書き込
みと外部インターフェース部４４からＲＡＭ４８へのデ
ータ値の書き込みとが競合した場合には、受信部４０か
らＲＡＭ４８への書き込みを優先し外部インターフェー
ス部４４からＲＡＭ４８への書き込みを待たせるように
制御する。
【００２４】また、調停／選択部４７は、例えば外部イ
ンターフェース部４４からデータ読み出し要求があった
ときにはＲＡＭ４８内のアドレス値を外部インターフェ
ース部４４に出力する。そして、送信部４５からデータ
読み出し要求があったときにはＲＡＭ４８内のデータ値
を送信部４５に出力する。このような構成によっても、
シリアルバスの使用効率が向上するとともに、従来のシ
ステムに比べて、バッファ容量を半分にすることができ
る。
ンターフェース部４４からデータ読み出し要求があった
ときにはＲＡＭ４８内のアドレス値を外部インターフェ
ース部４４に出力する。そして、送信部４５からデータ
読み出し要求があったときにはＲＡＭ４８内のデータ値
を送信部４５に出力する。このような構成によっても、
シリアルバスの使用効率が向上するとともに、従来のシ
ステムに比べて、バッファ容量を半分にすることができ
る。
【００２５】なお、上記の各実施の形態では、下りイネ
ーブルライン１０１および下りデータライン１０２を含
む下りシリアルバス１００と、上りイネーブルライン２
０１および上りデータライン２０２を含む上りシリアル
バス２００とで構成されるシリアルバスを例示したが、
上り下りのシリアルバスを別々に設けずに、双方向のシ
リアルバスを用いてもよい。
ーブルライン１０１および下りデータライン１０２を含
む下りシリアルバス１００と、上りイネーブルライン２
０１および上りデータライン２０２を含む上りシリアル
バス２００とで構成されるシリアルバスを例示したが、
上り下りのシリアルバスを別々に設けずに、双方向のシ
リアルバスを用いてもよい。
【００２６】
【発明の効果】以上のように、本発明によれば、シリア
ル通信システムを、収集したいデータに対応したアドレ
ス値が連続的に設定されたコマンドフレームをマスタ装
置がスレーブ装置に対して送出し、コマンドフレームに
おける各アドレス値に対応したデータ値が連続的に設定
されたレスポンスフレームをスレーブ装置がマスタ装置
に対して送出する構成にしたので、フレームフォーマッ
トにおいて無駄なデータが設定されることがなく、シリ
アルバスの使用効率を向上させることができる効果があ
る。さらに、スレーブ装置を、受信したコマンドフレー
ム中の各アドレス値をバッファに設定するアドレス値書
込手段と、各データ値に対応する各アドレス値が設定さ
れたバッファの領域に各データ値を書き込むデータ値書
込手段とを含むように構成した場合には、送信用のバッ
ファと受信用のバッファとを兼用することができ、バッ
ファ容量を半分に減らすことができる効果がある。スレ
ーブ装置を、バッファ内のアドレス値を外部機器に与え
るとともに外部機器がそのアドレス値に応じて出力した
データ値をデータ値書込手段に出力する外部インターフ
ェース部を含む構成にした場合には、外部機器を含むシ
ステム全体のスループットを向上させることができる効
果がある。そして、バッファは２ポートＲＡＭであっ
て、アドレス値書込手段およびデータ値書込手段が、受
信部からのアドレス値と外部インターフェース部からの
データ値とを選択的にバッファに書き込む選択器を有す
るように構成されている場合には、比較的簡単な構成で
シリアルバスの使用効率の向上とバッファ容量の削減を
実現できる効果がある。
ル通信システムを、収集したいデータに対応したアドレ
ス値が連続的に設定されたコマンドフレームをマスタ装
置がスレーブ装置に対して送出し、コマンドフレームに
おける各アドレス値に対応したデータ値が連続的に設定
されたレスポンスフレームをスレーブ装置がマスタ装置
に対して送出する構成にしたので、フレームフォーマッ
トにおいて無駄なデータが設定されることがなく、シリ
アルバスの使用効率を向上させることができる効果があ
る。さらに、スレーブ装置を、受信したコマンドフレー
ム中の各アドレス値をバッファに設定するアドレス値書
込手段と、各データ値に対応する各アドレス値が設定さ
れたバッファの領域に各データ値を書き込むデータ値書
込手段とを含むように構成した場合には、送信用のバッ
ファと受信用のバッファとを兼用することができ、バッ
ファ容量を半分に減らすことができる効果がある。スレ
ーブ装置を、バッファ内のアドレス値を外部機器に与え
るとともに外部機器がそのアドレス値に応じて出力した
データ値をデータ値書込手段に出力する外部インターフ
ェース部を含む構成にした場合には、外部機器を含むシ
ステム全体のスループットを向上させることができる効
果がある。そして、バッファは２ポートＲＡＭであっ
て、アドレス値書込手段およびデータ値書込手段が、受
信部からのアドレス値と外部インターフェース部からの
データ値とを選択的にバッファに書き込む選択器を有す
るように構成されている場合には、比較的簡単な構成で
シリアルバスの使用効率の向上とバッファ容量の削減を
実現できる効果がある。
【図１】 本発明の実施の一形態を示すシステム構成図
である。
である。
【図２】 スレーブ装置の一構成例を示すブロック図で
ある。
ある。
【図３】 本発明によるシリアル通信システムにおいて
用いられるフレーム構成を説明するためのタイミング図
である。
用いられるフレーム構成を説明するためのタイミング図
である。
【図４】 ２ポートＲＡＭへのデータ書き込みの様子を
示す説明図である。
示す説明図である。
【図５】 スレーブ装置の他の構成例を示すブロック図
である。
である。
【図６】 一般的なシリアル通信システムの構成を示す
システム構成図である。
システム構成図である。
【図７】 従来のシリアル通信システムにおいて用いら
れるフレーム構成を説明するためのタイミング図であ
る。
れるフレーム構成を説明するためのタイミング図であ
る。
１ マスタ装置 ２〜５ スレーブ装置 ４０ 受信部 ４１ 選択部 ４２ ２ポートＲＡＭ ４３ 選択器 ４４ 外部インターフェース部 ４５ 送信部 １００ 下りシリアルバス ２００ 上りシリアルバス
Claims (4)
- 【請求項１】 マスタ装置とスレーブ装置とがシリアル
バスで接続され、そのシリアルバスを介してマスタ装置
がスレーブ装置からデータを収集するシリアル通信シス
テムにおいて、 前記マスタ装置は、前記スレーブ装置に対して、収集し
たいデータに対応したアドレス値が連続的に設定された
コマンドフレームを送出し、 前記スレーブ装置は、前記マスタ装置に対して、前記コ
マンドフレームにおける各アドレス値に対応したデータ
値が連続的に設定されたレスポンスフレームを送出する
ことを特徴とするシリアル通信システム。 - 【請求項２】 スレーブ装置は、シリアルバスからコマ
ンドフレームを受信する受信部と、受信データと送信デ
ータとが格納されるバッファと、受信したコマンドフレ
ーム中の各アドレス値を前記バッファに設定するアドレ
ス値書込手段と、データ値に対応する各アドレス値が設
定された前記バッファの領域に各データ値を書き込むデ
ータ値書込手段と、前記バッファ内のデータが設定され
たレスポンスフレームを作成しそのレスポンスフレーム
を前記シリアルバスに送出する送信部とを備えた請求項
１記載のシリアル通信システム。 - 【請求項３】 スレーブ装置は、バッファ内のアドレス
値を外部機器に与えるとともに、外部機器がそのアドレ
ス値に応じて出力したデータ値をデータ値書込手段に出
力する外部インターフェース部を備えた請求項２記載の
シリアル通信システム。 - 【請求項４】 バッファは２ポートＲＡＭであり、 アドレス値書込手段およびデータ値書込手段は、受信部
からのアドレス値と外部インターフェース部からのデー
タ値とを選択的にバッファに書き込む選択器を含む請求
項３記載のシリアル通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30352097A JP3269530B2 (ja) | 1997-10-17 | 1997-10-17 | シリアル通信システムおよびシリアル通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30352097A JP3269530B2 (ja) | 1997-10-17 | 1997-10-17 | シリアル通信システムおよびシリアル通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122275A true JPH11122275A (ja) | 1999-04-30 |
| JP3269530B2 JP3269530B2 (ja) | 2002-03-25 |
Family
ID=17921984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30352097A Expired - Fee Related JP3269530B2 (ja) | 1997-10-17 | 1997-10-17 | シリアル通信システムおよびシリアル通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3269530B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027822A (ja) * | 2005-07-12 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 通信システム、並びにこれに用いられるマスター装置及びスレーブ装置、通信方法 |
| CN1306753C (zh) * | 2004-01-05 | 2007-03-21 | 中兴通讯股份有限公司 | 利用通用异步收发器实现rs485主从多机通讯的方法 |
| CN112199316A (zh) * | 2020-10-10 | 2021-01-08 | 海尔海斯(西安)控制技术有限公司 | 一种链式主从串口通讯装置的配置方法及通讯方法 |
-
1997
- 1997-10-17 JP JP30352097A patent/JP3269530B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1306753C (zh) * | 2004-01-05 | 2007-03-21 | 中兴通讯股份有限公司 | 利用通用异步收发器实现rs485主从多机通讯的方法 |
| JP2007027822A (ja) * | 2005-07-12 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 通信システム、並びにこれに用いられるマスター装置及びスレーブ装置、通信方法 |
| JP4631569B2 (ja) * | 2005-07-12 | 2011-02-16 | パナソニック株式会社 | 通信システム、並びにこれに用いられるマスター装置及びスレーブ装置、通信方法 |
| CN112199316A (zh) * | 2020-10-10 | 2021-01-08 | 海尔海斯(西安)控制技术有限公司 | 一种链式主从串口通讯装置的配置方法及通讯方法 |
| CN112199316B (zh) * | 2020-10-10 | 2024-01-05 | 海尔海斯(西安)控制技术有限公司 | 一种链式主从串口通讯装置的配置方法及通讯方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3269530B2 (ja) | 2002-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| KR20040044366A (ko) | 공유 메모리 데이터 전송장치 | |
| KR960706133A (ko) | 데이타 중계 장치 및 이것을 이용한 비디오 게임 장치(data transfer device and video game apparatus using the device) | |
| US20120072629A1 (en) | Communication system, master device and slave device, and communication method | |
| US20050144338A1 (en) | Data transfer apparatus | |
| JPH04328936A (ja) | 通信システム | |
| JP3269530B2 (ja) | シリアル通信システムおよびシリアル通信方法 | |
| EP3819778A1 (en) | Bus system and method for operating a bus system | |
| KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
| US6463491B1 (en) | Data transfer making efficient use of time concerning bus arbitration | |
| JP3413894B2 (ja) | シリアル伝送装置 | |
| KR0182707B1 (ko) | 교환기에 있어서 프로세서간통신 메세지에 대한 모니터장치 및 방법 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH11102341A (ja) | データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 | |
| JP2538901B2 (ja) | バス結合装置 | |
| JP3277016B2 (ja) | データ送受信装置 | |
| JP2014211842A (ja) | ネットワーク装置 | |
| JPS61116451A (ja) | デ−タ伝送方式 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH07250102A (ja) | データ伝送回路 | |
| JPS61292765A (ja) | デ−タ転送方式 | |
| JPS61105150A (ja) | 情報転送回路 | |
| JPH02244836A (ja) | 多重通信におけるデータ転送装置 | |
| JPH07110018B2 (ja) | シリアル通信装置 | |
| JPH04246744A (ja) | 裁定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |