JPH08297629A

JPH08297629A - バス中継器

Info

Publication number: JPH08297629A
Application number: JP7099190A
Authority: JP
Inventors: Hidetoshi Nakahara; 英利中原; Yuji Niwa; 雄司丹羽; Masakazu Nakamura; 正和中村; Kazuo Nagabori; 和雄長堀; Makoto Mukai; 良向井
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1995-04-25
Filing date: 1995-04-25
Publication date: 1996-11-12

Abstract

(57)【要約】【目的】プロセッサに代表される制御装置を用いたシス
テムにおいて、各機能を実現する装置間を接続するバス
の中継器に関し、バス情報の中継機能とバス情報の収集
機能とを有するバス中継器を提供することを目的とす
る。【構成】一方のバスから受信部３，４を介してバス状態
を受信し、中継判定部７，８において、自己制御空間１
４に格納されている制御情報を参照して、バス状態にお
けるアドレス情報に応じて、このバス状態を中継する
か、または変換して中継するかを判定する。バス状態を
中継するときは、受信したバス状態を送信部５，６を介
して送信することによって他方のバスに中継する。バス
状態を変換して中継するときは、データ多重部１１にお
いて、このバス状態中のアクセス状態の情報をデータ情
報に付加して送信部を介して送信して、他方のバスに設
けられたバス状態収集記憶装置において、一方のバスの
バス状態を収集可能にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセッサに代表され
る制御装置を用いたシステムにおいて、各機能を実現す
る装置間を接続するバスの中継器に関し、特にバス情報
の中継機能とバス情報の収集機能とを有するバス中継器
と、この中継器と連携した周辺機能とバスの構成方法と
に関するものである。

【０００２】

【従来の技術】装置バスには、複数の機能コンポーネン
トが接続されていて、バスを介して機能コンポーネント
間におけるデータ通信や、制御装置からのソフトウェア
制御等が行なわれるようになっている。バス中継器は、
装置バスに挿入されて、バスの負荷による信号減衰を防
止することを主たる機能とするものであり、これによっ
て、バスの電気的特性を良好に保つことを目的として用
いられるものであるが、従来、このようなバス中継器と
しては、単純なバッファが一般に用いられている。

【０００３】一方、プロセッサをコアとする装置の場
合、システムの動作は、ソフトウェア制御によって行な
われるため、各機能コンポーネントとプロセッサとの間
の通信は、システム動作の性能を決定するものであるた
め、装置バスの動作を追跡する手段が重要となる。ま
た、各種アプリケーション開発の際においても、ソフト
ウェアの性能の正常性を確認するために、オンラインで
の装置デバッグを行なう際にも、装置バスの動作を追跡
する手段が必要となる。

【０００４】従来、このような目的に対して、インサー
キット・エミュレーションの手法を用いて、バスにコネ
クタを接続して、コンピュータやエミュレータを介し
て、バスの通信状態を観測する方法が用いられている
が、このような方法による装置バスの動作の追跡は、必
ずしも容易ではない。

【０００５】

【発明が解決しようとする課題】高性能システムを構築
するにあたって、バス中継器は不可欠な要素となるが、
バスに接続される機能コンポーネントの数が多くなる
と、バスの物理的特性を確保するために、特殊な電気レ
ベルでバスを駆動しなければならず、各コンポーネント
の入出力に、バスを駆動するためのドライバ／レシーバ
が必要となり、バス信号特性確保のために消費電力が増
加する。また、バス固有のプロトコル変換等のために、
論理的，物理的にバスの構成が複雑になるとともに、通
信速度の低下を招くという問題がある。

【０００６】また、システム開発時におけるインサーキ
ット・エミュレーションは、装置の規模や実現しようと
する機能が大きくなるに従って、その実行が困難になる
という問題がある。

【０００７】本発明は、このような従来技術の課題を解
決しようとするものであって、装置に適用される各コン
ポーネントの電気的，論理的な変換処理を伴うことなし
に、バスに挿入して動作させて、信号減衰を防止するこ
とが可能な、バス中継器を提供することを目的としてい
る。

【０００８】また本発明は、装置バスの動作追跡のため
に、バスに接続，挿入するコンポーネントを最小限に抑
えることによって、特定ターゲットにおけるインサーキ
ット・エミュレーションを容易にして、システムの開発
時およびオンラインでの障害対応時の、装置バスの動作
追跡を容易にするための機能素子としての、バス中継器
を提供することを目的としている。

【０００９】

【課題を解決するための手段】

(1) 一方のバスから受信部３，４を介してバス状態を受
信し、中継判定部７，８において、自己制御空間１４に
格納されている制御情報を参照して、バス状態における
アドレス情報に応じて、このバス状態を中継するか、ま
たはこのバス状態を変換して中継するかを判定し、中継
するときは、受信したバス状態をそのまま送信部５，６
を介して送信することによって、他方のバスに中継する
とともに、バス状態を変換して中継するときは、データ
多重部１１において、該バス状態中のアクセス状態の情
報をデータ情報に付加して送信部を介して送信すること
によって、他方のバスに設けられたバス状態収集記憶装
置において、一方のバスのバス状態を収集可能にする。

【００１０】(2) (1) の場合に、変換されたバス状態を
一時記憶して出力することによって転送量を制御するデ
ータバッファ１２を設け、バス状態を変換して転送する
際の情報量の増加によるバス転送時間の差に基づくバス
間の位相差を吸収するようにする。

【００１１】(3) (1) の場合に、バス状態を変換してバ
ス状態収集記憶装置へ中継する際に、トランスペアレン
シを保持するようにする。

【００１２】(4) (1) の場合に、他方のバスに接続され
たバス状態収集記憶装置においてバス状態の収集を行な
う場合は、送信側の論理アドレスとバス状態収集記憶装
置の先頭アドレスとの演算を行なうことによって、バス
状態収集記憶装置の物理アドレスに変換してアクセスを
行ない、他の記憶装置においてバスアクセスを収集する
場合は、この記憶装置の物理アドレス０番地から随時割
り付けてアクセスを行なう。

【００１３】(5) (2) の場合に、他方のバスに接続され
たバス状態収集記憶装置に対するバスアクセスが実行さ
れた場合には、バス状態のデータ多重化を行なってデー
タバッファ１２に格納すると同時に他方のバスへの他の
通信の中継を行なって、中継の完了後に、データバッフ
ァ１２に格納されたバス状態収集データを送信し、バス
状態収集データの送信中に、他方のバスに対するアクセ
スを受信した場合には、バス状態収集データの送信を一
時中断して、このバスアクセスの中継を行ない、バスア
クセスの中継が完了したのちに、バス状態収集データを
送信するように制御を行なう送信／競合制御部９を備え
る。

【００１４】(6) (2) の場合に、データバッファ１２の
蓄積を制御するバッファ制御部１３が、データバッファ
１２のデータ蓄積量の過大を判断したとき、送信／競合
制御部９から送信部５を経てバス権要求信号を他方のバ
スに送出し、バッファ制御部１３がデータバッファ１２
においてデータ蓄積可能になったことを判断したとき、
送信／競合制御部９がバス権要求信号を解除する。

【００１５】(7) (6) の場合に、バス権要求信号が、シ
ステムのバスの使用許可を制御するバス権調停機能の行
なうすべてのバス権調停方法に対して最優先する。

【００１６】(8) (1) 〜(7) に記載されたバス中継器を
介してシステムバスと記憶装置とを接続し、バス中継器
における自己制御空間１４の制御情報に応じて、バス中
継器において、バス状態の中継および／または変換中継
を行なうことによって、記憶装置を通常の記憶装置およ
び／またはバス状態収集記憶装置として使用する。

【００１７】(9) (1) 〜(7) に記載されたバス中継器を
介してシステムバスと記憶装置とを接続し、バス中継器
において、自己制御空間１４の制御情報に応じて、バス
状態の中継を行なうことによって、この記憶装置をシス
テムバスに備えられている主記憶装置を補助する記憶装
置として使用する。

【００１８】(10) (1) 〜(7) に記載されたバス中継器
をバスに挿入することによって、バス中継器によって区
分されたバス区間を形成するとともに、このバス区間に
別のバス中継器を介してバス状態収集記憶装置を接続す
ることによって、特定のバス区間においてバス状態の収
集を可能にする。

【００１９】(11) マイクロプロセッサを備えた複数の
システムにおけるそれぞれのシステムバスを、(1) 〜
(7) に記載されたバス中継器を介して１本のバスに接続
して、マルチプロセッサシステムを構成するとともに、
この１本のバスにバス中継器を介してバス状態収集記憶
装置を接続することによって、マルチプロセッサシステ
ムにおいてバス状態を収集する。

【００２０】(12) マイクロプロセッサを備えた第１の
システムを(1) 〜(7) に記載されたバス中継器を介して
バスに接続するとともに、マイクロプロセッサを備えた
このシステムと同一の構成を有する第２のシステムを、
片方向のみに中継可能なバス中継器を介してこのバスに
接続して二重化運転することによって、第２のシステム
において第１のシステムの動作を照合する二重照合系に
おいて、このバスにバス中継器を介してバス状態収集記
憶装置を接続することによって、二重化装置においてバ
ス状態を収集する。

【００２１】

【作用】本発明は、バスに挿入されるバス中継器に関す
るものであり、このバス中継器は、以下の各作用を行な
うものである。

【００２２】(1) 本発明のバス中継器はバスサイクルの
基準信号であるバスクロックによって、受信側バスから
バス状態を受信し、中継器内に設定された中継判定部に
よって、分割された制御空間およびメモリ空間の範囲を
識別して、クロックサイクル遅延により中継先バスへ送
信する機能を双方向で備えているとともに、中継判定部
の設定により、バスに走行した状態を収集する目的で、
アドレス, データ, 各バスインタフェースハンドラ信号
群の状態を各クロックサイクルごとに受信し、各状態を
データ信号に変換して、他方に接続されたバス状態収集
記憶装置に送信する機能を有している。

【００２３】(2) 本発明のバス中継器は、内部にバスプ
ロトコルの状態を変換する手段と、データ信号に多重化
する手段と、通常のバス中継との整合を図るための多重
化データ一時蓄積手段とを有し、多重化による中継後の
データの内容を保証すると同時に、転送量を制御してバ
ス転送時間差によるデータ消失を回避する機能を有して
いる。

【００２４】(3) 本発明のバス中継器は、バスアクセス
が当該中継器を介して他方バスに接続されたバス状態収
集記憶装置に対して行なわれた場合、クロックサイクル
ごとでのバス状態収集・データ多重化を行なう一方、通
常の中継手段で、他方バスへ中継する機能を有し、バス
中継器を介したバスアクセスに関してもトランスペアレ
ンシを保持する。

【００２５】(4) バス中継器は、中継対象のアドレスに
関してはトランスペアレントで中継し、かつバスデータ
多重化処理を行なう中継器の場合は、他方に接続された
バス状態収集記憶装置の物理アドレスとの対応をとるた
め、送信側の論理アドレスに対して、システム全体で割
り付けられたバス状態収集記憶装置の先頭アドレスとの
減算を実施するアドレス変換機能を有して、システム全
体に対するアドレス空間割り付けを可能とする。それ以
外のアドレス空間に対してのバスアクセスを収集する場
合は、アドレス発生手段により物理アドレス０番地より
随時割り付ける機能を有する。

【００２６】(5) バス情報収集・多重化中継の場合、他
方のバスに接続されたバス状態収集記憶装置に対しての
バスアクセスが実行された場合は、バス状態の収集・デ
ータ多重化を実施すると同時に他方バスへの中継を実施
し、中継の完了後に多重化したバス状態収集データの送
信を実施するようにする制御機能と、バス状態収集デー
タの送信中に他方のバスに対するアクセスを受信した場
合は、当該バスアクセスの中継を優先し、バス状態収集
データの送信を一時中断して、中継完了後に再開させる
制御機能とを有している。

【００２７】(6) バス中継器が有するバス状態収集・多
重化データの一時蓄積手段は、当該中継器の後段に接続
される記憶装置に比べその容量は極めて小さく設計され
る。そのため、万が一、バス状態収集・多重化処理が多
重化データ送信処理を上回る状態が生じた場合でも、デ
ータ破壊が発生しないようにするため、一時蓄積手段の
容量で当該状態になる状態を判定する。そして、この判
定結果により、中継器がバスに対してバス権要求信号で
もって当該状態を通知するとともに、中継器がバス権獲
得中はバス上に通信が発生しないため、その期間中に自
己が蓄積した多重化データを吐き出す。その後、最大情
報量を有するバス通信を多重化・一時蓄積可能であると
判断される状態になった場合、バス権要求信号を介して
バス権の放棄を通知して、バス上の通信を再開させる。

【００２８】(7) バス中継器を用いてシステムのバスを
構成する場合、バスに接続されたバス間通信の発信元に
なる能動コンポーネント間における、バスの使用許可を
制御するバス権調停機能は、(6) に記載されたような、
バス状態収集・多重化処理が多重化データ送信処理を上
回る状態を想定して、いかなる他のバス権調停方法に対
しても、バス中継器のバス権要求信号を最優先させるこ
とにより、中継器が有するバス状態収集機能の実現を確
実にする。

【００２９】(8) バス中継器を用いることによって、次
のような各種のバスの構成方法を実現することができ
る。

【００３０】a)通常の記憶装置とバスとの接続にバス中
継器を用い、システムの記憶装置のメモリ空間の一部を
バス状態収集のために割り当てることによって、バス情
報収集を可能にする。

【００３１】b)通常の記憶装置とは別に、バス状態収集
を目的とする記憶装置をバス中継器を介して接続するこ
とによって、バス状態の収集を行なうとともに、システ
ム全体におけるこの記憶装置の位置付けを、通常の記憶
装置を主とするものとした場合には、システムの拡張記
憶としての二次記憶装置としても使用できるようにす
る。

【００３２】c)複数個の中継器によってバスを分割し、
中継器間に挟まれた区間の分割バスに対して、バス中継
器を介して記憶装置を接続することによって、ある特定
のバス区間に対しての、インサーキット・エミュレーシ
ョンを実現する。

【００３３】d)マイクロプロセッサを代表とするバスの
能動コンポーネントを複数個、それぞれバス中継器を介
して接続し、各中継器のもう一方をすべて接続すること
によって、マルチプロセッサ・バスを構成する。

【００３４】e) d) の場合の構成の特殊形として、２つ
の中継器で２つのプロセッサを接続し、各プロセッサを
二重化運転することによって、部分二重化を実現する。

【００３５】f) d),e)の場合に、各中継器の他方に共通
に接続されたバスに、バス状態の収集を行なう記憶装置
をバス中継器を介して接続することによって、複数個の
プロセッサによる通信の履歴を収集する。

【００３６】(9) さらに上記(8) のバス構成方法を実現
するために、バス中継器が、次の各機能を有している。

【００３７】a)設定に応じて、バス中継器によって分割
されたバスの一方における、バス通信状態を無条件に他
方に中継する中継モードとなる。

【００３８】b)設定に応じて、バス中継器によって分割
されるバスの一方における、バス通信状態を無条件に他
方に中継しない中継モードとなる。

【００３９】

【実施例】図１は、本発明の実施例(1) を示したもので
あって、本発明のバス中継器の基本的構成を示してい
る。図中において、１はシステムバス、２はシステムバ
スまたはメモリバス、３，４はバスの状態を受信する受
信部、５，６は中継する情報または収集する情報をバス
に送信する送信部、７，８は受信した情報に対する中継
の処理を判定する中継判定部、９は送信部に対する送信
の制御と、送信情報の競合時の制御を行なう送信／競合
制御部、１０は送信部に対する送信の制御を行なう送信
制御部、１１は受信情報を多重化するデータ多重部、１
２は多重化された受信情報を保持するデータバッファ、
１３はデータバッファ１２における情報の蓄積を制御す
るバッファ制御部、１４はバス中継器における各部を制
御するための情報を格納した自己制御空間である。

【００４０】バス中継器において、受信部３はシステム
バス１の状態を受信し、受信部４はシステム・バスまた
はメモリバス２の状態を受信する。中継判定部７，８
は、それぞれ受信部３，４において受信したバス状態に
おけるアドレスに応じて、自己制御空間１４に格納され
ている情報を参照して、バス状態の中継または収集のい
ずれの処理を行なうかを判定する。

【００４１】バス上に走行した通信状態、すなわちバス
状態の中継の処理を行なうときは、中継判定部７，８
は、送信／競合制御部９，送信制御部１０に指示を行な
うことによって、それぞれ送信部５，６を送信状態に制
御する。これによって、受信部３，４において受信され
たバス状態は、そのまま、送信部５，６を経て、システ
ムバスまたはメモリバス２、またはシステムバス１に送
出される。

【００４２】バス中継器において、バス状態の収集の処
理を行なうときは、データ多重部１１は、受信したバス
状態を一定のフォーマットに多重化し、データバッファ
１２はこの情報を保持する。送信部５は、データバッフ
ァ１２に保持された情報を、システムバスまたはメモリ
バス２へ送出し、システムバスまたはメモリバス２に接
続された図示されないバス状態収集記憶装置（トレース
メモリ）は、送信された情報を格納する。バス状態収集
記憶装置に格納された情報は、前述のインサーキット・
エミュレーション等に利用される。

【００４３】この際、データ多重部１１は、バスプロト
コルの状態を変換する機能を有し、アドレス，データ，
通信制御情報（バスインタフェースハンドラ信号群）か
らなるバス状態を一定のフォーマットに多重化する。デ
ータバッファ１２は、多重化されたデータの送信と、通
常のバス中継のデータの送信との送信時間の違いを調整
するために設けられている。またバッファ制御部１３
は、この際におけるデータバッファ１２におけるデータ
の書き込みと読み出しを制御する。

【００４４】受信したバスの状態を所定フォーマットに
変換する際に、バスデータ情報量が増加するため、バス
転送時間の変化によって、受信側のバスと送信側のバス
との間に位相差を生じるが、データバッファ１２を備え
て、変換したバスの状態を一時蓄積するようにしたの
で、転送量を制御し、バス転送時間差によるデータ消失
を回避して、多重化による中継後のデータの内容を保証
することができる。

【００４５】バス中継器を介して、他方のバスに接続さ
れたバス状態収集記憶装置に対してバスアクセスが行な
われた場合、クロックサイクルごとにバス状態収集を行
ない、データ多重化を行なうとともに、通常の中継動作
によって、他方のバスへバス状態の中継を行なうことが
でき、いずれの場合も、バス中継器を介したバスアクセ
スにおいて、トランスペアレンシを保持することができ
る。

【００４６】バス中継器は、中継対象のアドレスに関し
ては、トランスペアレントに中継する。バスデータ多重
化処理を行なう中継器の場合は、他方のバスに接続され
たバス状態収集記憶装置の物理アドレスとの整合をとる
ため、送信側の論理アドレスに対して、システム全体で
割り付けられたバス状態収集記憶装置の先頭アドレスと
の減算を行なう、アドレス変換機能を自己制御空間１４
に有することによって、システム全体に対するアドレス
空間割り付けを行なうことができる。なお、バス状態収
集記憶装置以外のメモリに対するバスアクセスを収集す
る場合は、アドレス発生手段を自己制御空間に有するこ
とによって、物理アドレス０番地から随時割り付けを行
なう。

【００４７】バス状態の情報を収集して、多重化して中
継する場合に、他方のバスに接続されたバス状態収集記
憶装置に対するバスアクセスが実行された場合には、送
信／競合制御部９は、バス状態の収集とデータ多重化を
行なうと同時に、他方のバスへの中継を行ない、中継の
完了後に、多重化したバス状態収集データを送信するよ
うに制御を行なう。さらに、バス状態収集データの送信
中に、他方のバスに対するアクセスを受信した場合に
は、このバスアクセスの中継を優先して、バス状態収集
データの送信を一時中断し、バスアクセスの中継が完了
したのちに、バス状態収集データを送信するように制御
を行なう。これによって、バス状態の一時蓄積と、バス
通信の中継動作とを同時に実行し、バス通信の完了をま
ってバス状態収集記憶装置に対するバス状態の情報の転
送を行なうことができる。

【００４８】バス状態収集のための多重化データを蓄積
するデータバッファ１２は、バス状態収集記憶装置と比
べてその容量は極めて小さく設計されるため、バス状態
多重化の処理が多重化データ送信処理を上回ることがあ
る。バッファ制御部１３が、データバッファ１２の容量
からこのような状態の発生を判断したとき、送信／競合
制御部９は送信部５を経てバスに対してバス権要求信号
を送出する。これによって、バス上に他の通信が発生し
ないようになるので、データバッファ１２に蓄積された
多重化データを送出することができ、従って収集データ
の破壊を防止することができる。そして、バス状態を収
集するバスで規定されている、最大転送モードの通信に
おけるバス状態の多重化，一時蓄積が可能な状態になっ
たとき、送信／競合制御部９は、バス権要求信号を介し
てバス権の放棄を通知することによって、バス上におけ
る他の通信を再開することができるようになる。

【００４９】バス中継器を用いて、システムのバスを構
成する場合、バスに接続されている、バス通信の発信元
となる能動コンポーネント間における、バスの使用許可
を制御するバス権調停機能が設けられる。このバス権調
停機能においては、上述のように、バス中継器からの要
求によってバス権を付与したときは、他のいかなるバス
権調停方法に対しても、バス中継器のバス権要求を最優
先するようにする。これによって、バス中継器が有する
バス状態収集機能を有効に実現することができる。

【００５０】図２は、本発明の実施例(2) を示したもの
であって、（ａ）は本発明のバス中継器による記憶装置
の接続方法を示し、（ｂ）は従来の接続方法を対比のた
め示したものである。図中において、２１はシステムバ
ス、２２はバス中継器、２３は記憶装置、２４はメモリ
アクセス制御装置、２５は記憶装置である。

【００５１】従来は、図２（ｂ）に示すように、システ
ムバス２１から、メモリアクセス制御装置２４を介して
記憶装置２５に接続することによって、システムバス２
１と記憶装置２３との間で、データの書き込み，読み出
しを行なうようにしている。

【００５２】本発明の場合、図２（ａ）に示すように、
システムバス２１から、バス中継器２２を介して記憶装
置２３に接続し、記憶装置２３のメモリ空間の一部をバ
ス状態収集の目的に割り当てることによって、記憶装置
２３を、システム上での記憶装置と、バス状態の収集を
目的とした記憶装置との、両方の目的に共用することが
できる。

【００５３】図３は、本発明の実施例(3) を示したもの
であって、（ａ）は本発明のバス中継器による記憶装置
の接続方法を示し、（ｂ）は従来の接続方法を対比のた
め示したものである。図中において、図２におけると同
じものを同じ番号で示している。

【００５４】図３（ａ）に示すように、システムバス２
１から、メモリアクセス制御装置２４を介して、システ
ム上での記憶装置として使用する記憶装置２５に接続す
るとともに、システムバス２１から、バス中継器２２を
介して、バス状態の収集を目的とした記憶装置２３に接
続する。この際、記憶装置２３を、通常の記憶装置とし
て使用することによって、記憶装置２３を、システムの
拡張記憶としての二次記憶装置としても使用可能であ
る。

【００５５】図４は、本発明の実施例(4) を示したもの
であって、３１は中継器間の分割バス、３２，３３はバ
ス中継器、３４₁ 〜３４_nはコンポーネント、３５はバ
ス状態収集機能を有するバス中継器、３６はバス状態を
収集する記憶装置である。

【００５６】中継器間の分割バス３１は、複数のバス中
継器３２，３３によって他のバスと分離されている。分
割バス３１に対して、バス中継器３５を介してバス状態
を収集する記憶装置３６を接続することによって、分割
バス３１に対してのインサーキット・エミュレーション
を行なうことができる。

【００５７】図５は、本発明の実施例(5) を示したもの
であって、４１はバス、４２_1,４２ _2,…_,４２_nはマイ
クロプロセッサ（ＭＰＵ）、４３_1,４３_2,…_,４３_nは
各ＭＰＵのバス、４４_1,４４_2,…_,４４_nはコンポーネ
ント、４５_1,４５_2,…_,４５ _nは無条件中継切り替え可
能なバス中継器、４６はバス状態収集機能を有するバス
中継器、４７はバス状態を収集する記憶装置、４８はコ
ンポーネントである。

【００５８】ＭＰＵ４２_1,４２_2,…_,４２_nは、それぞ
れコンポーネント４４_1,４４_2,…_,４４_nを有するとと
もに、バス中継器４５_1,４５_2,…_,４５_nを介して、バ
ス４１に接続されている。またバス４１には、バス中継
器４６を介してバス状態を収集する記憶装置４７が接続
されているとともに、コンポーネント４８が接続されて
いる。

【００５９】この場合、各バス中継器４４_1,４４_2,…_,
４４_nを無条件中継状態にすることによって、それぞれ
のバス４３_1,４３_2,…_,４３_nの状態をすべて、バス４
１，バス中継器４６を介して、バス状態を収集する記憶
装置４７に収集することができる。

【００６０】このように図５の構成によれば、中継器を
複数個使用して、ＭＰＵを代表とするバスの能動コンポ
ーネントを複数個接続し、かつバス中継器の他方をすべ
て接続することによって、マルチプロセッサ・バスによ
る通信のバス状態情報を収集することができる。

【００６１】図６は、本発明の実施例(6) を示したもの
であって、５１はバス、５２_1,５２ ₂ はマイクロプロセ
ッサ（ＭＰＵ）、５３_1,，５３₂ はそれぞれのＭＰＵの
バス、５４_1,５４₂ はコンポーネント、５５₁ は、双方
向中継機能を有するバス中継器、５５₂ は片方向中継機
能を有するバス中継器、５６はバス状態収集機能を有す
るバス中継器、５７はバス状態を収集する記憶装置、５
８はコンポーネントである。

【００６２】ＭＰＵ５２_2,バス５３_2,コンポーネント５
４_2,からなる装置２は、ＭＰＵ５２ _1,バス５３_1,コンポ
ーネント５４_1,バス中継器５５₁ からなる装置１と、同
一の構成を有し、バス中継器５５_1,５５₂ を介してバス
５１に接続されて、同じ動作を行なうことによって、装
置１に対して、部分二重化を行なった二重照合系を構成
している。この場合に、バス中継器５５₁ を介して装置
１の状態を、バス状態を収集する記憶装置５７に収集す
ることができる。このように、図６の構成によれば、二
重化プロセッサにおける、バス通信状態の情報を収集す
ることができる。

【００６３】図７は、本発明のバス中継器の具体的構成
例を示したものであって、６１，６２は入力バッファ、
６３，６４は３ステートバッファ、６５，６６は入力信
号のリタイミングを行なう入力リタイミング部、６７，
６８は出力信号の選択とリタイミングを行なう出力選択
・リタイミング部、６９，７０はバスデータの出力を制
御する出力制御部、７１は受信データの中継を制御する
中継制御部、７２は収集データの多重化と蓄積の制御を
行なうトレース制御部、７３は収集データを保持するト
レースバッファ、７４はアドレス等のデータを格納する
制御空間を構成するレジスタ、７５は受信データとレジ
スタ７４のインタフェースをとるレジスタインタフェー
ス部である。

【００６４】入力バッファ６１，入力リタイミング部６
５と、入力バッファ６２，入力リタイミング部６６と
は、図１に示された受信部３，４に対応し、それぞれＭ
バスとＷバスに対して設けられている。出力選択・リタ
イミング部６７，３ステートバッファ６３と、出力選択
・リタイミング部６８，３ステートバッファ６４とは、
それぞれ図１に示された送信部５，６に対応し、それぞ
れＭバスとＷバスに対して設けられている。出力制御部
６９，７０は、それぞれ図１に示された送信制御部１
０，送信／競合制御部９に対応する動作を行なう。

【００６５】中継制御部７１は、図１に示された中継判
定部７，８と同じ動作を行なう。トレース制御部７２
は、図１に示されたデータ多重部１１とバッファ制御部
１３に相当する動作を行ない、トレースバッファ７３は
データバッファ１２と同等である。レジスタ７４は制御
空間を形成し、レジスタインタフェース部７５はレジス
タ７４に対する書き込み，読み出しの制御を行なうもの
であって、レジスタ７４とレジスタインタフェース部７
５とは、併せて、図１における自己制御空間に相当す
る。

【００６６】中継制御部７１は、(1) 受信判定機能、
(2) 中継判定機能、(3) 送信制御機能の３つの機能を有
している。

【００６７】(1) 受信判定機能受信判定機能は、アドレスを受信し、制御空間に設定さ
れているアドレス空間と比較して、当該バスアクセスが
中継対象アクセスであるか、中継器自体へのアクセスで
あるか、または中継不要なアクセスであるかの判定を行
なう。また中継動作中の他方バスからの応答信号を受信
し、送信制御機能へ通知する。

【００６８】(2) 中継判定機能 a) 中継器の制御空間設定によるアクセス制御を行な
う。アクセス制御には、例えば以下のものがある。・強制中継指定・メモリインターリーブ指定 b) 競合動作制御２つのバスから同時にアクセスされた場合の競合制御を
行なう。

【００６９】(3) 送信制御機能中継判定により中継許可されたアクセスを他方バスへ送
信するためのタイミングを生成する。また、中継動作中
の他方バスからの応答信号の送信許可を受信判定機能か
ら受信して、送信タイミングおよび制御信号を生成す
る。

【００７０】図８は、トレース制御部の概略構成を示し
たものであって、８１はトレースデータ組立部、８２は
制御部、８３は条件判定部、８４はバッファ、８５はメ
モリインタフェース部、８６はアクセス制御部である。
以下、各部の動作を説明する。

【００７１】(1) トレースデータ組立部トレースデータ組立部８１は、受信したバスの信号を、
トレースフォーマットに組み立てる。また、制御部８２
から送信されたバッファ書き込み指示に従い、要求され
たフォーマットのデータを、バッファ８４に送信する。

【００７２】(2) 条件判定部条件判定部８３には、中継器制御空間として設定された
トレースモード，トレース開始制御，トレース対象バス
アクセス等の条件が格納され、バス受信時に各トレース
条件の判定を行なって、制御部８２に対して通知する。

【００７３】(3) 制御部制御部８２は、受信バスのトレースデータの組み立て制
御、およびトレースデータのバッファ書き込み制御を行
なう。

【００７４】(4) バッファバッファ８４は、トレースデータを格納する。

【００７５】(5) アクセス制御部アクセス制御部８６は、トレースデータを読み出し、外
部トレースメモリ（バス状態収集記憶装置）に対しての
データ書き込み制御を行なう。

【００７６】(6) メモリインタフェース部メモリインタフェース部８５は、次の各動作を行なう。 a)外部トレースメモリに対して、トレースデータ書き込
み制御を行なう。 b)バスから外部トレースメモリに対して、直接、リード
/ ライト動作を行なう場合の制御を行なう。 c)上記２つのアクセスの競合制御を行なう。

【００７７】以下、図９ないし図１４に、バス構成の具
体例を示す。

【００７８】図９は、シングルプロセッサ構成を示した
ものであって、図中、ＭＰＵはマイクロプロセッサ、Ｃ
ＣＭはキャッシュコントローラ／メモリ、ＭＡＣはメモ
リコントローラ、ＳＣＵはシステムコントローラ、ＢＩ
Ｃはシステムバスインタフェース、ＴＲＣはトレーサ、
９１はプロセッサバス、９２はシステムバスである。

【００７９】図９においては、トレーサＴＲＣを単独で
装備した場合を示し、トレーサＴＲＣは図中において二
重線で示されたプロセッサバス９１と、トレースメモリ
を有するトレースボードとを接続し、バス状態をトレー
スメモリ（バス状態収集記憶装置）に収集することがで
きる。図中において、太線で囲んで示すブロックは、プ
ロセッサバスに接続されるエレメントを示している。図
９の場合のトレーサＴＲＣは、バストレース機能を有す
る、バス中継器ＣＢＭからなっている。

【００８０】図１０は、バス中継器を有するシングルプ
ロセッサ構成を示したものであって、図中、図９におけ
ると同じものを同じ番号で示し、ＣＢＣは、バス中継器
である。

【００８１】図１０においては、トレーサＴＲＣを有す
るとともに、ＭＰＵ側との間に、バス中継器ＣＢＣを有
している。バス中継器ＣＢＣは、プロセッサバスに挿入
され、バス調停なしの中継機能を有するバス中継器ＣＢ
Ｍからなっている。また、トレーサＴＲＣは、図９の場
合と同様に、バストレース機能を有するバス中継器ＣＢ
Ｍからなっている。

【００８２】図１１は、ノンインターリーブ・マルチプ
ロセッサ構成を示したものであって、複数のマイクロプ
ロセッサＭＰＵがメモリコントローラＭＡＣを介して、
メモリ空間を共通に使用する場合を示している。この場
合は、プロセッサバスにバス中継器ＣＢＣを挿入するこ
とによって、両ＭＰＵのデータをまとめて中継すること
ができる。また、プロセッサバスにトレーサＴＲＣを接
続することによって、バス状態の収集を行なうことがで
きる。バス中継器ＣＢＣは、マルチプロセッサバス調停
機能と双方向中継機能を有するバス中継器ＣＢＭからな
り、トレーサＴＲＣは、バストレース機能を有するバス
中継器ＣＢＭからなっている。

【００８３】図１２は、インターリーブ・マルチプロセ
ッサ構成を示したものであって、複数のマイクロプロセ
ッサＭＰＵが、それぞれメモリコントローラＭＡＣを介
して、別々のメモリ空間を持つとともに、これらのメモ
リ空間を相互に共通に使用できるようにした場合を示し
ている。この場合は、それぞれのプロセッサバスにバス
中継器ＣＢＣを挿入することによって、それぞれのＭＰ
Ｕのデータを中継することができる。また、それぞれの
中継器を介して接続されたプロセッサバスにトレーサＴ
ＲＣを接続することによって、バス状態の収集を行なう
ことができる。バス中継器ＣＢＣは、マルチプロセッサ
バス調停機能と双方向中継機能を有するバス中継器ＣＢ
Ｍからなり、トレーサＴＲＣは、バストレース機能を有
するバス中継器ＣＢＭからなっている。

【００８４】図１３は、二重照合シングルプロセッサ構
成を示したものであって、シングルプロセッサからなる
マスタＣＰＵと、シングルプロセッサからなるスレーブ
ＣＰＵとによって、二重照合系を構成した場合を示して
いる。ＭＡＴはバス状態の照合を行なう二重照合器であ
る。

【００８５】複数のマイクロプロセッサＭＰＵが、それ
ぞれメモリコントローラＭＡＣを介して、別々のメモリ
空間を持つとともに、それぞれのプロセッサバスにバス
中継器ＣＢＣを挿入することによって、それぞれのＭＰ
Ｕのデータを中継することができる。マスタＣＰＵのバ
ス中継器ＣＢＣは、マルチプロセッサバス調停機能と、
双方向中継機能とを有するバス中継器ＣＢＭからなり、
スレーブＣＰＵのバス中継器ＣＢＣは、マルチプロセッ
サバス調停機能と、片方向中継機能とを有するバス中継
器ＣＢＭからなり、二重照合器ＭＡＴによって、マスタ
側のプロセッサバスと、スレーブ側のプロセッサバスの
それぞれの状態を比較して、照合結果を出力することに
よって、マスタＣＰＵの動作を監視する二重照合系を構
成する。

【００８６】トレーサＴＲＣは、両バス中継器ＣＢＣの
他方のプロセッサバスに接続され、マスタＣＰＵのバス
状態を図示されないトレースボードにおいて収集するこ
とができる。

【００８７】図１４は、二重照合インターリーブ・マル
チプロセッサ構成を示したものであって、複数のマイク
ロプロセッサＭＰＵが、それぞれメモリコントローラＭ
ＡＣを介して、別々のメモリ空間を持つとともに、これ
らのメモリ空間を相互に共通に使用できるようにしたマ
スタＣＰＵと、同様な構成を有するスレーブＣＰＵとに
よって、二重照合系を構成した場合を示している。

【００８８】マスタＣＰＵのバス中継器ＣＢＣは、マル
チプロセッサバス調停機能と、双方向中継機能とを有す
るバス中継器ＣＢＭからなり、スレーブＣＰＵのバス中
継器ＣＢＣは、マルチプロセッサバス調停機能と、片方
向中継機能とを有するバス中継器ＣＢＭからなり、それ
ぞれの二重照合器ＭＡＴによって、それぞれのプロセッ
サバスの状態を比較して、照合結果を出力することによ
って、マルチプロセッサの動作をそれぞれ監視し、監視
結果をまとめて出力することによって、マルチプロセッ
サからなるマスタＣＰＵの動作を監視する二重照合系を
構成する。

【００８９】トレーサＴＲＣは、両バス中継器ＣＢＣの
他方のプロセッサバスに接続されて、マスタＣＰＵのマ
ルチプロセッサのバス状態を図示されないトレースボー
ドにおいて収集することができる。

【００９０】

【発明の効果】以上説明したように本発明のバス中継器
によれば、プロセッサに代表される制御装置を用いたシ
ステムのバスに挿入して、システムの構成を変更するこ
となく、電気的，論理的に等価な中継を行なうバス中継
器を実現することができる。

【００９１】また本発明のバス中継器を、システムのバ
スと記憶装置との接続に使用することによって、バス上
を走行する情報を自動的に収集することができ、オンラ
インでのインサーキット・エミュレーションを容易に行
なうことができるとともに、ＤＭＡ機能を用いた、記憶
装置本来の運用との共用化を行なうことができる。

【図面の簡単な説明】

【図１】本発明の実施例(1) を示す図である。

【図２】本発明の実施例(2) を示す図であって、（ａ）
は本発明のバス中継器による記憶装置の接続方法を示
し、（ｂ）は従来の接続方法を対比のため示す。

【図３】本発明の実施例(3) を示す図であって、（ａ）
は本発明のバス中継器による記憶装置の接続方法を示
し、（ｂ）は従来の接続方法を対比のため示す。

【図４】本発明の実施例(4) を示す図である。

【図５】本発明の実施例(5) を示す図である。

【図６】本発明の実施例(6) を示す図である。

【図７】本発明のバス中継器の具体的構成例を示す図で
ある。

【図８】トレース制御部の概略構成を示す図である。

【図９】シングルプロセッサ構成を示す図である。

【図１０】バス中継器を有するシングルプロセッサ構成
を示す図である。

【図１１】ノンインターリーブ・マルチプロセッサ構成
を示す図である。

【図１２】インターリーブ・マルチプロセッサ構成を示
す図である。

【図１３】二重照合シングルプロセッサ構成を示す図で
ある。

【図１４】二重照合インターリーブ・マルチプロセッサ
構成を示す図である。

【符号の説明】

３受信部４受信部５送信部６送信部７中継判定部８中継判定部９送信／競合制御部１１データ多重部１２データバッファ１３バッファ制御部１４自己制御空間

───────────────────────────────────────────────────── フロントページの続き (72)発明者丹羽雄司栃木県小山市城東３丁目28番１号富士通ディジタル・テクノロジ株式会社内 (72)発明者中村正和栃木県小山市城東３丁目28番１号富士通ディジタル・テクノロジ株式会社内 (72)発明者長堀和雄神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者向井良東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】一方のバスからバス状態を受信し、中継
判定部において、自己制御空間に格納されている制御情
報を参照して、該バス状態におけるアドレス情報に応じ
て、該バス状態を中継するか、または該バス状態を変換
して中継するかを判定し、中継するときは、受信したバ
ス状態をそのまま送信することによって、他方のバスに
中継するとともに、バス状態を変換して中継するとき
は、データ多重部において、該バス状態中のアクセス状
態の情報をデータ情報に付加して送信することによっ
て、他方のバスに設けられたバス状態収集記憶装置にお
いて前記一方のバスのバス状態を収集可能にしたことを
特徴とするバス中継器。
【請求項２】請求項１に記載のバス中継器において、
前記変換されたバス状態を一時記憶して出力することに
よって転送量を制御するデータバッファを設け、バス状
態を変換して転送する際の情報量の増加によるバス転送
時間の差に基づくバス間の位相差を吸収するようにした
ことを特徴とするバス中継器。
【請求項３】請求項１に記載のバス中継器において、
バス状態を変換して前記バス状態収集記憶装置へ中継す
る際に、トランスペアレンシを保持するようにしたこと
を特徴とするバス中継器。
【請求項４】請求項１に記載のバス中継器において、
他方のバスに接続されたバス状態収集記憶装置において
バス状態の収集を行なう場合は、送信側の論理アドレス
と該バス状態収集記憶装置の先頭アドレスとの演算を行
なうことによって、該バス状態収集記憶装置の物理アド
レスに変換してアクセスを行ない、他の記憶装置におい
てバスアクセスを収集する場合は、該記憶装置の物理ア
ドレス０番地から随時割り付けてアクセスを行なうこと
を特徴とするバス中継器。
【請求項５】請求項２に記載のバス中継器において、
他方のバスに接続されたバス状態収集記憶装置に対する
バスアクセスが実行された場合には、バス状態のデータ
多重化を行なってデータバッファに格納すると同時に他
方のバスへの通信の中継を行なって、該中継の完了後
に、該データバッファに格納されたバス状態収集データ
を送信し、バス状態収集データの送信中に、他方のバス
に対するアクセスを受信した場合には、バス状態収集デ
ータの送信を一時中断して、該バスアクセスの中継を行
ない、該バスアクセスの中継が完了したのちに、バス状
態収集データを送信するように制御を行なう送信／競合
制御部を備えたことを特徴とするバス中継器。
【請求項６】請求項２に記載のバス中継器において、
前記データバッファの蓄積を制御するバッファ制御部
が、該データバッファのデータ蓄積量の過大を判断した
とき、送信／競合制御部からバス権要求信号を他方のバ
スに送出し、該バッファ制御部がデータバッファにおい
てデータ蓄積可能になったことを判断したとき、該送信
／競合制御部が該バス権要求信号を解除することを特徴
とするバス中継器。
【請求項７】請求項６に記載のバス中継器を搭載した
システムにおいて、前記バス権要求信号が、システム内
でバス権要求を行なういかなるコンポーネントよりもそ
のバス権の許可を優先することを特徴とするバス権調停
方式。
【請求項８】請求項１ないし７のいずれかに記載のバ
ス中継器を介してシステムバスと記憶装置とを接続し、
該バス中継器における前記自己制御空間の制御情報に応
じて、該バス中継器において、バス状態の前記中継およ
び／または変換中継を行なうことによって、該記憶装置
を通常の記憶装置および／またはバス状態収集記憶装置
として使用することを特徴とするバスの構成方法。
【請求項９】請求項１ないし７のいずれかに記載のバ
ス中継器を介してシステムバスと記憶装置とを接続し、
該バス中継器において、前記自己制御空間の制御情報に
応じて、バス状態の前記中継を行なうことによって、該
記憶装置を該システムバスに備えられている主記憶装置
を補助する記憶装置として使用することを特徴とするバ
スの構成方法。
【請求項１０】請求項１ないし７のいずれかに記載の
バス中継器をバスに挿入することによって、該バス中継
器によって区分されたバス区間を形成するとともに、該
バス区間に別の前記バス中継器を介してバス状態収集記
憶装置を接続することによって、特定のバス区間におい
てバス状態を収集することを特徴とするバスの構成方
法。
【請求項１１】マイクロプロセッサを備えた複数のシ
ステムにおけるそれぞれのバスを、それぞれ請求項１な
いし７のいずれかに記載のバス中継器を介して１本のバ
スに接続して、マルチプロセッサシステムを構成すると
ともに、該１本のバスに前記バス中継器を介してバス状
態収集記憶装置を接続することによって、マルチプロセ
ッサシステムにおいてバス状態を収集することを特徴と
するバスの構成方法。
【請求項１２】マイクロプロセッサを備えた第１のシ
ステムを請求項１ないし７のいずれかに記載のバス中継
器を介してバスに接続するとともに、マイクロプロセッ
サを備えた該システムと同一の構成を有する第２のシス
テムを、該バスから片方向のみに中継可能なバス中継器
を介して該バスに接続して二重化運転することによっ
て、該第２のシステムにおいて第１のシステムの動作を
照合する二重照合系において、該バスに別のバス中継器
を介してバス状態収集記憶装置を接続することによっ
て、二重化装置においてバス状態を収集することを特徴
とするバスの構成方法。