JPH0769886B2

JPH0769886B2 - バス上に接続された装置間の通信方式

Info

Publication number: JPH0769886B2
Application number: JP59015477A
Authority: JP
Inventors: 祥平鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-01-31
Filing date: 1984-01-31
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: JPS60159960A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、一バス上に、複数の処理装置、及びこれらの
各処理装置のバス使用権を決定するバス制御装置が接続
されるバス方式の情報処理システムに用いられるバス上
に接続された装置間の通信方式に関する。

〔発明の技術的背景とその問題点〕

情報処理システムに於いて、中央処理装置、入出力処理
装置、主記憶装置などの各装置相互間を接続する手段の
一つとして、これら各装置をそれぞれ同一のバス上に配
置し、バスを選択的に使用して各装置相互間でデータ転
送を行なう、所謂バス方式がある。この種のバス方式と
しては従来より多種のものが存在しており、例えばバス
の使用権取得制御の面からは、バスの使用権獲得のため
のバス争奪回路を各装置毎にもつものと、一箇所で集中
してバスの管理を行なうものとがあり、更には、バス使
用時間の面から分類すると、一度バスの使用を開始した
ならば１コマンドの終了まで、空き時間があってもバス
を解放しないものと、コマンドの途中でもバスを使用す
る必要の無い時はバスを解放し、その後、バス使用が必
要となった時、再びバス使用権を取得するものとがあ
る。

従来では、これら各バス方式に於いて、装置間の通信
（データの送受）の際、相手の装置を特定するために、
各装置に対応して付けられた装置番号を指定する必要が
ある。また、送出側の装置は自己に固有の装置番号を送
出して、バス上のデータが何れの装置から到来したもの
かを表示する必要がある。

このため、従来では、送信側装置番号、及び受信側装置
番号を伝送するラインが必要となり、又、各機器毎に、
装置番号を識別する回路が必要となる。一方、装置間の
通信対象としては、バス上の全装置が対等であり、何れ
の装置間であっても通信可能であるが、その反面、何時
でも自己の装置へデータの転送が生ずる可能性があるこ
とから、装置の設計が著しく複雑になり、タイミング遅
れやハードウエアの増大を引起こす。

以上のように、従来バス方式に於いては、通信に際し
て、何れの装置間であっても通信できる長所をもつ反
面、送信装置番号、相手装置番号を伝送するラインが必
要であり、かつ、各装置毎に装置の識別回路を必要とす
る欠点を有していた。又、各装置にとって自己装置へ転
送される時期が前もって分らないため、受信回路のタイ
ミング損やハードウエア量の増大にもつながっていた。

〔発明の目的〕

本発明は上記実情に鑑みなされたもので、送信側、及び
受信側の装置番号を伝送するライン、及び装置番号の識
別回路を不要にし、しかも各装置へデータが転送される
ことを事前に該当する装置に通知できるバス構造とし
て、システム構成を大幅に簡素化できるバス上に接続さ
れた装置間の通信方式を提供することを目的とする。

〔発明の概要〕

本発明は、一つのバス上に複数の処理装置、及びこれら
各処理装置のバス使用権を決定するバス制御装置が接続
されるバス方式の情報処理システムに於いて、上記各処
理装置から上記バス制御装置に個々にバス使用要求（ZB
SiRQ）を通知する装置別の信号（12）と、上記バス制御
装置から上記各処理装置にデータ受信時期（ZXMIT）を
知らせる共通の信号線（14）と、この信号線の信号との
組合わせにより上記バス制御装置から特定の処理装置に
対し、個別にバスの使用許可（ZBSiOK）又はバス上デー
タの取込みタイミングを知らせる装置別の信号線（13）
とを有してなるバス構造として、上記バス上につながる
各装置間のデータ転送に際し、各装置が装置番号の通知
及び解読を行なうことなく、バス上につながれた任意の
装置間で効率よくデータ転送を行なうことができるよう
にしたものである。

〔発明の実施例〕

以下図面を参照して本発明の一実施例を説明する。第１
図は本発明の一実施例を説明するためのシステム構成例
を示すブロック図であり、ここではバス上に２つ以上の
データ転送処理機能をもつ装置が接続され、更にこれら
装置のバス使用権を決定するバス制御装置も上記バスに
接続されるとともに、このバス制御装置に主記憶が接続
されるシステムを対象として示している。第１図に於い
て、10はシステム内の各装置間をつなぐバス、20…はそ
れぞれこのバス10に接続された例えば入出力処理装置
（IOP），中央処理装置（CPU）等のデータ転送処理機能
を持つ処理装置（以下単に装置と呼称する）、30はこれ
ら各装置20…のバス使用権を決定するバス制御装置、40
は主記憶（MEM）である。

第２図は上記構成に於けるバス10の要部信号線の接続構
成例を示す図である。図中、11乃至14はそれぞれバス10
内の信号線であり、11はデータ／アドレスライン、12は
装置20からバス制御装置30に対し、個別にバス使用要求
（BUS REQUEST）を送付するための装置別信号線、13は
バス制御装置30からバス使用要求のあった装置20に対
し、個別にバスの使用許可（NEXT BUS USE）を送付する
ための装置別信号線、14は装置20（ｉ）,20（ｊ）間、
又はバス制御装置30から装置20へのデータ転送に際して
受信側の装置20にデータの受信時期を前もって知らせる
ための信号（TRANSMIT）を送付する共通信号線である。
31は上記信号線12を介して入力された各装置20…のバス
使用要求に応答してバス10の使用権を決定し、信号線13
を介して該当する装置20にバス使用許可を与えるバス使
用権決定回路、32は装置20（ｉ）,20（ｊ）間データ転
送コマンドに際して、データ／アドレスライン11上の一
部のデータを装置番号と見なしてデコードし、対応する
装置に固有の信号線13と共通信号線14とを用いて対応装
置にデータ受信を指示するデータ受信装置指示回路であ
る。

ここで、上記したバス10の具体的な仕様例を表−１に示
す。ここではバス制御装置30の制御対象となる装置20…
の最大接続数を〔10〕（ｉ＝1,2,…10）とした場合を例
にとって示している。

ここで、上記表−１に示す各信号線につき以下に説明す
る。

CLOCK（略称；＄CLOCK）バス10のタイミングを決定する基本クロックである。こ
のクロックに同期して各装置に於けるバスの争奪、デー
タの転送等が行なわれる。第３図参照。

バス争奪関係の信号バスの優先度はバス制御装置30が決定する。

（１） BUS REQUEST（略称ZBSiRQ i＝０〜９）バスの使用要求信号であり、バスを使用したいユニット
装置はバスサイクルの始めに、この信号を“1"にする。

各装置はバスの使用権を得るまで本信号を出し続けて良
いが、バスを取得した場合、次のサイクルで出力を停止
する。

バス制御装置30内の、インタラプトセルに書き込む場
合、ZSTKFL信号が“1"なら、“0"になるまでバスの争奪
に参加しない事。

（２） NEXT BUS USE（略称;ZBSiOK i＝０〜９）この信号の意味はZXMIT信号の状態によって異なる。

ZXMITが“0"の場合本信号はこれを受取った装置が次のサイクルでバスを使
用できるか否かを示す信号である。

バス要求（ZBSiRQ）を出力した装置は、バスサイクルの
終りに本信号をサンプリングし、“1"ならば、自分より
バス争奪上の優先度の高いユニットが、バスを要求して
いないので、自分がバスを取得したと判断して、次にバ
スサイクルでバスを使用する。

ZXMITが“1"の場合本信号はこれを受取ったユニットがそのサイクルでバス
上のデータを受取るか否かを示す信号である。

（３） HOLD（略称;ZHOLD）本信号は、バスを得たユニットが次のバスサイクルも継
続してバスを使用したい時に用いる。本信号が“1"の
時、バスの争奪は中止される。

自分がバスを２サイクル以上継続して使用したい装置は
バス取得後、最初のデータ出力と同時にHOLDを“1"に
し、バスが不要となる１サイクル前にHOLDを“0"にす
る。

HOLDを出力したユニットは、次のバスサイクルでも無条
件にバスを使用することができる。即ちHOLDは、最も優
先度の高いバス要求として機能する。

（４） IC STACK FULL（略称;ZSTKFL）バス制御装置30から出力される信号であり、バス制御装
置30が他の装置からのWRITE INTERRUPT CELLコマンドを
受付けられない事を示す。

インタラプトセルを書き込もうとする場合、各装置は本
信号をチェックし、“1"の場合、バス要求を延期する。

本信号が“1"になったサイクルにすでにバス要求を出力
している場合、バスを取得してもインタラプトセルへの
書き込みを行なわない。本信号が“0"になったあと、改
めてバス要求をおこない、バス取得後、インタラプトセ
ルへの書き込みを行なう（第４図（ａ）参照）。

ZSTKFLが“1"になる1T前に、バスを取得した装置はZSTK
FLにかかわりなくインタラプトセルの書き込みを行なう
為、バス制御装置30はZSTKFL出力時も、最低１ケのアク
セス要求は受付け可能である（第４図（ｂ）参照）。

スタックの数は少なくとも８個は用意される。

データ／アドレス転送関係の信号（１） ADDRESS/DATA（略称;ZDADn n＝00〜31）アドレスまたはデータを転送する為の32ビットの双方向
性ライン。

メモリアクセスの場合、最初のバスサイクルでメモリア
ドレスが、次のサイクルでデータが送られる。

アドレスは32bitであり、論理アドレスの場合と実アド
レスの場合とがある。これらはZVMODE信号で指定する。

（２） ADDRESS/DATA PARITY（略称;ZDADPn n＝０〜
３） ADDRESS/DATA信号のパリティ。

ADDRESS/DATA信号８本毎に１本のパリティがつく。

パリティは奇数パリティとする。

ZDAD00〜07のパリティ…ZDADP0 ZDAD08〜15のパリティ…ZDADP1 ZDAD16〜23のパリティ…ZDADP2 ZDAD24〜31のパリティ…ZDADP3 （３） COMMAND/ZONE（略称;ZCOMZn n＝０〜３）本信号はバスコマンドと書込みデータのゾーン指定とに
使いわけられる。

（Ａ） COMMAND 本信号は通常、コマンドとして使用される。コマンド
コードと意味を表−２に示す。

各コマンドの機能を以下に示す。

（ａ） NOP 装置に何の動作も起こさない。

但しCONFIRM（後記）の返信は正常に行なうこと。本コ
マンドはバス及び装置の動作確認に用いる。

（ｂ） ADDRESS TRANSLATE バス制御装置30に対しアドレス変換を要求する。バス制
御装置30は通常のメモリアクセスコマンドと同様に論理
アドレスを実アドレスに変換するが、メモリをアクセス
するのではなく変換後の実アドレスを返送する。

（ｃ） RESPONSE DATA 以前に出力した、リード系のコマンドに対する応答デー
タがバスコントローラからバスに出力されている事を示
す。

（ｄ） READ INTERRUPT CELL CPUがバネ制御装置30のIC（INTERRUPT CELL）を読むと
きに使用する。このコマンド実行後にICスタックが空に
なれば、バス制御装置30はCPUへの割込み信号をとめ
る。

（ｅ） START I/O（略称SIOコマンド） I/Oユニット（IOP.DISC/MT CONTROLLER等）に対する動
作指示。本コマンドは３バスサイクルで終了する。最初
のサイクルでCPUは本コマンドと共にユニット番号をZDA
Dラインを介して送出する。バス制御装置30は送られた
ユニット番号をデコードして、次のサイクルでZBSiOKと
ZXMITを出す。３番目のサイクルでCPUは本コマンドとと
もにCPHアドレスをZDADラインを介して送出する。前の
サイクルでZBSiOKにより指定されたユニットはこのサイ
クルでコマンドとCPHアドレスを受け取る。もしこのユ
ニットがBUSY状態であれば、CONFIRMラインでその旨を
送出し、SIOコマンドを出したCPUがこれを受信する。本
コマンドはマルチCPU時に、CPU間の連絡にも使用され
る。

（ｆ） WRITE INTERRUPT CELL I/OからBCUに割込みデータを送る為に用いられる。本コ
マンドと共にアドレス／データライン上に割込みデータ
（INTERRUPT CELL）が送られる。INTERRUPT CELLは２ワ
ードから成り、バス上を２回連続して送られる。バス制
御装置30に送られたICはスタックされ、バス制御装置30
からCPUへ割込みがかけられる。本コマンドの実行に際
してはZSTKFLを調べる必要がある。

（ｇ） READ BCU-REGISTER バス制御装置30内の各種レジスタの読みだしを行なう。
レジスタの指定は同時に送られるZDADライン上のレジス
タ指定コードによる。

（ｈ） MEMORY READ SINGLE メモリから１ワードのデータをリードする為に用いられ
る。本コマンドと共にバス上にメモリアドレスを出力す
る。

メモリは本コマンドを受信すると指定されたアドレスか
ら１ワードのデータをリードし、RESPONE DATAコマンド
と共に送信装置に送り返す。

（ｉ） MEMORY READ DOUBLE メモリから２ワードのデータをリードする為に用いられ
る。本コマンドと共にバス上にメモリアドレスを出力す
る。

メモリは本コマンドを受信すると指定されたアドレスか
ら２ワードのデータを読みだし、RESPONE DATAコマンド
と共に２バスサイクルに分けて送信ユニットに送り返
す。

先に返送されるデータはメモリアドレスで指定されたワ
ード側とする。

（ｊ） MEMORY READ QUADRUPLE メモリから４ワードのデータを読みだす。バス制御装置
30は本コマンドを受付けるとメモリから４ワードを読み
だし、このデータを４サイクルに分けて返送する。指定
されたアドレスのビット28〜31はゼロとみなして４ワー
ド境界の頭から転送する。

（ｋ） WRITE BCU-REGISTER バス制御装置30内の各種レジスタにデータを書きこむ。
本コマンドは２バスサイクルから成り、最初のサイクル
でレジスタ指定のコードを送り、次のサイクルで書きこ
むべきデータを送る。

（ｌ） MEMORY TEST＆SET メモリから１ワードのデータを読みだすと共に、読みだ
した番地にオール“1"（FFFFFFFF）を書きこむ。バス上
のシーケンスはMEMORY READ SINGLEと同様である。

（ｍ） MEMORY WRITE BY ZONE SINGLE メモリに１ワードのデータをライトする為に用いられ
る。本コマンドは連続した２つのバスサイクルから成
り、第１サイクルでは本コマンドと共にバス上にメモリ
アドレスを出力し、第２サイクルでライトデータとZONE
（後記）を出力する。

（ｎ） MEMORY WRITE BY ZONE DOUBLE メモリに２ワードのデータをライトする為に用いられ
る。本コマンドは連続した３つのバスサイクルから成
り、第１サイクルでは本コマンドと共にバス上にメモリ
アドレスを出力し、第２サイクル、第３サイクルでライ
トデータとZONEを出力する。

先に送られるデータはメモリアドレスで指定されたワー
ド側とする。

（Ｂ） ZONE メモリライトコマンドに続くデータ転送サイクル時、ZC
OMZnはライトバイトゾーン指定（ZONE）として使用され
る。

ZONEの４ビットは４バイト幅のデータのどの位置をメモ
リにライトするかを示すものであり、ZONEに“1"が立っ
ているバイト位置のデータだけが、書替えられる。この
ゾーン指定例を表−３に示す。＊＊部が書替えられるバ
イト位置を示す。

（４） COMMAND/ZONE PARITY（略称;ZCOMZP） COMMAND/ZONE信号に対するパリティである。パリティは
奇数パリティとする。

（５） REQUEST FROM CPU/IO（略称;ZCPUIO）バス制御装置30への要求がCPUから（ZCPUIO＝“1"）かI
/O（ZCPUIO＝“0"）かを表示する。本信号によってアド
レス変換中のPTWのプレゼントビットとしてどのビット
を使用するかを決定する。このラインはプルアップされ
て通常“0"になっているのでI/Oユニットはこの信号を
出力する必要はない。

（６） REAL/VIRTUAL MODE（略称;ZVMODE）バス制御装置30に送られたアドレスが実アドレスか仮想
アドレスかをバス上にアドレスが送出されているサイク
ルで指定する。

（７） END OF CYCLE（略称;ZENDi）バス制御装置30に対するアクセスがあるとその後２サイ
クル以降にZENDiと共にBACを返す。

（８） BCU ACTION CODE（略称;ZBACn n＝０〜３）バス制御装置30の動作を４ビットのコードで返す。

コード 00×× Normal 01×× Paging Error 0100 仮想空間がない 0101 ミッシングページとなった 0110 サイズエラーである 0111 実メモリの存在しない番地である 10×× Illegal Access 1000 REAL MODE時NEA 1001 Undefined REG-CODE 1010 IC STACK EMPTY 11×× Memory Double-Error （９） FIRST COMMAND（略称;ZFSTCM）コマンドシーケンスが複数サイクルに渡る時最初のサイ
クル、又は１サイクルで終了するコマンドの場合はその
サイクルで“1"になって最初のコマンドが送られている
事を表わす。

（10） TRANSMIT（略称;ZXMIT） ZBSiOKが“1"になっているユニットに次のサイクルでバ
ス制御装置30からデータを送出する事を表わす。但しSI
OコマンドではZXMITは特殊な使われ方をする。

転送確認用信号（１） CONFIRM（略称;ZCONFn n＝０〜３）受信確認の為の信号であり、アドレス／データ受信から
２バスサイクル後にバス上に送出される。

送信装置は２バスサイクル目のCONFIRMラインを調べ
て、正常動作を確認する。

CONFIRMの意味とコード “00"…NORMAL データ、コマンド、アドレス等が正しく受信された事を
示す。

“01"…BUSY 受信装置が他の処理を行なっていて、データ、コマン
ド、アドレス等を受けられないことを示す。＊自分がI/
Oまたはメモリにリード要求を出したユニットは、それ
に対する応答（RESPONSEDATA）に関してBUSYを返しては
ならない。

“10"…BUS PARITY ERROR ZDADライン又はZCOMZラインにパリティエラーがあった
ことを示す。

“11"…NO RESPONSE ・存在しないユニットへのアクセス・ILLEGAL BUS SEQUENSE ・ILEGAL COMMAND ・ユニットの異常による無応答等の場合、NO RESPONSE
となる。

割込関係の信号 INTERRUPT REQUEST（略称;ZINTRQ） I/Oの起動とI/Oからの割込みは以下の順序で行なわれ
る。

（ａ） CPUは、SIOコマンドにより指定されたユニット
へCPHアドレスを送る。（SIOの送信及び受付）（ｂ） SIOを受取ったユニットはI/O処理を開始する。

（ｃ）処理終了後、各ユニットはバス制御装置30へWr
ite Interrupt Cellコマンドを用いてバス制御装置30の
ICスタックへインタラプト・セルを書き込む。ただしIC
Stack FullならWrite Interrupt Cellコマンドはださ
ないこと。

（ｄ）バス制御装置30はスタックにエントリーができ
るとCPUへ割込みをかける。（ZINTREQを使う）（ｅ） CPUは割込み信号を受けるとバス制御装置30に
たいしRead Interrupt Cellコマンドを送り、セルデー
タを要求する。

（ｆ）バス制御装置30はデータを送信後ICスタックが
空になるまでZINTRERをだしつづけ、空になるとZINTREQ
を止める。

（ｇ）バス制御装置30のICスタックの、あきスペース
が残り一つになるとバス制御装置30はZSTKFLを使って、
セルデータが送られるのを禁止する。

その他の信号 TIMER INTERRUPT（略称;ZWDINT）バス制御装置30のWDT（Watch dog timer）の割込み条件
が発生するとこのラインを使ってCPUに通報する。

第５図（ａ），（ｂ）はそれぞれ本発明の一実施例に於
ける各装置間のデータ通信動作を説明するためのバスコ
マンドシーケンス例を示したもので、図（ａ）は主記憶
40からの読出しコマンドのシーケンスを示し、図（ｂ）
は入出力開始コマンドのシーケンスを示している。

ここで第１図乃至第５図（ａ），（ｂ）を参照して本発
明の一実施例を説明する。先ず第５図（ａ）に示す主記
憶読出しコマンド（メモリリードコマンド）のシーケン
スを例にとり、装置20（ｉ）とバス制御装置30との間に
於けるデータ通信制御についてその動作を説明する。バ
ス10上に接続された複数の装置20…のうち、或る装置20
（ｉ）から、ZBSiRQ（バス使用要求）が送出されること
により、この信号が信号線12を介してバス制御装置30内
のバス使用権決定回路31に受付けられる。バス制御装置
30内のバス使用権決定回路31は、その要求に応答して、
バス使用優先度を決定し、バスの使用を許可すると、信
号線13を介して対応する装置20（ｉ）に、ZBSiOK（バス
使用許可）を送出する。装置20（ｉ）はこのZBSiOKを受
取ると、バス10の使用が可能であることを認識し、次の
バスサイクルでバス10を使用する。即ち、ここでは、コ
マンド（メモリリードコマンド）、アドレス、及びZFST
CMがバス10を介してバス制御装置30に送出される。この
バス10上の情報に従い主記憶40が読出し制御される。こ
の際、バス制御装置30に於いて、バス10上のコマンド、
アドレス、及びZFSTCMが何れの装置から送出されたもの
であるかは、既にバス使用権決定回路31によって認識さ
れている。バス制御装置30は主記憶40より読出されたデ
ータを装置20（ｉ）に送付する際、バス使用権決定回路
31より、信号線13のうちの装置20（ｉ）に固有の信号線
13（ｉ）に、ZBSiOKを送出するとともに、同サイクルに
て、共通の信号線14に、ZXMITを送出する。装置20
（ｉ）は、上記信号線13よりZBSiOKを受け、信号線14よ
りZXMITを受けると、データの受信時期を認識し、次の
バスサイクルでコマンドとデータ（読出しデータ）を受
信する。

次に、第５図（ｂ）に示す入出力開始コマンド（SIOコ
マンド）のシーケンスを例にとり、装置20（ｉ）,20
（ｊ）間に於けるデータ通信制御についてその動作を説
明する。ここでは、送信側の処理装置をCPU20（ｉ）と
し、受信側の処理装置をIOP20（ｊ）として説明を行な
う。CPU20（ｉ）がバス10の使用許可を得るまでの動作
は上記したメモリリードコマンドの場合と同様である。
CPU20（ｉ）は、バス10の使用が許可されると、即ち、
信号線13を介して、ZBSiOKを受けると、最初のバスサイ
クルで、コマンド（SIOコマンド）、及びZFSTCMを送出
するとともに、相手装置、即ちIOP20（ｊ）の装置番号
（DID）をデータ／アドレスライン11上に送出する。バ
ス制御装置30はこのバス10上の情報を受けると、そのコ
マンドを解釈し、装置間通信用のコマンド、即ちここで
は入出力開始指示コマンド（SIOコマンド）であると、
データ受信装置指示回路32により、データ／アドレスラ
イン11上の装置番号（DID）をデコードし、相手装置（I
OP20（ｊ））を認識した後、次のバスサイクルで、その
認識した装置即ちIOP20（ｊ）に固有の信号線13（ｊ）
に、ZBSiOKを送出し、同時に共通の信号線14に、ZXMIT
を送出する。IOP20（ｊ）は、信号線13（ｊ）を介してZ
BSiOKを受け、同時に信号線14を介してZXMITを受ける
と、データ受信時期を認識し、次のバスサイクルでバス
10上のコマンド及びデータを受信する。ここでは、CPU2
0（ｉ）が、入出力開始指示コマンド（SIOコマンド）及
びチャネルコマンドの先頭アドレスをバス10上に送出
し、これがIOP20（ｊ）に受信される。このようにし
て、CPU20（ｉ）からIOP20（ｊ）へのコマンド／データ
の転送が行なわれる。

上述の如くして、装置20…とバス制御装置30（主記憶4
0）との間、及び装置20（ｉ）,20（ｊ）間のデータ送受
がバス10を介して任意選択的に行なわれる。このような
バス制御手段により、バス10上の各装置は常にバス制御
装置30を介して主記憶40とだけ通信することができるよ
うな送受の制御をすればよく、装置間の通信のための制
御を考慮する必要はない。従って送信装置番号、受信装
置番号の伝送ライン、及び装置番号の認識回路等が不要
となり、システム構成が大幅に簡素化できる。又、自装
置にデータが送られて来る時は、常に予めその旨が通知
されるので、タイミング設計が容易になるとともに、こ
の面でもハードウエア構成の簡素化が計れる。

〔発明の効果〕以上詳記したように本発明によれば、一つのバス上に複
数の処理装置、及びこれら各処理装置のバス使用権を決
定するバス制御装置が接続されるバス方式の情報処理シ
ステムに於いて、上記処理装置から上記バス制御装置に
対し、個別にバス使用要求を通知する装置別の信号線
と、上記バス制御装置から上記各処理装置に対し、共通
にデータ受信時期を知らせる共通の信号線と、この信号
線の信号との組合わせにより上記バス制御装置から特定
の処理装置に対し、個別にバスの使用許可、又はバス上
データの取込みタイミングを知らせる装置別の信号線と
を有してなるバス構造としたことにより、上記バス上に
つながる各装置間のデータ転送に際し、各装置が装置番
号の通知、解読を行なうことなく、バス上につながれた
任意の装置間で効率よくデータ転送を行なうことができ
るバス上に接続された装置間の通信方式が提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例に於けるシステム構成を示す
ブロック図、第２図は上記実施例に於ける要部のバス接
続構成を示すブロック図、第３図、及び第４図（ａ），
（ｂ）はそれぞれ上記実施例に於けるバスの使用タイミ
ングを説明するための図、第５図（ａ），（ｂ）はそれ
ぞれ上記実施例の動作を説明するためのバスコマンドシ
ーケンス例を示す図である。 10……バス、11……データ／アドレスライン、12,13…
…装置別信号線、14……共通信号線、20……装置（処理
装置）、30……バス制御装置、31……バス使用権決定回
路、32……データ受信装置指示回路、40……主記憶。

Claims

【特許請求の範囲】

【請求項１】一つのバス上に複数の処理装置、及びこれ
ら各処理装置のバス使用権を決定するバス制御装置が接
続されるバス方式の情報処理システムに於いて、前記各処理装置から個別に前記バス制御装置に信号を送
付する第１の装置別信号線と、この第１の装置別信号線を介してバス使用要求を送付す
る手段と、前記バス制御装置から前記各処理装置に個別に信号を送
付する第２の装置別信号線と、この第２の装置別信号線を介し、前記バス使用要求に応
答してバス使用許可をバス使用要求のあった処理装置に
送付する手段と、前記バス制御装置から前記各処理装置に共通の信号を送
付する共通信号線と、この共通信号線を介し、前記処理装置へのデータ転送に
際してデータ受信時期を知らせる受信時期通知信号を送
付する手段と、前記バス制御装置に設けられ、前記処理装置間のデータ
転送に際してデータライン上の一部又は全部のデータを
装置番号と見なしてデコードし、対応する装置を認識す
る手段、及びこの認識された装置番号にもとづいて前記
第２の装置別信号線、及び前記共通信号線を介し、前記
装置番号で示される処理装置にデータの受信を指示する
信号を送付する手段とを具備し、前記バス制御装置が、前記バス使用許可をバス使用要求
のあった処理装置に送付する前記第２の装置別信号線、
及びデータ転送に際してデータ受信時期を知らせる受信
時期通知信号を送付する共通信号線を利用して、前記装
置番号で示される処理装置にデータの受信を指示する信
号を送付し、同一バス上に繋がる装置相互間のデータ転
送時に於ける受信側装置の認識及び指示を行なうことを
特徴としたバス上に接続された装置間の通信方式。