JP2724226B2

JP2724226B2 - マルチバス多重プロセッサシステムのブロッキングを解除する方法

Info

Publication number: JP2724226B2
Application number: JP1345123A
Authority: JP
Inventors: フイリツプ・ラルマン
Original assignee: Alcatel NV
Current assignee: Alcatel Lucent NV
Priority date: 1988-12-30
Filing date: 1989-12-28
Publication date: 1998-03-09
Anticipated expiration: 2013-03-09
Also published as: CA2006936A1; DE68927157D1; JPH02226356A; AU4735989A; FR2642246B1; CN1044196A; MX171836B; EP0376249A1; CN1020814C; CA2006936C; AU630647B2; US5553247A; FR2642246A1; KR900010537A; EP0376249B1; KR0137020B1; ES2091760T3; ATE142803T1; DE68927157T2

Description

【発明の詳細な説明】発明の分野本発明は、主バスに接続された複数のプロセッサから
なる処理モジュールを少なくとも１つ含むタイプの多重
プロセッサシステムに係わる。本発明はより一般的に
は、複数の処理モジュールがバス結合モジュールを介し
て互いに接続されるマルチバスシステムに係わる。

このタイプの構成は特に、本出願人により商品名“Al
catel 8300"で市販されているスイッチのようなデータ
スイッチングシステムに見られる。

発明の背景このタイプの多重プロセッサシステムは各プロセッサ
毎に、対応モジュールの主バスへのアクセスを二相（tw
o-phase）プロセスを用いて管理する手段を含む。例え
ば１つのクロックサイクルに対応する第１相では、モジ
ュールの総てのプロセッサから出される総てのバスアク
セス要求が、割当てプロセスの「勝者」を識別すべく優
先権調停ロジックによって処理される。この「勝者」が
バスの次の所有者即ち「マスタ」になるのである。第２
相では、即ちモジュールのバスが使用可能な状態になる
と、勝者となったプロセッサに接続されているバス捕捉
回路がバス所有権信号を送出し、このプロセッサだけが
バスにアクセスできるようになる。

マルチバスシステムの場合には、異なるバスに接続さ
れた種々の処理モジュールを相互接続するバス結合モジ
ュールが各バス毎に対になって協働し、対応する宛て先
バスへの一般的アクセス要求に応じて二方向リンクを樹
立する。

モジュール間のデータ転送では、宛て先プロセッサに
到達するために複数の連続的バスを通る状態が生じ得
る。

周知のように、バスに接続されたボード上の送信回路
又は受信回路の欠陥（故障）の結果として、又はバック
プレーンの短絡の結果として、あるいは別の理由に起因
して、バス上の信号が妨害される（乱れる）と、バス上
に存在するボードの割当てモジュールか又はバス捕捉ロ
ジック及びバス管理ロジックのブロッキングが生じ得
る。バス結合モジュールが遠隔モジュールに接続されて
いる時にこのようなブロッキングが生じると、ブロック
状態が別のバスに伝搬され得る。最悪の場合には、構成
全体が完全にブロックされる事態も生じ得る。

マルチバス多重プロセッサシステムのブロッキングを
解除する方法は既に存在している。

これらの方法の中には、システムボードからバスリセ
ット信号を送出させる公知の方法がある。このリセット
信号の目的は、各モジュールのプロセッサとバス結合モ
ジュールとを接続するレジスタに作用して、バスによっ
て運ばれる信号を受信する各ボードの能力を保持せしめ
ながら、各ボードからバスへの送信を阻止することにあ
る。

しかしながら、リセット信号の送出は、ループが存在
するマルチバス構造には適さない。実際、閉シーケンス
もしくは閉ループ回路で、少なくとも３つのバスが２つ
ずつ結合されているような場合には、ループ化システム
全体にリセット信号を送出せざるを得ない。そのため、
リセット信号は中和（neutralization）に特異的なメカ
ニズムの結果として自己保持されることになる。これ
は、リセットを全体的リセットではなくバス毎に実施す
る必要を意味する。

またシステムボードは、場合によっては、バス結合モ
ジュールボードとの対立（conflict）の結果か又はバス
へのアクセス優先権の喪失の結果として、バスを制御し
難い状況に陥ることがある。

本発明の目的は、これらの欠点を解消すべく、全体的
にブロックされたマルチバスシステムを操作の反復によ
り漸次解除せしめる完全に制御された方法を用いるバス
ブロック解除システムを提供することにある。本発明の
方法は、システムのソフトウェア構成又は実行中のバス
サイクルを妨害することなく、欠陥モジュールをシステ
ムの残りのモジュールから分離することができるという
利点を有する。

本発明の方法はまた、２つのバスの間で同時に生じる
相互的アクセス要求の対立を管理する既存のシステムに
も完璧に適合する。

本発明の方法は、バスを解放せずに複数の連続的サイ
クルにわたって送信を行うために使用することもでき
る。

発明の概要本発明では、前記した目的及び後述の目的を達成すべ
く、多重プロセッサシステムのブロックを解除する方法
を提供する。前記多重プロセッサシステムは、単一主バ
スに接続された複数のプロセッサからなる処理モジュー
ルを少なくとも１つ含み、前記プロセッサの各々が２つ
の相を用いて主バスへのアクセスを管理するセルを備
え、このセルがバス割当てシステムとバス捕捉回路とを
含み、前記バス割当てシステムが第１相で、対応プロセ
ッサに関して、モジュールのプロセッサから同一サイク
ル中に出されたアクセス要求の調停の否定的又は肯定的
結果を表す信号を送出し、第１相の間に割当てシステム
から肯定的結果信号が送出された場合には、前記バス捕
捉回路が第２相で前記バス所有権信号を送出して、対応
プロセッサをバスにアクセスせしめるタイプのシステム
である。本発明のブロック解除方法の特徴は、ブロック
解除ボードに、モジュールのブロックを検出する機能と
該モジュールからバスを解放する機能とを付与し、前記
バス解放機能が、モジュールの総てのプロセッサに関し
て、割当て結果を否定的にし且つバス所有権信号をキャ
ンセルせしめる単一の混雑緩和（decongesting）信号を
送出することからなることにある。

本発明の方法は、前記割当てモジュールの調停結果を
示す信号がモジュールの調停ロジックから送給され、こ
の調停ロジックの入力が同一サイクル中にバスへのアク
セス要求を出した各プロセッサの割当て参加信号を受容
するようになっている多重プロセッサシステムで使用す
ると有利である。

この場合、本発明では、前記単一の混雑緩和信号がモ
ジュールの前記各プロセッサの割当て参加を抑止する。

有利な実施態様の１つとして、本発明の方法は、少な
くとも２つの処理モジュールを含む処理モジュールアセ
ンブリが存在し、各処理モジュールが一対の対称形主バ
ス結合モジュールを介して少なくとも１つの別のモジュ
ールに接続され、各バス結合モジュールが宛て先バスに
関して割当て及びバス捕捉メカニズムに関与する場合に
は、前記混雑緩和信号を、ブロックすべきバスに接続さ
れた前記結合モジュールの各々から割当てモジュールと
バス捕捉回路とに送給することを特徴とする。

また、本発明の方法の有利な実施態様の１つでは、結
合モジュールによって相互接続された複数のバスがカス
ケード状にブロックされた場合に、前記ブロック解除ボ
ードが、混雑緩和信号をバスに送給してそのバスを解放
する操作と、解放されたバスのバス結合モジュールに混
雑緩和信号を次のバスに送れという命令及び／又は、次
のバスが故障している場合にはこのバスを分離すべく、
前記結合モジュールの割当てモジュールを抑止せよとい
う命令を送る操作とを交互に行い、最も近いバスから始
めて各バスの混雑緩和を反復的に実施するようになって
いる。

本発明の好ましい特徴の１つとして、バス結合モジュ
ールが同一サイクル中に２つの隣接バスから出された相
互アクセス要求の衝突を管理する手段を備えている場合
には、前記バス混雑緩和信号及び衝突解消信号が１つの
信号で構成される。

衝突信号がバス結合モジュールによって送出される場
合には、混雑緩和信号の送出の前に、ブロックされた対
応モジュールのバスに向けてリセット信号を任意に送出
するようにしてもよい。

有利には、前記ブロック解除ボードが、ブロッキング
の原因となる欠陥ボード及び／又は欠陥ボードのモジュ
ールを識別する手段と、そのボードを中和し及び／又は
前記モジュールを分離する手段とを備える。

本発明では、ブロック解除ボードが前記多重プロセッ
サシステムをリセットするシステムボード及び／又は前
記多重プロセッサシステムの処理モジュールの１つを監
視する監視ボードであると有利である。

本発明の利点及び特徴は、添付図面に基づく以下の非
限定的好適実施例の説明でより明らかにされよう。

好適実施例第１図は、データスイッチとして使用する場合のマル
チバス多重プロセッサシステムを簡単に示している。

データスイッチは、伝送線10を介して送られるデジタ
ル信号を受信し、このデータを多重プロセッサ処理手段
で選別し且つ再構成して、適当な送信線10により再送信
する機能を果たす。

第１図に示す簡単な構造の多重プロセッサマルチバス
スイッチでは、管理バス11、処理バス12及びスイッチン
グバス13を区別することができる。これらのバス11、1
2、13は夫々１つの処理モジュールに対応している。処
理モジュールはいずれも複数のプロセッサ14を含み、各
プロセッサが任意にローカルバス16を介してローカルメ
モリ15に接続される。スイッチングバス13は更に端末バ
ス結合モジュール17を含み、この結合モジュールはプロ
セッサ18と協働して、送信／受信線10を接続する端末伝
送バス19を管理する。

管理バス11はシステムボード20を含み、このボードが
マルチバス多重プロセッサシステム全体を監視する。

バス11、12、13は例えばXBUS（仏国Alcatel CIT社の
製品）タイプであり得る。このタイプのバスは主に下記
の５つの信号を運ぶ。

アドレス信号、二方向データ信号、データ交換用制御信号、バス割当て用制御信号、システム管理用制御信号。

各バスは例えば最高で16のプロセッサ（マスタボー
ド）を受容し、残りの場所はスレーブボード（例えばメ
モリボード）の物理的アドレスに対応し得る。

種々の多重プロセッサシステムのバス11、12、13は、
対をなすように２つずつ接続されたバス結合モジュール
21を介して相互に接続される。

第２図は、２つのバス24、25を接続する一対のバス結
合モジュール22、23の構造及び機能を示している。

バス結合モジュールの構造には幾つかのタイプが考え
られる。その一例として、「メイルボックス」タイプの
機能をもつ結合モジュールが挙げられる。

ここで説明する実施例は、送信バスの延長をシミュレ
ートする「アドレス選別」を含む機能に対応する。各結
合モジュール22、23は、夫々バス24、25からデータを受
信する受信モジュール262、263と、遠隔結合モジュール
23、22から夫々受信したデータをバス24、25を介して送
信する送信モジュール272、273とを含む。従って、２つ
の結合モジュール22、23の接続は、受信モジュール262
と送信モジュール273との間（バス24からバス25へのデ
ータ転送）、及び受信モジュール263と送信モジュール2
72との間（バス25からバス24へのデータ転送）で行われ
る。

各送信モジュール262、263は、遠隔バス専用のアドレ
ス表を有するメモリ282、283と協働する。各結合モジュ
ール22、23によって行われる転送決定は前記アドレス表
の内容に依存する。

また、各送信モジュール272、273は、バス24、25への
アクセスを管理する手段292、293と協働する。

このタイプのバス結合モジュールは、例えば1982年12
月21日の仏国特許出願第82 21401号に詳述されている。

第３図は、単一バス11、12、13を有する処理モジュー
ルの各マスタプロセッサに対応するバスアクセス要求ロ
ジックを示している。このアクセス要求ロジックは、プ
ロセッサによって出されるアクセス要求30の調停プロセ
スに従って機能する同期的分散形アクセス割当てシステ
ム31と、分散形割当て操作の結果に応じてバスの捕捉を
許可する又は許可しない信号33により割当てシステムに
接続されるバス捕捉ロジック32とを含む。

割当てシステム31は、割当てモジュールのクロック信
号と同期するフリップフロップからなるバス要求ロジッ
ク34と、該ロジック34からアクセス要求47を受容し、こ
れらのアクセス要求を調停して調停結果33を対応プロセ
ッサに送るいわゆる割当て回路35とで構成されている。
調停は固定優先権又は巡回優先権に基づいて行われる。

バス12に接続された16の物理的マスタボードアドレス
は８つのアドレスを含むグループに二分され、一方のグ
ループに優先権が与えられる（信号GP/）。いずれのグ
ループでも、優先権は優先権信号PR1〜PR7を介して与え
られる。信号GP/及びPR1、PR7は主バス12上のオープン
コレクタ信号として入力／出力される。

固定優先権では、優先権が０から７まで段階的に増加
し、バスの物理的アドレスに接続されたプロセッサに１
つずつ与えられる。バス12の次の所有者即ち「マスタ」
の決定は、信号PRに「１」をオーバーライト（overwrit
e）するロジックによって実施される。割当てサイクル
が終了すると、活動グループGPに属し且つPR線が活動し
ているプロセッサが調停の「勝者」となる。

巡回優先権の場合には、最後にバスを捕捉したボード
に最小優先権が再付与されるような具合に、優先権位置
（PR0〜PR7）が変化する。

割当て回路35は更に、バス12と接続される別の線、特
に（巡回優先権で）バスの現在の所有者に接続された線
の物理的位置のアドレスを識別する線と、割当てモジュ
ール35の同期クロック線と、「バス使用中」線とを含
む。

割当て操作の後で参加プロセッサが決定されると、割
当てモジュールがこの情報を割当て結果信号33によって
バス捕捉ロジック32に伝える。このロジック32はバス12
を監視し、実行中のサイクルが終わるとバスを捕捉し
て、割当てモジュール35に信号36を送る。この信号は、
次のバス所有者の割当てを新たに行う許可を与える信号
である。

バス捕捉回路32はまた、サイクル中のアドレスの存在
を示すアドレスストローブ信号、又はサイクル中のデー
タの存在を示すデータストローブ信号をバス12に送り、
データ承認信号を受信する。回路32はまた、アドレスバ
ス及びデータバスの所有権を示す信号37、38を送出す
る。

ボードは更に、リセット命令40が出された時点で、又
は外部からの抑止命令41、例えばシステムボード20によ
って送られる接続遮断命令によって、割当てモジュール
35の機能を停止させる線39も含む。バス要求ロジック34
及びバス捕捉ロジック32も夫々のリセット線42、43を含
む。

第１図のシステムでの操作及びデータ伝送は下記のよ
うに実施される。

伝送サイクルは非同期的であるため、バスは要求を出
しているマスタボードによって、アドレス指定されたボ
ードが応答するまでブロックされる。宛て先ボードが応
答しない場合には、要求を出しているボードの「ウォッ
チドッグタイマー」が始動してバスを解放せしめ、誤り
処理を開始させる。

バス結合モジュール21は対応バス上のアドレスを解析
し、アドレス選別後に必要に応じて遠隔バスへの通路を
開放する。その結果、バス11に接続されたプロセッサ14
が、バス12に接続されたプロセッサ14又はメモリ15のア
ドレス指定を行うことができるようになる。その場合
は、先ずバス11がブロックされる。バス11の結合モジュ
ール21は要求アドレスを認識し、バス12への通路を開放
する。このバスは、使用中でなければ、前記アドレスに
よって捕捉され且つブロックされる。宛て先から応答が
出されると、送信プロセッサが宛て先からの応答を受信
した時点で２つのバス11及び12を解放する。

バス11からバス13への転送は、バス11及びバス13を直
接結合する結合モジュール対が存在しないため、中間バ
ス12の使用を必要とする。各プロセッサのウォッチドッ
グタイマーは、最も遠い位置への転送に関与する最大数
のバスのカスケードを用いて転送が行われるように計算
されている。

本明細書の冒頭で述べたように、ボード上の送信回路
又は受信回路の欠陥の結果として、又はバックプレーン
の短絡に起因して、バス上の信号に妨害が生じると、そ
のバスに接続されたボードの割当てモジュール35又はバ
ス捕捉ロジック32がブロックされる。アドレスバス上に
存在するコードが別のバス上に存在するボードのアドレ
スに対応する時にブロッキングが生じると、このブロッ
ク状態がバス結合モジュールボード21を介して別のバス
に伝搬し得る。最悪の場合には、マルチバスシステム全
体が完全にブロックされ得る。これは、例えば第１図の
スイッチングシステムで、バス11とバス13との間のデー
タ転送時に妨害が生じた場合に対応する。

一例として、下記の信号が恒久的にゼロにセットされ
ると、複数の隣接バスに伝搬し得る妨害が生じ得る。

妨害されると割当てモジュール35のブロックを誘起す
る信号としては下記のものが挙げられる。

ブロックモード伝送（複数のサイクルにわたってバス
を捕捉する）を示す信号、優先グループ信号GP/、バス捕捉信号BBSYG/。

妨害されるとバス捕捉ロジック32のブロックを誘起す
る信号としては下記のものが挙げられる。

バス上にサイクル中のアドレス又はデータが存在する
ことを示すストローブ信号ASG/及び UDSG/、データ承認信号DTACKG/、等。

ここに挙げた信号は、本発明を説明するための非限定
的具体例にすぎない。これらの信号を停止又は非活動状
態に対応する１に恒久的にセットすれば、通常は妨害が
他のバスに伝搬することはない。

システムのブロック解除は下記の機能の実施によって
行われる。

ブロッキング検出機能、各バスの混雑緩和を逐次実行する機能、欠陥バス又はプロセッサを分離し、任意に欠陥ユニッ
トを修理する機能。

本発明の構成要素の１つであるバス混雑緩和機能は、
第３図に太線で示した唯一特定の混雑緩和信号45を送出
することからなる。

この単一信号45は２つの機能、即ちバス12を解放する
機能と、バス12に接続された別のマスタボードがこのバ
スを妨害しないようにする機能とを果たす。

これら２つの機能は、バス要求ロジック34への作用
と、抑止モジュール44を介して行われる割当て回路35及
びバス捕捉ロジック32への作用とを介して実施される。

抑止モジュール44から送られる信号FINHAL46はクロッ
ク信号と同期して発生し、単一の混雑緩和信号45の接続
時間全体にわたって維持される。この信号は、外部命令
40、41に呼応して、割当てモジュール35の抑止信号39と
同じ線を介して送られる。

混雑緩和信号は割当てモジュールに下記のように作用
する。

要求ロジック34によって割当てモジュール35に与えら
れた要求を阻止する；割当てへの参加及びバス12への優先権信号GP/及びPA1
〜PA7の送信を許可する割当てモジュール35の内部双安
定回路のリセットを生じさせる；対応プロセッサに関してアクセス要求間の調停結果を
示す信号BBSYG/を発生するフリップフロップのリセット
を生じさせる。

混雑緩和信号はまた、アドレスバス及びデータバスの
制御信号38を発生するバス捕捉ロジック32の内部フリッ
プフロップもリセットさせる。

換言すれば、バス上の各プロセッサのアクセス管理手
段へのこのような系統的作用によって、現在のバス所有
者からバスが解放され、バスの未来の所有者が調停勝者
信号を不活動状態にし、いずれの割当てモジュールもア
クセス要求調停動作には参加できないようになる。

この方法では、その後、バス要求ロジック34への作用
により、キャンセルされた要求を再び起こすことができ
る。

従って、混雑緩和信号45、46は割当てモジュール35で
は「超優先権」信号とみなすことができる。そのため、
この混雑緩和方法はソフトウェア構成も実行中のバスサ
イクルも妨害することはない。

第４図はブロック状態が複数のバスに及び場合のブロ
ック解除方法を示している。

バス81に接続されたマスタボード84は、バス83に接続
されたスレーブボードに向かうサイクルでブロッキング
の起点にある。従って、３つのバス81、82及び83はブロ
ック状態にある。このブロッキングは、例えば、サイク
ル中のアドレスの存在を示すストローブ信号ASG/がバス
81上でゼロにセットされたというような状態によって生
じたものである。このブロッキングは、通過アドレス選
択状態に起因してバス結合モジュール8612及び8623によ
り接続が行われるため、伝搬方向87に従ってバス82及び
バス83に伝搬する。

マスタボード88又はシステムボード（図示せず）は、
構成のブロッキングを検出するとすぐに、欠陥バス81へ
のアクセスを与えるバス結合モジュールボード8632、86
23、8621及び8612の割当てモジュールを抑止状態にする
ことによって、欠陥バスを分離する手段を講じる。

このプロセスは下記の通りである。

ボード88がバス83に混雑緩和信号を送出し、その結果
バス結合モジュール8632によってバスが解放される。

次いで、ボード88が混雑緩和信号をバス結合モジュー
ル8632から結合モジュール8623を介してバス82に送信せ
しめ、その結果結合モジュール8621のブロッキング解除
によってバス82が解放される。

その後、ボード88が欠陥バス81を分離すべく、バス結
合モジュール8621の割当てモジュールの抑止ビットを書
き込む。

最終的には、ボード88がバス82及び83に反対状態（非
作動状態）の混雑緩和信号を順次送って、抑止されたア
クセス要求を再び起こさせる。

単一信号による混雑緩和処理は、下記のような同時相
互アクセス要求管理手段（衝突管理手段）を備えたバス
結合モジュールを含むマルチバスシステムで有利に使用
される。その場合は、対応システムの構造的特徴及び機
能的特徴が類似しているために、極めて好ましい協働作
用が衝突管理と混雑緩和管理との間に存在するからであ
る。

「衝突」状態は第４図に基づいて説明することができ
る。

ボード84はボード91に到達したい場合にはバス81を捕
捉しブロックする。これと同時にボード90がボード89に
到達したい場合には、ボード90がバス82を捕捉しブロッ
クする。このようにして２つのバス81及び82がブロック
されると、結合モジュール8612及び8612は応答ができな
くなる。これが衝突状態である。特別のブロック解除装
置が具備されていなければ、システムはウォッチドッグ
タイマ信号がマスターボード84及び90に現れて、誤り処
理が開始されるまでブロック状態におかれる。

この問題を回避するためには、衝突信号COLGをバスに
与える方法を使用し得る。この信号は、結合モジュール
によって衝突が検出されたときに各バス結合モジュール
86から送出されるようにし得る。通常は、構成初期化時
に各結合モジュール対について優先結合モジュール及び
非優先結合モジュールを決定する。衝突が起こると、非
優先モジュールが信号COLGに送出する。この信号は対応
バスに接続された総てのマスタボードに受容され、下記
の２つの動作を発生させる。

バス制御信号に作用して、バスがこれを捕捉しブロッ
クしているボードから解放されるようにする。その結果
前記ボードは抑止状態になり、バスを再捕捉してそのサ
イクルを終了してもよいという許可がおりるのを待つ。

残りのマスタボードの割当てシステムに作用して、こ
れらのマスタボードがバスを捕捉するのを阻止する。

このようにすれば、衝突信号を出す結合モジュールの
みがバスを捕捉して、当該サイクルの優先とみなされる
宛て先まで通路を樹立することができる。通路が樹立さ
れると、この結合モジュールは信号COLGの送信を停止
し、その結果残りのボードが再びバス割当て相に参加し
て、調停結果に応じてバスにアクセスできるようにな
る。

このように、バス間の衝突を解決するメカニズムとマ
ルチバスシステムのブロック解除プロセスとの間には真
の協働作用が存在する。従って、これら２つのメカニズ
ムの実施には同一の混雑緩和信号を使用すると有利であ
る。

第５図は、混雑緩和と衝突との係わる単一の信号の送
信を管理するためにシステムボードに具備する必要があ
る機能モジュールを簡単に示している。

この構成を実現するには、システムボード、バスのマ
スタボードUTS及びバス結合モジュールに、単一の混雑
緩和信号を送出できる双安定回路を付加しなければなら
ない。この双安定回路はシステムボード及びUTSボード
のプライベート領域、並びにバス結合モジュールの結合
領域でプログムによりアドレス指定することができる。
この混雑緩和／衝突双安定回路は例えば或る書込みサイ
クルによって１にセットされ、次いで別の書込みサイク
ルによって０にセットされる。

送出された混雑緩和信号は、これを送出するボードを
除いて、バス上に存在する総てのボードに作用する。

第６図は、第１バス63と第２バス64とを接続するバス
結合モジュール対61、62で使用される構造を簡単に示し
ている。この図ではメカニズムを単一方向で示したが、
勿論他方向でも対称的に機能する。結合モジュール61の
衝突／混雑緩和双安定回路65は、混雑緩和／衝突信号66
を対応バス結合モジュール62から遠隔バス64に送出せし
める。

第５図及び第７図は、単一の衝突／混雑緩和信号を管
理すべくシステムボードとバス結合モジュールとに夫々
具備する必要がある論理モジュールを簡単に示してい
る。

第５図に示すように、システムボードの場合には、混
雑／混雑緩和信号の送出を制御する内部信号51がフリッ
プフロップ53を介してソフトウエア命令52により供給さ
れる。単一の混雑／混雑緩和信号55はバッファ回路54を
介してバスに送られる。

システムボードから送出されるとは限らない単一の衝
突／混雑緩和信号55'を承認するために、バッファ回路5
6がバスからの受領を承認する。衝突／混雑緩和信号の
送信に係わるソフトウエア命令からの内部信号51、及び
バスからの受信に係わるバッファレジスタ56からの信号
57は、衝突／混雑緩和信号がシステムボードから送出さ
れない時に、ボードのバス捕捉ロジック及び割当てモジ
ュールを抑止するイネーブリング回路に送られる。第７
図もこれと同じタイプの構成を簡単に示している。この
構成は、バス結合モジュールボードの衝突／混雑緩和信
号承認ロジックに対応する。衝突に係わる内部信号71は
フリップフロップ73を介して外部ソフトウエア命令72に
より発生する。このソフトウエア命令は遠隔バス結合モ
ジュールから送出される（第６図の結合モジュール61の
フリップフロップ65）。

衝突内部信号71は、バッファレジスタ74を介して対応
バスに衝突／混雑緩和信号75を送出せしめる。また、バ
ス結合モジュールが優先権をもっていない場合には、２
つの相互的アクセス要求70が同時に出されたことが検出
された時点で、このバス結合モジュールから衝突／混雑
緩和信号75が送出される。この状態は、バス対にいわゆ
る衝突が検出された状況に対応する。非優先バス結合モ
ジュールはこの衝突状態の間、対応バス上の要求者を抑
止する。

バス結合モジュールはまた、バスから受信した衝突／
混雑緩和信号75'を承認する。この信号は該結合モジュ
ールから送出されるとは限らないからである。受信され
た衝突／混雑緩和信号75'はバッファレジスタ76に送ら
れ、その結果このバッファレジスタから送出される内部
信号77がイネーブリング回路78の入力の１つに与えられ
る。回路78の出力からは衝突信号が送出され、割当てモ
ジュールと結合モジュールのバス捕捉ロジックとに送ら
れる。信号79の送出を制御するパラメータは下記の通り
である。

衝突に係わる内部信号71、バス上の衝突／混雑緩和信号の受信に係わる内部信号
77、ソフトウエア命令72に呼応して混雑緩和信号により作
動するか、又は結合モジュール対で２つの相互的アクセ
ス要求が同時に出された場合の衝突を承認する抑止する
信号によって作動するイネーブリング信号92、ブロックモード転送の終了時に線BBSYG（バスの次の
所有者）を解放させる信号、遠隔バス上の衝突を承認する信号。

最後の２つの信号は例えば線93を介して送られる。最
後の信号93（遠隔バス上の衝突を承認する信号）は、非
優先バス要求者（前述のごとく非優先バス結合モジュー
ルによって抑止されたもの）により活動状態におかれた
優先バス結合モジュールをの割当てモジュールを解放さ
せるのに必要とされる。

【図面の簡単な説明】

第１図はデータスイッチとして使用した場合の本発明の
方法を適用することができるマルチバス多重プロセッサ
システムの全体的構造を示す簡略説明図、第２図は第１
図のシステムで一対のバス結合モジュールを介して２つ
の隣接バスを接続する機能の原理を示す簡略説明図、第
３図は本発明の方法を適用できる分散形バス割当てを用
いる第１図のシステムの１つのプロセッサに接続された
アクセス要求、バス割り当て及びバス捕捉のロジックを
示す簡略説明図、第４図はブロックされたマルチバスシ
ステムにおける本発明のカスケード式ブロック解除方法
を示す簡略説明図、第５図はマルチバス多重プロセッサ
システムのシステムボードにより本発明の混雑緩和信号
を発生させる機能モジュールを示す簡略説明図、第６図
はバス結合モジュールでの本発明の方法の機能を示す簡
略説明図、第７図は２つの隣接バスの間で同時に出され
た相互的アクセス要求の衝突を解消するロジックを備え
たバス結合モジュールにおける本発明の混雑緩和信号を
処理する機能モジュールを示す簡略説明図である。 20,28……ブロック解除ボード、31……割当てモジュー
ル、35……調停ロジック。

Claims

(57)【特許請求の範囲】

【請求項１】単一主バスに接続された複数のプロセッサ
からなる処理モジュールを少なくとも１つ含み、前記プ
ロセッサの各々が２つの相を用いて主バスへのアクセス
を管理するセルを備え、このセルがバス割当てシステム
とバス捕捉回路とを含み、前記バス割当てシステムが第
１相で、対応プロセッサに関して、モジュールの複数の
プロセッサから同一サイクル中に出されたアクセス要求
の調停の否定的又は肯定的結果を表す信号を送出し、第
１相で割当てシステムから肯定的結果信号が送出された
場合には、第２相で前記バス捕捉回路がバス所有権信号
を送出して、対応プロセッサをバスにアクセスせしめる
タイプの多重プロセッサシステムのブロッキングを解除
する方法であって、ブロック解除ボードに、モジュールのブロッキングを検
出する機能と該モジュールのバスを解放する機能とを付
与し、前記バス解放機能を、モジュールの総てのプロセッサに
関して、割当て結果を否定的にし且つバス所有権信号を
キャンセルさせる単一の混雑緩和信号を送出して、前記
バスを解放すると共に、前記バスを占有していたプロセ
ッサ以外の前記バスに接続されたプロセッサが前記バス
を妨害するのを予防することによって実施せしめること
を特徴とする多重プロセッサシステムのブロッキングを
解除する方法。
【請求項２】割当てシステムの調停結果を示す信号が割
当てシステムの割当てモジュールから送給され、この割
当てモジュールが同一サイクル中にバスへのアクセス要
求を出した各プロセッサの割当て要求信号を入力におい
て受容し、前記単一の混雑緩和信号がモジュールの前記
各プロセッサの割当て参加を抑止することを特徴とする
請求項１に記載の方法。
【請求項３】少なくとも２つの処理モジュールを含み、
各処理モジュールが一対の対称形主バス結合モジュール
を介して少なくとも１つの別のモジュールに接続され、
各バス結合モジュールが宛て先バスに関してバスの割当
て及び捕捉メカニズムに関与するようなマルチバスシス
テムにおいて、前記混雑緩和信号が、ブロックされたバ
スに接続された各結合モジュールの割当てモジュールと
バス捕捉回路とに送給されることを特徴とする請求項１
又は２の記載の方法。
【請求項４】主バス結合モジュールによって相互接続さ
れた複数のバスがカスケード状にブロックされた場合
に、前記ブロック解除ボードが、混雑緩和信号をバスに
送給してそのバスを解放する操作と、解放されたバスの
バス結合モジュールに混雑緩和信号を次のバスに送れと
いう命令及び／又は、次のバスが故障している場合には
このバスを分離すべく、前記結合モジュールの割当てモ
ジュールを抑止せよという命令を送る操作とを交互に行
うことにより、最も近いバスから始めて各バスの混雑緩
和を反復的に実施することを特徴とする請求項３に記載
の方法。
【請求項５】バス結合モジュールが同一サイクル中に２
つの隣接バスから出された相互アクセス要求の衝突を管
理する手段を備えており、前記バス混雑緩和信号及び衝
突解消信号が１つの信号で構成されることを特徴とする
請求項３に記載の方法。
【請求項６】前記ブロック解除ボードが、ブロッキング
の原因となる欠陥ボード及び／又は欠陥ボードのモジュ
ールを識別する手段と、前記ボードを中和し及び／又は
前記モジュールを分離する手段とを備えることを特徴と
する請求項１に記載の方法。
【請求項７】前記ブロック解除ボードが前記多重プロセ
ッサシステムをリセットするシステムボード及び／又は
前記多重プロセッサシステムの処理モジュールの１つを
監視する監視ボードである請求項１に記載の方法。