JPS621057A

JPS621057A - 転送制御装置

Info

Publication number: JPS621057A
Application number: JP60275439A
Authority: JP
Inventors: Naoteru Yoshida; 吉田　尚暉; Setsuo Shimada; 嶋田　節男
Original assignee: NEC Corp; NEC Engineering Ltd
Current assignee: NEC Corp; NEC Engineering Ltd
Priority date: 1984-12-07
Filing date: 1985-12-06
Publication date: 1987-01-07
Anticipated expiration: 2010-11-13
Also published as: US4958271A; CA1247248A; JPH07104826B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報処理システムにおけるそれぞれが独立の使
用権をもり複数の共通入出力バス間の転送制御を行なう
前記共通入出力バス共用の転送制御装置に１する。

〔従来の技暫〕

複数の共通入出力バスのうち第１のバスからデータを共
有の記憶装置に書き込み、この記憶装置からデータを読
み出し第２のバスにデータ転送する従来の第１のシステ
ムにおいて、このデータ転送のために第２のバスに接続
されたＣＰＵは本来の処理を中断させなければならない
。

また、共有の記憶装置の代シに結合装置で両方のバスを
接続する従来の第２のシステムにおいて、第１のバスに
接続された入出力装置から一担ローカル記憶ユニットに
データが格納されたあと、第１のバス、結合装置、およ
び第２のバスを介して第２のバスに接続された入出力装
置にデータ転送される。もし大量のデータが転送される
ことになれば第１のバスは占有され、その結果バスの使
用効率および第１のバスに接続されているＣＰＵの性能
は低下する。

バス転送における問題は２以上の装置から要求されたバ
ス転送要求の衝突であシ、これを解決するため従来の第
２の装置では、バス結合装置がデータ転送あて光装置に
代勺バス転送の内容を受取りバス使用を終了させる方式
がとられている。この際結合装置はバス転送の内容を記
憶するメモリをもたねばならない。従って、転送量の増
加は、より大きなメモリを要求することになる。もし複
数のメモリを有し障害が発生したときにはその回復処理
は複雑になる。

また、結合装置において、転送あて先アドレスを受取っ
たあと、判断ユニットはこのアドレスを有する装置が第
２のバスに接続されているか否かを判断する。もし装置
が存在すればバス使用要求信号を第２のバスに送出させ
ていた。この例は米国特許第４．２３４９１９号を参照
できる。

〔発明が解決しようとする問題点〕

この米国特許第４２３４９１９号において示される装置
では、与えられたあて先アドレスを変更して送出してい
る。この判断およびアドレス変更のため第２のバスに接
続された装置のアドレスを記憶しておく必要がある。し
たがって、もし第２のバスに接続される装置の新設、変
更、撤廃があるときには、このメモリの内容を変更しな
ければならない。この内容の変更のミスはシステム障害
を発生させる。

本発明の主な目的はバスの使用効率およびＣＰＵの性能
を向上するようにした転送制御装置を提供することにあ
る。

本発明の他の目的は障害発生時の回復処理を容易にする
転送制御装置を提供することにある。

本発明のその他の目的はシステム変更に容易に対応でき
る転送制御装置を提供することＫある。

〔問題点を解決するための手段〕本発明の装置は、２つの共通入出力バスに接続され、各
々の共通入出力バスに接続される中央処理装置および周
辺装置からデータの書込みおよび読出しができる転送制
御装置において、前記２つの共通入出力バスの少なくと
も一方からの入出力命令を検出する検出回路と、この検
出回路から与えられる該入出力命令の装置アドレスとデ
ータと入出力命令実行に必要なバス制御信号を相手側共
通入出力バスに伝達する回路を有する事を特徴とする。

本発明の他の装置は、データ処理装置を構成する記憶装
置、中央処理装置および周辺装置の各装置間のデータ転
送を行なう共通入出力バスであって、宛先装置アドレス
、コマンド信号とデータ信号の送出およびその応答信号
を会話形式で転送する、独立したバス使用権を有する共
通入出力バス２系間を接続する転送制御装置において、
一方の共通入出力バスからのアドレスおよびデータ送出
制御信号に応答して、一方の入出力回路から与えられる
内容が他方の共通入出力バスに伝送すべき内容か否かを
判定する判定回路と、この判定回路で伝送すべき内容で
あると判定されたとき、モニタしている前記他方の共通
入出力バスの状態より、双方のバスからの転送要求が衝
突するか否か検出する検出回路と、この検出回路で要求
の衝突が検出されない場合は前記他方の共通入出力バス
に対し使用権要求信号を出力し、衝突が検出された場合
は双方のバス転送の内容から処理の優先順位の低い共通
入出力バスに対し、擬似応答制御信号を出力する衝突制
御回路と、前記擬似応答制御信号を受けたとき、前記優
先ｊ−位の低い共通入出力バスに無効応答または待ち応
答の志答制御信号を出力させるための擬似応答要求信号
を出力するシ似応答制御回路とを設けたことを特徴とす
る。

本発明のさらに他の装置は、データ処理装置を構成する
記憶装置、中央処理装置および周辺装置の各装置間のデ
ータ転送を行なう共通入出力バスであって、宛先装置ア
ドレス、コマンド信号とデータ信号の送出およびその応
答信号を会話形式で転送する、独立したバス使用権を有
する共通入出力バス２系間を接続する転送制御装置にお
いて、一方の共通入出力バスからのアドレスおよびデー
タ送出制御信号の入力から所定時間、転送の応答待ち時
間を監視し、応答信号がなくて前記所定の時間が経過し
たとき、他方の共通入出力バスに対し転送要求信号を発
生するためのアドレスおよびデータの送出制御信号時間
監視回路と、前記バス転送伝達要求後、前記一方の共通
入出カッくスに転送要求の応答があった場合、前記他方
の共通入出力バス上のアドレスおよびデータ送出制御信
号の変化から一定時間以上、第２の共通入出力バスに伝
送した転送用アドレスおよびデータの送出時間を保償す
る最少時間幅保償回路とを設けたことを特徴とする。

〔実施例〕

以下図面を参照して本発明の一実施例を詳細に説明する
。第１図を参照すると本発明の第１の実施例の適用され
るシステムは第１共有バス４．このバス４に接続される
ＣＰＵ４１．および入出力装置４２および４３．第２の
共通バス５．このバス５に接続されるＣＰＵ５１．およ
び入出力装置５２および５３および転送制御装置１を有
する。

本発明に従った第１の実施例である転送制御装置１は、
アドレスレジスタ９および１１．データレジスタ１０お
よび１２．セレクタ１３．記憶部１４、メモリ制御回路
１５．アドレスバス１Ｇおよびデータバス１７のみなら
ず、バス制御回路２４および２５．バス状態信号線１９
および２３．入出力命令検出回路１８．制御信号線２２
．データＮ＆２１およびアドレスｉ！１１２０を含む。

次に本発明の第１の実施例を詳細に説明する。

まず、ＣＰＵ４１は第１の共有バス４を介してバス制御
回路２４に命令を入力する。バス制御回路２４はこの命
令をコマンド信号に変換しバス状態信号線１９を介して
入出力命令検出回路１８にコマンド信号を伝送する。−
１第１のバス４上のアドレスレジスタ９に取シ込まれて
いる。同様にバス４上の命令が入力または出力命令の場
合、データレジスタ１０にバス上のデータが取り込まれ
る。バス制御回路２４からのコマンド信号が、転送制御
装置１以外に対する入出力動作を指示していたら、検出
回路１８は制御信号線２２を介してバス制御回路３８に
第２のバス５に対してバス使用要求を出すことを指示す
る。さらに検出回路１８は第２のバス５の状態をバス制
御回路２５から線１９を介して与えられる信号によシ監
視する。この回路の詳細な構成は以下の第２および第３
の実施例で詳述するが、この回路２４および２５は、バ
ス使用権設定制御回路、転送制御回路、アドレス入出力
回路、およびデータ入出力回路を含む。前記命令が出力
命令のときには、バス制御回路２５はあて先アドレスを
第２のバス５に送出する。レジスタ１０からデータ線２
１およびデータレジスタ１２を介してバス制御回路２５
に与えられる命令は、前記アドレスと同時または遅れを
持って第２のバス５に送出される。入出力装置５２およ
び５３は第２のバス５上のアドレスを受取シし、自分の
装置アドレスを示しているか否か判別する。もしバス５
から与えられたアドレスが自分の装置アドレスを示して
いたら装置５２および５３はバス５から与えられる命令
を受取る。命令を受取った入出力装置５２および５３の
どちらか一方は、その命令が出力命令のときは共通バス
５のデータを取込む。その命令が入力命令のときには前
記装置５２および５３のどちらか一方は、第２のバス５
にデータを出力する。出力されたデータはバス制御回路
２５．データレジスタ１２．データ線２１．データレジ
スタ１０．バス制御回路２４および第１のバス４を介し
てＣＰＵ４１に与えられる。なお、前記命令には例えば
、入出力装置の動作を規定する出力命令、データまたは
命令を入力する入力命令、ＤＭＡ転送を行なうためのメ
モリアドレスとデータ転送数を規定する出力命令のよう
に各種の命令がある。ＣＰＵ４１からの命令によ勺ＣＰ
Ｕ４１゜入出力装置４２または４３のいずれかから記憶
部１４にデータが転送記憶される場合を以下説明する。

まず、送信元のユニット４１，４２または４３は第１の
共通バス４の使用権を確保する。このあと、第１の共通
バス４にメモリアドレスとデータを出力する。回路１８
は、ＣＰＵ４１がらの命令がライトアクセス命令である
ことを解読し、この信号を制御回路２１ｍ与える。制御
回路２４け第１の共通バス４からメモリアドレスをアド
レスレジスタ９に格納し、データをデータレジスタＩＯ
Ｋ格納するとともに、メモリ制御回路１５に対し書込指
示を与える。メモリ制御回路１５では第２の共通バス５
からのメモリアクセスの衝突の調整をしたあと、セレク
タ１３にアドレスレジスタ９とデータレジスタ１０との
内容をメモリ１４に供給するよう選択指示を与え、記憶
部１４に書込指示を与える。この結果、アドレスレジス
タ９からのアドレスにより指示されたメモリ１４のロケ
ーシ菖ンにデータレジスタ１ｏからのデータが格納され
る。ＣＰＵ４１からの命令によＪＤＭＡ転送を行なうた
めの手続が終了する入出力装置５２および５３はＣＰＵ
５１の介在なしに制御装置１との間でＤＭＡ転送が可能
となる。これは、第１のバス４からのデータを記憶部１
４に一担格納するためである。

従って本実施例では第１のバスを長時間占有する問題が
解決され、ＣＰＵ４１のバス使用を有効にするとともに
、ＤＭＡ転送においてＣＰＵ５１の処理を必要としない
ため、ＣＰＵ５１の処理を他の目的に活用できる。なお
、メモリ１４に格納されたデータは、ＣＰＵ５１からの
読出し命令により読出され第２の共通バス５に接続され
た装置５１，５２または５３に送られる。ＣＰＵ５１か
らの読出命令は制御回路２５を介して回路１８に与えら
れる。

命令が読出命令であることを解読すると制御回路２５に
メモリ１４の読出し指示を与える。制御回路２５は、第
２の共通バス５からメモリアドレスをアドレスレジスタ
１１に格納しメモリ制御回路１５に対し読出し指示を与
える。メモリ制御回路１５は第１の共通バス４からのメ
モリアクセスとの競合の調整をとったあと、セレクタ１
３に対しアドレスレジスタ１１のアドレスをメモリ１４
に与えるように選択指示信号を与えるとともにメモリ１
４に読出し指示信号を与える。この指示信号に応答して
メモリ１４からセレクタ１３．データレジスタ１２９回
路２５．バス５を介して所望のユニット５１．５２また
は５３にデータが送られる。

回路３８では勿論バス５の使用権設定が行なわれる。

次に本発明の第２および第３の実施例を詳細に説明する
。まず、これら実施例の理解を容易にするためあて先装
置アドレス、コマンド信号、およびデータの送出と、そ
の応答信号の関係を以下説明する。

第２図を参照すると、共通バス、例えば第１の実施例に
おける第１のバス４または５．に接続される装置、例え
ばＣＰＵ４１．入出力装置４２および４３．の間でデー
タ転送を行なう場合、バスの使用権の確立を行ったあと
、アドレスおよびデータ送出制御信号Ａの送出に同期し
てあて先装置アドレスおよびコマンド信号Ｅを共通バス
に含まれるアドレスバスＣに送出する。データ出力の場
合には制御信号Ａに同期して出力データを共通バス上の
データバスＤに出力する。第１の実施例におけるＣＰＵ
４１．および入出力装置４２および４３のような共通バ
スに接続されている各装置は制御信号Ａの変化例えば０
”から′″１”に応答してアドレスバスＣ上のあて先装
置アドレスを解読する。この解読結果によシあて先装置
アドレスが自分の装置を示しているときには、コマンド
信号Ｅを入力する。もしデータの出力であれば、データ
バスＤの内容も入力する。次に前記各装置は、この入力
の通知を応答制御信号Ｂの変化例えば”０＃から“１”
によシ送出装置に送る。この通知を受けた送出装置は制
御信号Ａを例えば１１”から“０＃、に変化させる。こ
の制御信号Ａの変化に応答して制御信号Ｂを例えば′１
″から”０＃に変化させる。

次に本発明の第２の実施例について詳細に説明する。回
路の構成が各バスに対して対称形となるため、第１のバ
ス４から第２のバス転送の方が、伝送優先順位の高い場
合について説明する。

第３図を参照すると、第１図の実施例のバス制御回路２
４は、第２および第３の実施例の使用権制御回路３７．
転送制御回路２６．アドレス入出力回路３２およびデー
タ入出力回路３４に対応する。同様に、第１の実施例の
バス制御回路２５は第２および第３の実施例の使用権制
御回路２９゜転送制御回路３１．アドレス入出力回路３
３およびデータ入出力回′Ｎｒ３５に対応する。第１の
バス４に接続されている装置がアドレスおよびデータ送
出信号線１０２の信号（第２図のＡ）を例えば°″′０
”から′１＃に変化すると、この信号線は転送制御回路
２６．および信号線１１３を介して第１のバス伝送用判
定回路２７に与えられる。この判定回路２７はこの信号
Ａが第２のバスに伝送の許されるものか否かを判定する
。伝送の許されない信号と判定されれば、その信号は無
視される。

伝送の許される信号と判定されれば、判定回路２７は伝
送要求信号を信号線１１４を介して衝突制御回路２８に
入力する。この制御回路２８は線１１６を介して第２の
バス伝送用要求信号、線１０７を介して第２のバス用使
用権状態信号、１ｌ１２９を介して第１のバス用内部コ
マンド信号、および線１３１を介して第２のバス用内部
コマンド信号を入力し、第２のバスの状態を監視してい
る。線１１４を介して与えられる要求信号に応答して、
前記制御回路２０は双方のバスからの伝送要求が衝突す
るか否かを検出し、コマンド信号によシそのバス転送の
属性も検出する。もしバス転送の属性が決まっていない
ときには、決まるまで待つ。衝突制御回路２０で衝突が
検出されないときには、練１ａＳを介して第２のバス用
使用権要求信号が送出され、この信号に応答して第２の
バス用使用権設定回路２９は、使用権を設定する。衝突
が検出された場合には、双方のバス転送の内容から処理
の優先順位の高い方のバス転送の伝送を処理する。この
ため、第２のバス用擬似応答要求指示信号が線１３８に
送出される。この要求指示信号に応答して載似バス応答
制御回路３０は要求信号を線１３９を介して転送制御回
路３１に与える。この要求信号と線１１０を介して与え
られる第２のバス用コマンド信号に応答して第２のバス
転送制御回路３１は無効または待ち応答を線１０９を介
して第２のバス５に送出する。第２のバス５に接続され
た装置はこの１１０９を介して与えられる応答信号によ
シーたんデータ転送を終了させ、第２のバスの使用権を
放莱する。そのおと再びバス使用権を要求しデータ転送
を行う機会を待つ。衝突制御回路２８は、擬似応答制御
信号１３８を出力する一方、第２のバス用使用権設定制
御回路２９においてバス使用権を設定するため第２のバ
ス用使用権設定要求を線１３５に出力する。第２のバス
の使用権が確保されると、設定回路２９から線１４３を
介してバス使用権設定信号が制御回路３１に通知される
。第１のバス転送制御信号はバス４から線１０２゜回路
２６．線１１３２回路３１．および線１０８を介してバ
ス５に伝えられる。アドレスはバス４から線１０５．ア
ドレス入出力回路３２　、　ｆｆＭｌ１７゜アドレス入
出力回路３３および線１１１を介してバス５に伝えられ
る。データは必要ならば第１のバス４から線１０６．デ
ータ入出力回路３４．線１１９、データ入出力回路３５
．および＋１ｌ１２を介して第２のバス５に伝えられる
。アドレスとデータの送出動作は回路３１から１１４４
および１４５を介して回路３３および３５に与えられる
タイミング信号のタイミングで実行される。８Ｊ２のバ
ス５の応答制御信号は線１０９１回路３１゜線１３３１
回路２６および線１０３を介して第１のバス４に伝送さ
れる。第２のバス５に接続されている装置は信号（第２
図のＡ）の変化にヨＦ）１ドレス″ス上のあて先ユニッ
トアドレスを判定し、自装置が指示されていれば応答し
てノくスの転送が終了する。この第２の実施例では、伝
送要求衝突時どちらのバスの要求を浚先させるかを判断
し、擬似的に無効または待ち応答をすることによシバス
転送内容を記憶する手段を不要にしている０次に本発明
の第３の実施例を詳細に説明する。

第１のバスに接続されている装置がアドレスおよびデー
タ送出信号線１０２の信号（第２図のＡ）を例えば０＃
から″１＃に変化すると、転送制御回路２６は、信号線
１５０を介して送出制御信号時間監視回路５０と第２の
バス用送出制御信号最少時間幅保償回路５１にその変化
を伝える。時間監視回路５０は、第１のバス４に接続さ
れている装置がアドレスバス上のあて先装置アドレスを
解読し、応答信号を第１のバス４に送出し、線１０２の
信号Ａの変化を監視する。第１のバス４に接続されてい
る装置の応答時間は、一般的に平均的な値となる。した
がって、その平均的な応答時間内に応答がないことは、
第１のバス４に対応するあて先装置アドレスを有する装
置が存在しないことを意味する。前記回路５０がこの平
均時間内に線１０２上からの信号への変化（応答）がな
いことを検出すると、前記回路５０は伝送要求信号を線
１５１を介して第２のバス用使用権設定回路２９および
回路５１に与える。同期化制御回路５２は前記信号への
変化に応答してこの伝送要求信号送出タイミング指示を
線１１３を介して回路５０に与える。この要求信号に応
答して回路２９は信号線１０７を介して使用権を設定す
る。使用権設定終了後、回路２９は信号線１５２を介し
て第２のバス用転送制御回路３１にバス使用の許可を通
知する。この許可信号および制御回路５２から緋１５９
を介して与えられるタイミング信号に応答して回路３１
はアドレス入出力回路３３およびデータ入出力回路３５
とに送出指示信号を送る。従って、転送制御信号は第１
のバス４から線１０２２回路２６、線１５０９回路４１
．線１５３１回路３する。コマンド信号は、第１のバス
４から線１０４゜回路２６．線１５４２回路３１および
線１１０を介して第２のバス５に伝えられる。アドレス
は第１のバス４から線１０５２回路３２．線１１７゜回
路３３および線１１１を介して第２のバス５に伝えられ
る。データはＷ、１のバス４から線１ｏ６゜回路３４．
線１１９２回路３５および線１１２を介して第２のバス
５に伝えられる。１１０７を介して、与えられる応答制
御信号は回路３１．線１５５゜回路２６および線１０３
を介して第１のバス４に伝えられる。第２のバス５に接
続される装置は信号（第２図のＡ）の変化によりアドレ
ス上のあて先アドレスを判定し自装置が指示されていれ
ば応答しバスの転送が終了する。もし、あて先装置アド
レスを有する装置が第２のバス５に接続されていないと
きには、第１のバス転送に強制的に終了する。第１のバ
ス４のバス転送が終了し回路４１で保障した時間以上の
間に信号線１０８の信号人が変化し表ければ、第２のバ
ス５のバス転送も終異常に遍くなシ第２のバス５におけ
る伝送後または伝送中に応答があシ、第１のバス４のバ
ス転送が終了することがある。第２のバス５に接続され
る装置でのあて先アドレス判定中にこの状況が発生し、
第２のバス５における伝送が終了する、誤判定をし装置
の誤操作を引き起こす。この問題を解決するため、線１
５２の信号に応答して、回路３１が線１０８の信号を変
化させると、回路５１はたとえｗ１０２を介して与えら
れる信号Ａが変化しても誤動作を生じない最少時間、線
１０８の信号を変化させた状態で保持する。その後、回
路５１は第２のバス５からの応答がなくても線１０８の
信号を再び変化させ第２のバス５のバス転送を終了させ
る。このため、この実施例では第２のバス５に接続され
た装置のアドレスを記憶する回路を不要とする。

（発明の効果）本発明では中央処理装置を接続しない共通人出力バスの
形成が可能となる。したがって、大量のデータをある周
辺装置、例えば入出力装置からメそりを介して他の周辺
装置、例えば入出力装置に転送する場合に、大量のデー
タ転送による共通入出力バスの占有が生じ、これはこの
バスに接続された中央処理装置の処理性能低下をもたら
すところ、本発明ではこの処理性能の低下を防止できる
。

本発明のある実施例によれは双方の系からのバス転送の
伝送要求が衝突したことを検出してバス転送の種類を識
別し、その内容によシ優先権を判断する回路と擬似的に
無効応答または待ち応答をする回路を有することにより
伝送するバス転送の内容を記憶する手段を不要とする。

本発明の他の実施例によればバス転送を自系バスから相
手系バスに伝送するために一定時間バス転送の応答待ち
が続くことを検出し、相手系バスにバス転送要求信号を
発生する回路と、相手系バスにバス使用権要求後、自系
バスにバス転送の応答があった場合に相手系バスに伝送
したバス転送のアドレスおよびデータ送出時間をある一
定時間以上保証する回路を設けることによシ接続する相
手系バスに存在する装置のアドレスを記憶しておく回路
を具備する必要がない。

【図面の簡単な説明】

第１図は、本発明の第１の実施例を示す図、第２図は本
発明の第２の実施例および第３の実施例の説明の前提と
なる動作を説明するための図、第３図は本発明の第２の
実施例を示す図および第４図は本発明の第３の実施例を
示す図である。１．３・・・・・・転送制御装置、４・・・・・・第１
の共有バス、５・・・・・・第２の共有バス、９．１１
・・・・・・アドレスレジスタ、１０，１２・・・・・
・データレジスタ、１３・・・・・・セレクタ、１４・
・・・・・記憶部、１５・・・・・・メモリ制御回路、
１８・・・・・・入出力命令検出回路％　　２４，２５
・・・・・・バス制御回路、２６，３１・・・・・・転
送制御回路、２７．３８・・・・・・判定回路、２８・
・・・・・衝突制御回路、２９．３７・・・・・・使用
権設定回路、３０，３６・・・・・・バス応答制御回路
、３２．３３・・・・・・アドレス入出力回路、３４．
３５・・・・・・データ入出力回路、５０，５３・・・
・・・送出制御信号時間監視回路、５１．５４・・・・
・・最小時間竿　１　回第２図Ｅ　　　　　’＝−−−’　　　　　　　＝＝−−“第
　３　は

Claims

【特許請求の範囲】１、２つの共通入出力バスに接続され、各々の共通入出
力バスに接続される中央処理装置および周辺装置からデ
ータの書込みおよび読出しができる転送制御装置におい
て、前記２つの共通入出力バスの少なくとも一方からの
入出力命令を検出する回路と、この検出回路から与えら
れる該入出力命令の装置アドレスとデータと入出力命令
実行に必要なバス制御信号を相手側共通入出力バスに伝
達する回路を有する事を特徴とする転送制御装置。２、データ処理装置を構成する記憶装置、中央処理装置
および周辺装置の各装置間のデータ転送を行なう共通入
出力バスであって、宛先装置アドレス、コマンド信号と
データ信号の送出およびその応答信号を会話形式で転送
する、独立したバス使用権を有する共通入出力バス２系
間を接続する転送制御装置において、一方の共通入出力
バスからのアドレスおよびデータ送出制御信号に応答し
て、一方の入出力回路から与えられる内容が他方の共通
入出力バスに伝送すべき内容か否かを判定する判定回路
と、この判定回路で伝送すべき内容であると判定された
とき、モニタしている前記他方の共通入出力バスの状態
より、双方のバスからの転送要求が衝突するか否か検出
する検出回路と、この検出回路で要求の衝突が検出され
ない場合は前記他方の共通入出力バスに対し使用権要求
信号を出力し、衝突が検出された場合は双方のバス転送
の内容から処理の優先順位の低い共通入出力バスに対し
、擬似応答信号を出力する衝突制御回路と、前記擬似応
答制御信号を受けたとき、前記優先順位の低い共通入出
力バスに無効応答または待ち応答の応答信号を出力させ
るための擬似応答要求信号を出力する擬似応答制御回路
とを設けたことを特徴とする転送制御装置。３、データ処理装置を構成する記憶装置、中央処理装置
および周辺装置の各装置間のデータ転送を行なう共通入
出力バスであって、宛先装置アドレス、コマンド信号と
データ信号の送出およびその応答信号を会話形式で転送
する、独立したバス使用権を有する共通入出力バス２系
間を接続する転送制御装置において、一方の共通入出力
バスからのアドレスおよびデータ送出制御信号の入力か
ら所定時間、転送の応答待ち時間を監視し、応答信号が
なくて前記所定の時間が経過したとき、他方の共通入出
力バスに対し転送要求信号を発生するためのアドレスお
よびデータの送出制御信号時間監視回路と、前記転送要
求後、前記一方の共通入出力バスに転送要求の応答があ
った場合、前記他方の共通入出力バス上のアドレスおよ
びデータ送出制御信号の変化から一定時間以上、第２の
共通入出力バスに伝送した転送用アドレスおよびデータ
の送出時間を保償する最少時間幅保償回路とを設けたこ
とを特徴とする転送制御装置。