JPH0269841A - データ転送方法及びその装置 - Google Patents
データ転送方法及びその装置Info
- Publication number
- JPH0269841A JPH0269841A JP63221851A JP22185188A JPH0269841A JP H0269841 A JPH0269841 A JP H0269841A JP 63221851 A JP63221851 A JP 63221851A JP 22185188 A JP22185188 A JP 22185188A JP H0269841 A JPH0269841 A JP H0269841A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage means
- communication bus
- transfer
- significant length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims description 10
- 238000004891 communication Methods 0.000 claims abstract description 62
- 238000013500 data storage Methods 0.000 claims abstract description 60
- 238000012545 processing Methods 0.000 claims abstract description 29
- 230000010365 information processing Effects 0.000 claims description 12
- 208000037170 Delayed Emergence from Anesthesia Diseases 0.000 abstract 1
- 238000013524 data verification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、１又は複数の情報処理装置間で通信母線を介
してデータをパラレル方式で転送するデータ転送方法、
データ転送装置、及びかがるデータ転送装置を具備した
情報処理装置に関する。
してデータをパラレル方式で転送するデータ転送方法、
データ転送装置、及びかがるデータ転送装置を具備した
情報処理装置に関する。
通信母線を介したデータのパラレル転送では、通信母線
の容量（ビット数）が決まっているので、１回の動作で
転送できるデータのｊｉ（バイト数）が制限される。し
たがって、その制限を越えるような有意な長さをもった
データ（以下、有意長データと称する）を転送する場合
は１回の動作で転送することができない。そこで、従来
は、有意長データを通信母線の容量に応じて複数に分割
し、この分割されてなるブロックデータを単位として転
送することが行われている。（例えば、特開昭６２−２
１．７３４０号公報）。
の容量（ビット数）が決まっているので、１回の動作で
転送できるデータのｊｉ（バイト数）が制限される。し
たがって、その制限を越えるような有意な長さをもった
データ（以下、有意長データと称する）を転送する場合
は１回の動作で転送することができない。そこで、従来
は、有意長データを通信母線の容量に応じて複数に分割
し、この分割されてなるブロックデータを単位として転
送することが行われている。（例えば、特開昭６２−２
１．７３４０号公報）。
上記公報の技術によれば、正しいデータ転送が行われた
か否かを判断する必要がある。例えば、データ記憶手段
から有意長データを読出す場合に、データ記憶手段への
アクセス周期を一定にして２回の読出しを行い、その読
出したデータを照合して一致しているか否かにより、正
し７い転送がなされたか否かを検証するようにしなけれ
ばならない。
か否かを判断する必要がある。例えば、データ記憶手段
から有意長データを読出す場合に、データ記憶手段への
アクセス周期を一定にして２回の読出しを行い、その読
出したデータを照合して一致しているか否かにより、正
し７い転送がなされたか否かを検証するようにしなけれ
ばならない。
したがって、上記公報の技術では、データ記憶手段に対
してランダム（非同期）にアクセスをすることができな
いという問題がある。また、データ照合をやめて、ラン
ダムにアクセスするようにすると、有意長データの内容
が間違ったものが転送されるおそれがある。
してランダム（非同期）にアクセスをすることができな
いという問題がある。また、データ照合をやめて、ラン
ダムにアクセスするようにすると、有意長データの内容
が間違ったものが転送されるおそれがある。
また、照合のために２回の読出しが必要であることから
、データ転送の高速化が制約されるという問題がある。
、データ転送の高速化が制約されるという問題がある。
一方、コンピュータシステム相互間でデータ転送する場
合には、データ記憶手段に対して同一時に発生するアク
セス要求をフラグによって制御しているが、フラグがセ
ットされてないことを確認してからフラグをセットする
までの間に、他のアクセス要求が入ると両方ともアクセ
ス可能となることがあり、誤動作するおそれがある。
合には、データ記憶手段に対して同一時に発生するアク
セス要求をフラグによって制御しているが、フラグがセ
ットされてないことを確認してからフラグをセットする
までの間に、他のアクセス要求が入ると両方ともアクセ
ス可能となることがあり、誤動作するおそれがある。
また、フラグ制御処理の時間が必要となり、データ転送
の高速化が制約される。
の高速化が制約される。
本発明は、上記従来の問題点を解決すること、言い換え
れば、通信母線の容量よりも長いデータ長を有する有意
長データを、該通信母線を介してデータ記憶手段に入出
力することを含んでなるデータ転送を行うにあたって、
フラグ制御やデータ照合を行うことなく、ランダムアク
セスにより有窓長データを正しく転送可能にするデータ
転送方法及び装置を提供することを目的とする。
れば、通信母線の容量よりも長いデータ長を有する有意
長データを、該通信母線を介してデータ記憶手段に入出
力することを含んでなるデータ転送を行うにあたって、
フラグ制御やデータ照合を行うことなく、ランダムアク
セスにより有窓長データを正しく転送可能にするデータ
転送方法及び装置を提供することを目的とする。
上記目的を達成するため、本発明のデータ転送は１通信
母線の容量よりも長いデータ長を有する有意長データを
、該通信母線を介してデータ記憶手段に入出力するにあ
たり、前記データ記憶手段に書き込むときは、前記母線
を介して転送されてくるデータの一部又は全部を一旦蓄
積して有意長データの形にした後一括して書込み、読出
すときは、データ記憶手段に格納されている有意長デー
タを一括して読出して該データの一部又は全部を一旦蓄
積した後、前記通信母線に出力することを特徴とする。
母線の容量よりも長いデータ長を有する有意長データを
、該通信母線を介してデータ記憶手段に入出力するにあ
たり、前記データ記憶手段に書き込むときは、前記母線
を介して転送されてくるデータの一部又は全部を一旦蓄
積して有意長データの形にした後一括して書込み、読出
すときは、データ記憶手段に格納されている有意長デー
タを一括して読出して該データの一部又は全部を一旦蓄
積した後、前記通信母線に出力することを特徴とする。
すなわち、通信母線とデータ記憶手段との間に入出力デ
ータを一旦蓄積した後転送する転送処理手段を設け、該
転送処理手段は前記通信母線の容量に応じて前記有意長
データを分割してなる複数のブロックデータを一旦蓄積
する一時記憶手段を有してなることを特徴とする。
ータを一旦蓄積した後転送する転送処理手段を設け、該
転送処理手段は前記通信母線の容量に応じて前記有意長
データを分割してなる複数のブロックデータを一旦蓄積
する一時記憶手段を有してなることを特徴とする。
また、前記転送処理手段は前記通信母線と同じ容量のデ
ータバスを介して当該通信母線に接続され、また前記有
意長データの容量を有するデータバスを介して前記デー
タ記憶手段に接続されることを特徴とする。
ータバスを介して当該通信母線に接続され、また前記有
意長データの容量を有するデータバスを介して前記デー
タ記憶手段に接続されることを特徴とする。
また、前記転送処理手段は前記データ記憶手段に対して
書込み用と読出し用とに区分することができる。
書込み用と読出し用とに区分することができる。
このように構成されることから、データ記憶手段に対し
ては、常に有意長データ単位でアクセスできることにな
る。したがって、フラグ制御やデータ照合を行うことな
く、正しいデータをランダムアクセスにより転送するこ
とができる。
ては、常に有意長データ単位でアクセスできることにな
る。したがって、フラグ制御やデータ照合を行うことな
く、正しいデータをランダムアクセスにより転送するこ
とができる。
以下、本発明を実施例に基づいて説明する。
第１図に本発明を適用してなる一実施例のデータ転送装
置の主要部構成を示す。本実施例は、データ記憶手段１
と２本の通信母線２，３を介してデータ転送するものに
適用したものであり、それらデータ記憶手段１と通信母
線２，３の間にそれぞれ転送処理手段４，５が挿入接続
されている。
置の主要部構成を示す。本実施例は、データ記憶手段１
と２本の通信母線２，３を介してデータ転送するものに
適用したものであり、それらデータ記憶手段１と通信母
線２，３の間にそれぞれ転送処理手段４，５が挿入接続
されている。
データ記憶手段１は双方向からアクセス可能なものであ
り、転送処理手段４，５を介して双方向にデータ転送可
能とされている。
り、転送処理手段４，５を介して双方向にデータ転送可
能とされている。
通信母線２，３は例えば、汎用のマルチパスが適用され
、図示していないコンピュータシステムなどの情報処理
装置に接続可能とされている。
、図示していないコンピュータシステムなどの情報処理
装置に接続可能とされている。
転送処理装置４と５は同一の構成とされており、以下説
明を簡単にするため、転送処理装置４を中心に説明する
。転送処理装置４は２つの一時記憶手段６ａ、６ｂと一
時記憶制御手段８から成っている。
明を簡単にするため、転送処理装置４を中心に説明する
。転送処理装置４は２つの一時記憶手段６ａ、６ｂと一
時記憶制御手段８から成っている。
通信母線２はデータバス１１とアドレスバス１２と制御
線１３を介して一時記憶制御手段８に接続されている。
線１３を介して一時記憶制御手段８に接続されている。
一時記憶制御手段８はデータバス１４と制御線１５ａ、
ｂを介して一時記憶手段６ａ、ｂに接続されているとと
もに、アドレスバス１６と制御線１７を介してデータ記
憶手段１に接、続されている。また、一時記憶手段６ａ
、ｂはデータバス１８を介してデータ記憶手段１に接続
されている。
ｂを介して一時記憶手段６ａ、ｂに接続されているとと
もに、アドレスバス１６と制御線１７を介してデータ記
憶手段１に接、続されている。また、一時記憶手段６ａ
、ｂはデータバス１８を介してデータ記憶手段１に接続
されている。
各バスの容量と一時記憶手段６ａ、ｂの容量と個数は有
意長データのデータ長と通信母線２，３のデータバス容
量に応じて定められる。例えば、通信母線２，３の容量
を１６ビツト（２バイト）とし、有意長データを３２ビ
ツト（４バイト）とする。この場合、有意長データは２
バイ１−からなる２つのブロックデータに分割して通信
母線２゜３を転送されることになる。そこで、一時記憶
手段６ａ、６ｂはそれぞれ２バイト容量としている。
意長データのデータ長と通信母線２，３のデータバス容
量に応じて定められる。例えば、通信母線２，３の容量
を１６ビツト（２バイト）とし、有意長データを３２ビ
ツト（４バイト）とする。この場合、有意長データは２
バイ１−からなる２つのブロックデータに分割して通信
母線２゜３を転送されることになる。そこで、一時記憶
手段６ａ、６ｂはそれぞれ２バイト容量としている。
すなわち５分割されたブロックデータを全て一旦蓄積可
能な容量、個数を選定する。したがって、データバス１
１と１４は１６ビツトとされている。
能な容量、個数を選定する。したがって、データバス１
１と１４は１６ビツトとされている。
また、データ記憶手段１では有意長データの状態で取り
扱われるので、データバス１８は３２ビツトとされ、そ
のうちの１６ビツトづつが一時記憶手段６ａ、６ｂに接
続されている。なお、アドレスバス１２と１６はそれぞ
れ２０又は２４ビツトとされている。制御線１３と１７
．１５ａ、ｂはデータ記憶手段１又は一時記憶手段６ａ
、ｂに対する読出し又は書込みの制御信号等用である。
扱われるので、データバス１８は３２ビツトとされ、そ
のうちの１６ビツトづつが一時記憶手段６ａ、６ｂに接
続されている。なお、アドレスバス１２と１６はそれぞ
れ２０又は２４ビツトとされている。制御線１３と１７
．１５ａ、ｂはデータ記憶手段１又は一時記憶手段６ａ
、ｂに対する読出し又は書込みの制御信号等用である。
このように構成される第１図実施例の動作を。
」二記具体例を例にとって、次に説明する。まず、通信
母ａ２を介して送られてくるデータをデータ記憶手段１
に８込む場合について説明する。通信母線２を通して第
２図に示すようなタイミングで制御信号、アドレス信号
、データ信号が送られてくる。一時記憶手段８は制御信
号の内容（書込み信号）に応じ、かつアドレス信号に対
応したデータ記憶手段１のアドレス領域にアクセスを制
御する。このとき、一時記憶制御手段８はアドレス信号
の下位の２ビツト目の内容により一時記憶手段６ａ又は
６ｂを選択し、同３ビツト目の内容でデータ記憶手段１
のアドレス領域を選択する。そして、一時記憶制御手段
８は通信母線２から送られてくる最初のブロックデータ
を一時記憶手段６ａに格納し、次のブロックデータを一
時記憶手段６ｂに一旦格納する。このようにして、有意
長データに対応する全てのブロックデータが揃ったこと
を検知したとき、データ記憶手段１へのアクセス権を得
る。そして、一時記憶制御手段８は一時記憶手段６ａ、
６ｂの内容を一括してデータ記憶手段１の該当アドレス
領域に転送して書込ませ、その後アクセス晦を放す。な
お、有意長データを構成する最後のブロックデータを一
旦蓄積する一時記憶手段（第１図例では６ｂ）は、バッ
ファによりデータを受けるだけのものでよい。
母ａ２を介して送られてくるデータをデータ記憶手段１
に８込む場合について説明する。通信母線２を通して第
２図に示すようなタイミングで制御信号、アドレス信号
、データ信号が送られてくる。一時記憶手段８は制御信
号の内容（書込み信号）に応じ、かつアドレス信号に対
応したデータ記憶手段１のアドレス領域にアクセスを制
御する。このとき、一時記憶制御手段８はアドレス信号
の下位の２ビツト目の内容により一時記憶手段６ａ又は
６ｂを選択し、同３ビツト目の内容でデータ記憶手段１
のアドレス領域を選択する。そして、一時記憶制御手段
８は通信母線２から送られてくる最初のブロックデータ
を一時記憶手段６ａに格納し、次のブロックデータを一
時記憶手段６ｂに一旦格納する。このようにして、有意
長データに対応する全てのブロックデータが揃ったこと
を検知したとき、データ記憶手段１へのアクセス権を得
る。そして、一時記憶制御手段８は一時記憶手段６ａ、
６ｂの内容を一括してデータ記憶手段１の該当アドレス
領域に転送して書込ませ、その後アクセス晦を放す。な
お、有意長データを構成する最後のブロックデータを一
旦蓄積する一時記憶手段（第１図例では６ｂ）は、バッ
ファによりデータを受けるだけのものでよい。
次に、通信母線２を介して要求されたデータをデータ記
憶手段１から読出す場合について説明する。読出し時も
第２図と同様の信号が通信母線２から入力される。これ
に応動して、一時記憶制御手段８は、データ記憶手段１
に対しアクセス権を得て、該当するアドレス領域の有意
長データの読出し信号を出し、これにより読出される有
意長データのうち、前記最初のブロックデータに対応す
るデータを一時記憶手段６ａに、残りのブロックデータ
に対応するデータを一時記憶手段６ｂに。
憶手段１から読出す場合について説明する。読出し時も
第２図と同様の信号が通信母線２から入力される。これ
に応動して、一時記憶制御手段８は、データ記憶手段１
に対しアクセス権を得て、該当するアドレス領域の有意
長データの読出し信号を出し、これにより読出される有
意長データのうち、前記最初のブロックデータに対応す
るデータを一時記憶手段６ａに、残りのブロックデータ
に対応するデータを一時記憶手段６ｂに。
それぞれ分割して一旦格納させる。そして、アクセス権
を放すとともに、一時記憶手段６ａ、６ｂのブロックデ
ータを順次通信母線２に送出する。
を放すとともに、一時記憶手段６ａ、６ｂのブロックデ
ータを順次通信母線２に送出する。
同様にして、転送処理手段５についても、通信母線３と
データ記憶手段ｌとの間のデータ転送がなされる。
データ記憶手段ｌとの間のデータ転送がなされる。
以上説明したように、第１図実施例によれば。
転送処理手段４又は５を設け、これに−旦有窓長データ
の形で蓄積してから、データ記憶手段１に書込む一方、
通信母線２又は３に出力するようにしていることから、
転送データの照合をしなくても、正しいデータ転送が行
え、転送処理が高速化される。また、データ転送に係る
情報処理装置間でアクセス周期の同期をとる必要がない
ので、ランダムアクセスが可能となる。
の形で蓄積してから、データ記憶手段１に書込む一方、
通信母線２又は３に出力するようにしていることから、
転送データの照合をしなくても、正しいデータ転送が行
え、転送処理が高速化される。また、データ転送に係る
情報処理装置間でアクセス周期の同期をとる必要がない
ので、ランダムアクセスが可能となる。
また、データ記憶手段１に書込み・読出しのアクセスを
する場合に、相手側の情報処理装置のアクセスの有無を
考慮する必要がないので、互いに任意のタイミングでデ
ータ記憶手段１にアクセスできる。これによって、フラ
グ制御が不要になることから、フラグ制御に起因する誤
動作を排除でき、かつフラグ制御処理に必要な時間だけ
高速化、できる。
する場合に、相手側の情報処理装置のアクセスの有無を
考慮する必要がないので、互いに任意のタイミングでデ
ータ記憶手段１にアクセスできる。これによって、フラ
グ制御が不要になることから、フラグ制御に起因する誤
動作を排除でき、かつフラグ制御処理に必要な時間だけ
高速化、できる。
なお、第３図にフラグ制御によるデータ転送のフローチ
ャートを、第４図に第１図実施例によるデータ転送のフ
ローチャートを対比して示す。フラグ制御による場合は
、ステップ５１で読出し・書込みフラグ（Ｒ／Ｗフラグ
）をチエツクし、フラグがセットされていない（ＹＥＳ
）場合はステップ５２でフラグをセットし、これにより
相手のアクセスを禁止する。そして、ステップ５３で読
出し・書込みを実行した後、ステップ５４でＲ／Ｗフラ
グをリセットして相手のアクセスを許可するようにして
いるのである。ここで、ステップ５１の判定がＹＥＳで
あったとき、ステップ５２でＲ／Ｗフラグをセットする
までの間に相手側からアクセス要求が入ると、これに対
してもＹＥＳとなり、双方の情報処理装置がデータ記憶
手段にアクセスしてしまうことがある。この場合に、双
方のアクセスが共に読出しであれば特に問題とならない
が、少なくとも一方が書込みの場合はデータの誤転送が
生ずるおそれがあるのである。これに対し、本実施例の
データ転送手段によれば、第４図に示すように相手側の
アクセスを考慮する必要がないのである。
ャートを、第４図に第１図実施例によるデータ転送のフ
ローチャートを対比して示す。フラグ制御による場合は
、ステップ５１で読出し・書込みフラグ（Ｒ／Ｗフラグ
）をチエツクし、フラグがセットされていない（ＹＥＳ
）場合はステップ５２でフラグをセットし、これにより
相手のアクセスを禁止する。そして、ステップ５３で読
出し・書込みを実行した後、ステップ５４でＲ／Ｗフラ
グをリセットして相手のアクセスを許可するようにして
いるのである。ここで、ステップ５１の判定がＹＥＳで
あったとき、ステップ５２でＲ／Ｗフラグをセットする
までの間に相手側からアクセス要求が入ると、これに対
してもＹＥＳとなり、双方の情報処理装置がデータ記憶
手段にアクセスしてしまうことがある。この場合に、双
方のアクセスが共に読出しであれば特に問題とならない
が、少なくとも一方が書込みの場合はデータの誤転送が
生ずるおそれがあるのである。これに対し、本実施例の
データ転送手段によれば、第４図に示すように相手側の
アクセスを考慮する必要がないのである。
なお、第１図実施例では、有意長データを２個のブロッ
クデータに分割した例について説明したが、整数Ｎ個の
ブロックデータからなる有意長データに適用する場合は
、一時記憶手段６をＮ側設ければよい。
クデータに分割した例について説明したが、整数Ｎ個の
ブロックデータからなる有意長データに適用する場合は
、一時記憶手段６をＮ側設ければよい。
第５図に本発明の他の実施例を示す。本実施例は、−本
の通信母線２を介してデータ転送する装置に適用した例
を示すものであり、データ記憶手段１に対して一方向の
みからアクセスするものである。この実施例の動作は第
１図実施例と同様であるから説明を省略する。
の通信母線２を介してデータ転送する装置に適用した例
を示すものであり、データ記憶手段１に対して一方向の
みからアクセスするものである。この実施例の動作は第
１図実施例と同様であるから説明を省略する。
第６図は、本発明のさらに他の実施例を示すものであり
、第１図実施例と異なる点は、転送処理手段を書込み用
４Ｗ、５Ｗと読出し用４Ｒ，５Ｒに区分して別々に設け
たことにある。
、第１図実施例と異なる点は、転送処理手段を書込み用
４Ｗ、５Ｗと読出し用４Ｒ，５Ｒに区分して別々に設け
たことにある。
第７図は１本発明のさらに他の実施例を示すものであり
、第６図実施例と同一機能・構成のものには同一符号を
付して説明を省略する。第６図実施例と異なる点は、デ
ータ記憶手段１がブロックデータに対応させてｌａ、ｌ
ｂに区分されている他、転送処理手段４Ｗ、５Ｗ、４Ｒ
，５Ｒの内部の一時記憶手段の構成が異なる。すなわち
、各一時記憶手段２６Ｗ、２６Ｒ，２７Ｗ、２７ＲはＮ
個のブロックデータからなる有意長データの（Ｎ−１）
個のブロックデータを一旦蓄積する容量を有しており、
Ｎ個目のブロックデータは信号発生手段２８Ｗ、２８Ｒ
，２９Ｗ、２９Ｒを介して転送されるようになっている
。
、第６図実施例と同一機能・構成のものには同一符号を
付して説明を省略する。第６図実施例と異なる点は、デ
ータ記憶手段１がブロックデータに対応させてｌａ、ｌ
ｂに区分されている他、転送処理手段４Ｗ、５Ｗ、４Ｒ
，５Ｒの内部の一時記憶手段の構成が異なる。すなわち
、各一時記憶手段２６Ｗ、２６Ｒ，２７Ｗ、２７ＲはＮ
個のブロックデータからなる有意長データの（Ｎ−１）
個のブロックデータを一旦蓄積する容量を有しており、
Ｎ個目のブロックデータは信号発生手段２８Ｗ、２８Ｒ
，２９Ｗ、２９Ｒを介して転送されるようになっている
。
ここで、第７図実施例の各部の詳細機能を動作とともに
説明する。本実施例は有意長データの一部（Ｎ−１個）
を一時記憶し、最後のＮ番目のブロックデータは一時記
憶しないで通過されるようにしてものである。図示例は
Ｎ＝２の場合を示している。
説明する。本実施例は有意長データの一部（Ｎ−１個）
を一時記憶し、最後のＮ番目のブロックデータは一時記
憶しないで通過されるようにしてものである。図示例は
Ｎ＝２の場合を示している。
まず、データ記憶手段１にデータを書込む場合について
、転送処理手段４Ｗを例にとって説明する。通信母線２
から書込み要求信号が入力されると、有意長データのう
ち１個目のブロックデータは一時記憶手段２６Ｗに一旦
Ｍ積され、２個目のブロックデータは信号発生手段２８
Ｗに転送するように構成されている。この信号発生手段
２８Ｗはブロックデータが転送されると、このときのみ
データ記憶手段１ａへのアクセス権を取得して、一時記
憶手段２６ Ｗに書込み指令を出力し、１個目のブロッ
クデータをデータ記憶手段１ａに書込ませる。これと同
時にデータ記憶手段１ｂへのアクセス権をこのときのみ
取得して、転送されてきたブロックデータをそのままデ
ータ記憶手段１ｂに格納させる。
、転送処理手段４Ｗを例にとって説明する。通信母線２
から書込み要求信号が入力されると、有意長データのう
ち１個目のブロックデータは一時記憶手段２６Ｗに一旦
Ｍ積され、２個目のブロックデータは信号発生手段２８
Ｗに転送するように構成されている。この信号発生手段
２８Ｗはブロックデータが転送されると、このときのみ
データ記憶手段１ａへのアクセス権を取得して、一時記
憶手段２６ Ｗに書込み指令を出力し、１個目のブロッ
クデータをデータ記憶手段１ａに書込ませる。これと同
時にデータ記憶手段１ｂへのアクセス権をこのときのみ
取得して、転送されてきたブロックデータをそのままデ
ータ記憶手段１ｂに格納させる。
次に、データ記憶手段１からデータを読出す場合につい
て、転送処理手段２６Ｒを例にとって説明する。通信母
４！２を介して読出し要求が入力されると、該当アドレ
スに対応するデータ記憶手段１ａのブロックデータは信
号発生手段２８Ｈに転送されるとともに、データ記憶手
段１ｂのブロックデータは一時記憶手段２６Ｒに一旦蓄
積される。
て、転送処理手段２６Ｒを例にとって説明する。通信母
４！２を介して読出し要求が入力されると、該当アドレ
スに対応するデータ記憶手段１ａのブロックデータは信
号発生手段２８Ｈに転送されるとともに、データ記憶手
段１ｂのブロックデータは一時記憶手段２６Ｒに一旦蓄
積される。
なお、このときのみデータ記憶手段１ａ、ｌｂへのアク
セス権を取得する。信号発生手段２８Ｒに転送されたブ
ロックデータはそのまま通信母線２に出力され、所定時
間後に一時記憶手段２６Ｒのブロックデータが通信母線
２に出力される。
セス権を取得する。信号発生手段２８Ｒに転送されたブ
ロックデータはそのまま通信母線２に出力され、所定時
間後に一時記憶手段２６Ｒのブロックデータが通信母線
２に出力される。
本実施例によれば、第１図又は第６図実施例よりも一時
記憶手段の容量又は個数を少なくできる。
記憶手段の容量又は個数を少なくできる。
第８図に、本発明に係るデータ転送装置を用いてなる情
報処理装置の一実施例図を示す。同図において、第１図
実施例と同一符号を付したものは同一機能・構成を有す
るものである。図示のように、データ転送装置１０１は
２本の通信母線２゜３を介して、それぞれコンピュータ
システム１１０と１２０のデータ転送を第１図実施例と
同様に行うようになっている。なお、コンピュータシス
テム１１０を第９図に示すようにロボット１３０のコン
トローラとして用い、コンピュータシステム１２０をパ
ーソナルコンピュータあるいはワークステーシゴンとす
ることができる。
報処理装置の一実施例図を示す。同図において、第１図
実施例と同一符号を付したものは同一機能・構成を有す
るものである。図示のように、データ転送装置１０１は
２本の通信母線２゜３を介して、それぞれコンピュータ
システム１１０と１２０のデータ転送を第１図実施例と
同様に行うようになっている。なお、コンピュータシス
テム１１０を第９図に示すようにロボット１３０のコン
トローラとして用い、コンピュータシステム１２０をパ
ーソナルコンピュータあるいはワークステーシゴンとす
ることができる。
第１０図は、本発明に係るデータ転送装置１０１を複数
組用いたシステムの一実施例を示すものであり、図にお
いて、第１図および第８図と同一符号のものは同一の機
能・構成である。図示のようにそれぞれｎ個のデータ転
送装置１． ＯＬ −１〜１０１−ｎと、通信母線３−
１〜３− ｎ ’−有して構成されている。このような
構成によって一つのコンピュータシステムと複数のコン
ピュータシステムの間のデータ転送を行うことができる
。この実施例では一対ｎのデータ転送としたが、ｎ対１
でもｎ対ｎの構成でもよい。
組用いたシステムの一実施例を示すものであり、図にお
いて、第１図および第８図と同一符号のものは同一の機
能・構成である。図示のようにそれぞれｎ個のデータ転
送装置１． ＯＬ −１〜１０１−ｎと、通信母線３−
１〜３− ｎ ’−有して構成されている。このような
構成によって一つのコンピュータシステムと複数のコン
ピュータシステムの間のデータ転送を行うことができる
。この実施例では一対ｎのデータ転送としたが、ｎ対１
でもｎ対ｎの構成でもよい。
本実施例によれば、パーソナルコンピュータ間の通信や
ＦＡＸ端末、ＶＴＲ端末等の２以上のコンピュータ間の
通信において、有意な長さのデータを高速かつ正確に転
送できる。またこれらのコンピュータシステムの通信母
線間に本発明に係るデータ転送装置を接続するだけで、
容易にデータ転送を行うことができ、データ転送に拡張
性をもたせることができる効果がある。
ＦＡＸ端末、ＶＴＲ端末等の２以上のコンピュータ間の
通信において、有意な長さのデータを高速かつ正確に転
送できる。またこれらのコンピュータシステムの通信母
線間に本発明に係るデータ転送装置を接続するだけで、
容易にデータ転送を行うことができ、データ転送に拡張
性をもたせることができる効果がある。
なお、上述した各実施例において、データ記憶手段１へ
のアクセスは１方向もしくは２方向のみについて説明し
たが、３方向以上からアクセスすることもできる。また
、データの有意な長さは固定長、可変長いずれにも適用
できる。
のアクセスは１方向もしくは２方向のみについて説明し
たが、３方向以上からアクセスすることもできる。また
、データの有意な長さは固定長、可変長いずれにも適用
できる。
また、データ記憶手段１については、全ての領域に読み
書きできる場合を例にとって説明したが、アクセスする
情報処理装置に対応させて、書込み領域と読出し領域を
制限するものにも適用できる。
書きできる場合を例にとって説明したが、アクセスする
情報処理装置に対応させて、書込み領域と読出し領域を
制限するものにも適用できる。
その制限にあっても、ソフトウェア又はハードウェアの
いずれでも適用できる。
いずれでも適用できる。
以上説明したように、本発明によれば、データ記憶手段
に書き込むときは、通信母線を介して転送されてくるデ
ータの一部又は全部を一旦蓄積して有意長データの形に
した後一括して書込み、読出すときは、データ記憶手段
に格納されている有意長データを一括して読出して該デ
ータの一部又は全部を一旦蓄積した後、前記通信母線に
出力するようにしていることから、データ記憶手段に対
しては、常に有意長データ単位でアクセスできることに
なる。したがって、フラグ制御やデータ照合を行うこと
なく、正しいデータをランダムアクセスにより転送する
ことができる。
に書き込むときは、通信母線を介して転送されてくるデ
ータの一部又は全部を一旦蓄積して有意長データの形に
した後一括して書込み、読出すときは、データ記憶手段
に格納されている有意長データを一括して読出して該デ
ータの一部又は全部を一旦蓄積した後、前記通信母線に
出力するようにしていることから、データ記憶手段に対
しては、常に有意長データ単位でアクセスできることに
なる。したがって、フラグ制御やデータ照合を行うこと
なく、正しいデータをランダムアクセスにより転送する
ことができる。
この結果、データ転送を高速化及び簡素化できるととも
に、データ転送の信頼性を向上させることができる。
に、データ転送の信頼性を向上させることができる。
第１図は本発明のデータ転送装置の一実施例構成図、第
２図は第１図実施例の動作を説明するための信号のタイ
ムチャート、第３図は第１図実施例の動作を対比説明す
るための従来例のフラグ制御の手順を示すフローチャー
ト、第４図は第１図実施例のデータ転送処理のフローチ
ャート、第５図、第６図及び第７図はそれぞれ本発明の
データ転送装置の他の実施例構成図、第８図と第９図は
それぞれ本発明のデータ転送装置を用いてなる情報処理
′ＪＡ置の実施例図、第１０図は本発明のデータ転送装
置のさらに他の実施例図である。 １、ｌａ、ｌｂ・・・データ記憶手段、２．３・・通信
母線、 ４．４Ｗ、４Ｒ，５，５Ｗ、５Ｒ・・・転送処理手段、
６．６ａ、６ｂ、２６Ｗ、２６Ｒ，２７Ｗ、２７Ｒ・・
・一時記憶手段、８・・・一時記憶制御手段、１１．１
４，１８・・・データバス、 １２．１６・・・アドレスバス、 １３ 、１５ ａ 、 １５ ｂ 、 １７−制御線、
２８Ｗ、２８Ｒ，２９Ｗ、２９Ｒ・・・信号発生手段、
１０１・・・データ転送手段、 １１０．１２０・・・コンピュータシステム。 １３０・・・ロボット。
２図は第１図実施例の動作を説明するための信号のタイ
ムチャート、第３図は第１図実施例の動作を対比説明す
るための従来例のフラグ制御の手順を示すフローチャー
ト、第４図は第１図実施例のデータ転送処理のフローチ
ャート、第５図、第６図及び第７図はそれぞれ本発明の
データ転送装置の他の実施例構成図、第８図と第９図は
それぞれ本発明のデータ転送装置を用いてなる情報処理
′ＪＡ置の実施例図、第１０図は本発明のデータ転送装
置のさらに他の実施例図である。 １、ｌａ、ｌｂ・・・データ記憶手段、２．３・・通信
母線、 ４．４Ｗ、４Ｒ，５，５Ｗ、５Ｒ・・・転送処理手段、
６．６ａ、６ｂ、２６Ｗ、２６Ｒ，２７Ｗ、２７Ｒ・・
・一時記憶手段、８・・・一時記憶制御手段、１１．１
４，１８・・・データバス、 １２．１６・・・アドレスバス、 １３ 、１５ ａ 、 １５ ｂ 、 １７−制御線、
２８Ｗ、２８Ｒ，２９Ｗ、２９Ｒ・・・信号発生手段、
１０１・・・データ転送手段、 １１０．１２０・・・コンピュータシステム。 １３０・・・ロボット。
Claims (1)
- 【特許請求の範囲】 １、通信母線の容量よりも長いデータ長を有する有意長
データを、該通信母線を介してデータ記憶手段に入出力
することを含んでなるデータ転送方法において、前記デ
ータ記憶手段に書き込むときは、前記母線を介して転送
されてくるデータの一部又は全部を一旦蓄積して有意長
データの形にした後一括して書込み、読出すときは、デ
ータ記憶手段に格納されている有意長データを一括して
読出して該データの一部又は全部を一旦蓄積した後、前
記通信母線に出力することを特徴とするデータ転送方法
。 ２、通信母線の容量よりも長いデータ長を有する有意長
データを、該通信母線を介してデータ記憶手段に入出力
することを含んでなるデータ転送装置において、前記通
信母線とデータ記憶手段との間に入出力データを一旦蓄
積した後転送する転送処理手段を設け、該転送処理手段
は前記通信母線の容量に応じて前記有意長データを分割
してなる複数のブロックデータを一旦蓄積する一時記憶
手段を有してなることを特徴とするデータ転送装置。 ３、通信母線の容量よりも長いデータ長を有する有意長
データを、該通信母線を介してデータ記憶手段に入出力
することを含んでなるデータ転送装置において、前記通
信母線とデータ記憶手段との間に入出力データを一旦蓄
積した後転送する転送処理手段を設け、該転送処理手段
は前記通信母線の容量に応じて前記有意長データを整数
Ｎ個に分割してなる複数のブロックデータのうち、少な
くともＮ−１個のブロックデータを一旦蓄積する一時記
憶手段と、Ｎ個目のブロックデータが転送されたことを
検知して入出力を実行する一時記憶制御手段を有してな
ることを特徴とするデータ転送装置。 ４、前記一時記憶制御手段は、前記データ記憶手段に書
き込むときは、前記母線を介して転送されてくるデータ
の一部又は全部を前記一時記憶手段に一旦蓄積して有意
長データの形にした後一括して書込み、読出すときは、
データ記憶手段に格納されている有意長データを一括し
て読出して該データの一部又は全部を前記一時記憶手段
に一旦蓄積した後、前記通信母線に出力する構成とした
ことを特徴とする請求項２及び３いずれかに記載のデー
タ転送装置。 ５、前記転送処理手段は前記通信母線と同じ容量のデー
タバスを介して当該通信母線に接続され、また前記有意
長データの容量を有するデータバスを介して前記データ
記憶手段に接続されたことを特徴とする請求項４に記載
のデータ転送装置。 ６、前記転送処理手段は前記データ記憶手段に対して書
込み用と読出し用とに区分されていることを特徴とする
請求項４に記載のデータ転送装置。 ７、１又は複数の情報処理装置と、該情報処理装置が接
続された１又は複数の通信母線と、該通信母線に接続さ
れた転送処理手段と、該転送処理手段に接続されたデー
タ記憶手段とを備えてなり、前記転送処理手段は前記通
信母線の容量に応じて前記有意長データを整数Ｎ個に分
割してなる複数のブロックデータのうち、少なくともＮ
−１個のブロックデータを一旦蓄積する一時記憶手段と
、Ｎ個目のブロックデータが転送されたことを検知して
入出力を実行する一時記憶制御手段を有してなる情報処
理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221851A JPH0752403B2 (ja) | 1988-09-05 | 1988-09-05 | データ転送方法及びその装置 |
| US07/401,861 US5193150A (en) | 1988-09-05 | 1989-09-01 | Data transfer method, data transfer apparatus and information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221851A JPH0752403B2 (ja) | 1988-09-05 | 1988-09-05 | データ転送方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0269841A true JPH0269841A (ja) | 1990-03-08 |
| JPH0752403B2 JPH0752403B2 (ja) | 1995-06-05 |
Family
ID=16773181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63221851A Expired - Lifetime JPH0752403B2 (ja) | 1988-09-05 | 1988-09-05 | データ転送方法及びその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5193150A (ja) |
| JP (1) | JPH0752403B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463767A (en) * | 1992-02-24 | 1995-10-31 | Nec Corporation | Data transfer control unit with memory unit fault detection capability |
| GB9802096D0 (en) | 1998-01-30 | 1998-03-25 | Sgs Thomson Microelectronics | Shared memory access |
| US8341360B2 (en) * | 2005-12-30 | 2012-12-25 | Intel Corporation | Method and apparatus for memory write performance optimization in architectures with out-of-order read/request-for-ownership response |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131742A (ja) * | 1973-04-23 | 1974-12-17 | ||
| JPS5186936U (ja) * | 1975-01-07 | 1976-07-12 | ||
| JPS621057A (ja) * | 1984-12-07 | 1987-01-07 | Nec Corp | 転送制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4387433A (en) * | 1980-12-24 | 1983-06-07 | International Business Machines Corporation | High speed data interface buffer for digitally controlled electron beam exposure system |
| JPS62217340A (ja) * | 1986-03-19 | 1987-09-24 | Yamatake Honeywell Co Ltd | デ−タ読出し方式 |
-
1988
- 1988-09-05 JP JP63221851A patent/JPH0752403B2/ja not_active Expired - Lifetime
-
1989
- 1989-09-01 US US07/401,861 patent/US5193150A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131742A (ja) * | 1973-04-23 | 1974-12-17 | ||
| JPS5186936U (ja) * | 1975-01-07 | 1976-07-12 | ||
| JPS621057A (ja) * | 1984-12-07 | 1987-01-07 | Nec Corp | 転送制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5193150A (en) | 1993-03-09 |
| JPH0752403B2 (ja) | 1995-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5060145A (en) | Memory access system for pipelined data paths to and from storage | |
| US6173238B1 (en) | Memory testing apparatus | |
| US5596715A (en) | Method and apparatus for testing high speed busses using gray-code data | |
| US4187538A (en) | Read request selection system for redundant storage | |
| JPH0269841A (ja) | データ転送方法及びその装置 | |
| US7395197B2 (en) | Verification method and system for logic circuit | |
| US4254464A (en) | Common data buffer system | |
| EP0418030A2 (en) | Improvements in and relating to stable memory circuits | |
| US5099416A (en) | An operand storage compare (osc) detecting device using column and row signals in a buffer storage | |
| JPS6086642A (ja) | メモリ制御情報設定方式 | |
| JP3629056B2 (ja) | ランダムアクセスメモリのメモリチップ拡張制御方法及び装置 | |
| US5455914A (en) | Tie-breaking control circuit for bus modules which share command execution | |
| JP2943926B2 (ja) | エラー回復制御装置 | |
| US6480945B2 (en) | Method and apparatus for controlling memory access by a plurality of devices | |
| JP3004668B2 (ja) | 論理シミュレータ | |
| JPH0236443A (ja) | 拡張記憶制御方式 | |
| JP2797128B2 (ja) | 論理シミュレータ | |
| JPS6328195A (ja) | デ−タ交換装置 | |
| JPS63251994A (ja) | 記憶装置 | |
| JPH01114961A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 | |
| JPH0218647A (ja) | キャシュメモリテスト方法 | |
| JPH01261763A (ja) | Ｄｍａ転送制御装置 | |
| JPS63158637A (ja) | メモリトレ−ス方式 | |
| JPH01147758A (ja) | チャネル装置 |