JPH11134224A - 信号観測方法及び信号観測装置 - Google Patents
信号観測方法及び信号観測装置Info
- Publication number
- JPH11134224A JPH11134224A JP9297206A JP29720697A JPH11134224A JP H11134224 A JPH11134224 A JP H11134224A JP 9297206 A JP9297206 A JP 9297206A JP 29720697 A JP29720697 A JP 29720697A JP H11134224 A JPH11134224 A JP H11134224A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- memory
- output
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】目的とする回路のデータ信号を容易に波形観測
することのできる信号観測方法を提供すること。 【解決手段】信号検出部２１は、メモリに格納された情
報に基づいて、その時に共通バス１５に出力されるデー
タ信号ＤＴが目的とする回路に対する信号か否かを判断
する。そして、信号検出部２１は、判断結果に基づい
て、その時の信号が目的とする回路の場合にはその信号
をそのまま出力し、その時の信号が目的とする回路以外
の回路に対する信号の場合にはその信号をマスクして一
定レベルの信号として出力する。ロジックシミュレータ
２３は、信号検出部２１の出力信号をトレースメモリ２
４に記憶する。
することのできる信号観測方法を提供すること。 【解決手段】信号検出部２１は、メモリに格納された情
報に基づいて、その時に共通バス１５に出力されるデー
タ信号ＤＴが目的とする回路に対する信号か否かを判断
する。そして、信号検出部２１は、判断結果に基づい
て、その時の信号が目的とする回路の場合にはその信号
をそのまま出力し、その時の信号が目的とする回路以外
の回路に対する信号の場合にはその信号をマスクして一
定レベルの信号として出力する。ロジックシミュレータ
２３は、信号検出部２１の出力信号をトレースメモリ２
４に記憶する。
Description
【０００１】
【発明の属する技術分野】本発明は論理シミュレーショ
ンにおいてシステムに設けられた共通バス上に流れる様
々なデータ信号の中から目的とする回路のデータ信号を
観測する信号観測方法及び信号観測装置に関するもので
ある。
ンにおいてシステムに設けられた共通バス上に流れる様
々なデータ信号の中から目的とする回路のデータ信号を
観測する信号観測方法及び信号観測装置に関するもので
ある。
【０００２】近年、マイクロコンピュータ（ＣＰＵ）等
を用いたシステムにおいては、様々な使用に応じた周辺
回路が組み込まれ、回路構成、動作が複雑化している。
そのようなシステムは、ロジックシミュレータによる波
形観測によって各回路の動作確認が行われる。そして、
複雑化するシステムは、波形観測を困難にすることか
ら、目的の信号を容易に観測することができる信号観測
方法が要求されている。
を用いたシステムにおいては、様々な使用に応じた周辺
回路が組み込まれ、回路構成、動作が複雑化している。
そのようなシステムは、ロジックシミュレータによる波
形観測によって各回路の動作確認が行われる。そして、
複雑化するシステムは、波形観測を困難にすることか
ら、目的の信号を容易に観測することができる信号観測
方法が要求されている。
【０００３】
【従来の技術】従来、システムを構成するマイクロコン
ピュータ（ＣＰＵ），メモリ，入出力回路等の周辺回路
は、共通バスに接続されている。ＣＰＵは、メモリに格
納されたプログラムデータに基づいて動作し、メモリや
周辺回路に対して命令などのデータ信号の授受を行う。
ピュータ（ＣＰＵ），メモリ，入出力回路等の周辺回路
は、共通バスに接続されている。ＣＰＵは、メモリに格
納されたプログラムデータに基づいて動作し、メモリや
周辺回路に対して命令などのデータ信号の授受を行う。
【０００４】ロジックシミュレータは、共通バスに接続
され、１つ又は複数の回路が正常に動作しているか否か
を観測する。即ち、シミュレータは、共通バス上に流れ
るデータ信号の中から、動作確認を行う目的の回路に出
力されるデータ信号及び目的の回路から出力されるデー
タ信号を観測する。そして、シミュレータは、観測した
データ信号がシステムの動作に対応して期待するデータ
信号と一致するか否かを判断する。この判断結果に基づ
いて、目的とする回路が正常に動作しているか否かが判
断される。
され、１つ又は複数の回路が正常に動作しているか否か
を観測する。即ち、シミュレータは、共通バス上に流れ
るデータ信号の中から、動作確認を行う目的の回路に出
力されるデータ信号及び目的の回路から出力されるデー
タ信号を観測する。そして、シミュレータは、観測した
データ信号がシステムの動作に対応して期待するデータ
信号と一致するか否かを判断する。この判断結果に基づ
いて、目的とする回路が正常に動作しているか否かが判
断される。
【０００５】
【発明が解決しようとする課題】しかしながら、システ
ムの構成が複雑化するにつれて、共通バス上に流れるデ
ータ信号の種類が多くなる。このことは、目的の回路に
対するデータ信号を観測する妨げとなる。そのため、目
的とする回路の動作確認に時間がかかったり、不可能に
なる場合があった。
ムの構成が複雑化するにつれて、共通バス上に流れるデ
ータ信号の種類が多くなる。このことは、目的の回路に
対するデータ信号を観測する妨げとなる。そのため、目
的とする回路の動作確認に時間がかかったり、不可能に
なる場合があった。
【０００６】また、共通バス上に流れるすべてのデータ
信号をトレースした後、ＣＲＴ等にトレースしたデータ
信号を表示させて目的とする回路のデータ信号を切り分
けて観測する場合がある。しかし、システムの構成が複
雑化すると、システムの動作時間が長くなってデータ信
号をトレースするシミュレーション時間も長くなる。こ
のことは、データ信号を長時間トレースしなければなら
ないため、大容量のトレース用メモリを必要とするた
め、長時間のシミュレーションによる波形確認は不可能
となっていた。
信号をトレースした後、ＣＲＴ等にトレースしたデータ
信号を表示させて目的とする回路のデータ信号を切り分
けて観測する場合がある。しかし、システムの構成が複
雑化すると、システムの動作時間が長くなってデータ信
号をトレースするシミュレーション時間も長くなる。こ
のことは、データ信号を長時間トレースしなければなら
ないため、大容量のトレース用メモリを必要とするた
め、長時間のシミュレーションによる波形確認は不可能
となっていた。
【０００７】本発明は上記問題点を解決するためになさ
れたものであって、その目的は目的とする回路のデータ
信号を容易に波形観測することのできる信号観測方法及
び信号観測装置を提供することにある。
れたものであって、その目的は目的とする回路のデータ
信号を容易に波形観測することのできる信号観測方法及
び信号観測装置を提供することにある。
【０００８】また、目的とする回路に対するデータ信号
をトレースするトレース用メモリの使用量の低減を図る
ことのできる信号観測方法及び信号観測装置を提供する
ことにある。
をトレースするトレース用メモリの使用量の低減を図る
ことのできる信号観測方法及び信号観測装置を提供する
ことにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、複数の回路が共通バスに
接続されたシステムにおいて、前記共通バスに出力され
る信号のうち、目的とする回路に対する信号を観測する
ための信号観測方法であって、前記目的とする回路に対
する情報に基づいて、その時に前記共通バスに出力され
る信号が目的とする回路に対する信号か否かを判断し、
その判断結果に基づいて、その時の信号が目的とする回
路の場合にはその信号をそのまま出力し、その時の信号
が目的とする回路以外の回路に対する信号の場合には該
信号をマスクするようにした。
め、請求項１に記載の発明は、複数の回路が共通バスに
接続されたシステムにおいて、前記共通バスに出力され
る信号のうち、目的とする回路に対する信号を観測する
ための信号観測方法であって、前記目的とする回路に対
する情報に基づいて、その時に前記共通バスに出力され
る信号が目的とする回路に対する信号か否かを判断し、
その判断結果に基づいて、その時の信号が目的とする回
路の場合にはその信号をそのまま出力し、その時の信号
が目的とする回路以外の回路に対する信号の場合には該
信号をマスクするようにした。
【００１０】請求項２に記載の発明は、請求項１に記載
の信号観測方法において、前記マスクする信号のレベル
を一定のレベルに設定するようにした。請求項３に記載
の発明は、請求項２に記載の信号観測方法において、前
記マスクされた一定レベルの信号を圧縮するようにし
た。
の信号観測方法において、前記マスクする信号のレベル
を一定のレベルに設定するようにした。請求項３に記載
の発明は、請求項２に記載の信号観測方法において、前
記マスクされた一定レベルの信号を圧縮するようにし
た。
【００１１】請求項４に記載の発明は、請求項３に記載
の信号観測方法において、マスク部分が圧縮された前記
共通バスに流れる信号を記憶するようにした。請求項５
に記載の発明は、バスに流れる信号を観測する信号観測
装置であって、前記バスに流れる信号を選択的にマスク
するマスク回路を有する。
の信号観測方法において、マスク部分が圧縮された前記
共通バスに流れる信号を記憶するようにした。請求項５
に記載の発明は、バスに流れる信号を観測する信号観測
装置であって、前記バスに流れる信号を選択的にマスク
するマスク回路を有する。
【００１２】請求項６に記載の発明は、請求項５に記載
の信号観測装置において、前記マスク回路は、前記バス
に接続される特定の回路に関する情報に基づき、該信号
を選択的にマスクする。
の信号観測装置において、前記マスク回路は、前記バス
に接続される特定の回路に関する情報に基づき、該信号
を選択的にマスクする。
【００１３】請求項７に記載の発明は、請求項６に記載
の信号観測装置において、前記マスク回路は、前記バス
に流れる信号に対応するアドレス情報に基づき、該信号
を選択的にマスクする。
の信号観測装置において、前記マスク回路は、前記バス
に流れる信号に対応するアドレス情報に基づき、該信号
を選択的にマスクする。
【００１４】請求項８に記載の発明は、請求項５乃至７
のいずれか１つに記載の信号観測装置において、前記マ
スク回路は、マスクする信号を特定のレベルに設定す
る。請求項９に記載の発明は、請求項５乃至９のいずれ
か１つに記載の信号観測装置において、バスに流れる信
号を記憶するメモリを有する。
のいずれか１つに記載の信号観測装置において、前記マ
スク回路は、マスクする信号を特定のレベルに設定す
る。請求項９に記載の発明は、請求項５乃至９のいずれ
か１つに記載の信号観測装置において、バスに流れる信
号を記憶するメモリを有する。
【００１５】請求項１０に記載の発明は、請求項９に記
載の信号観測装置において、マスクされた信号を圧縮す
る圧縮回路を有し、該圧縮回路の出力を前記メモリに記
憶する。
載の信号観測装置において、マスクされた信号を圧縮す
る圧縮回路を有し、該圧縮回路の出力を前記メモリに記
憶する。
【００１６】（作用）従って、請求項１に記載の発明に
よれば、目的とする回路以外の信号がマスクされるた
め、容易に目的とする回路に対する信号が確認される。
よれば、目的とする回路以外の信号がマスクされるた
め、容易に目的とする回路に対する信号が確認される。
【００１７】また、請求項２に記載の発明によれば、目
的とする信号に対してマスクする信号のレベルを一定の
レベルに設定することにより、目的とする信号の確認が
容易となる。
的とする信号に対してマスクする信号のレベルを一定の
レベルに設定することにより、目的とする信号の確認が
容易となる。
【００１８】請求項３に記載の発明によれば、マスクさ
れた一定レベルの信号を圧縮することにより、トレース
するデータ量が少なくなる。請求項４に記載の発明によ
れば、マスク部分が圧縮された信号を記憶することによ
り、トレースに記憶するデータ量が少なくなる。そのた
め、トレースメモリの容量が増加しない。
れた一定レベルの信号を圧縮することにより、トレース
するデータ量が少なくなる。請求項４に記載の発明によ
れば、マスク部分が圧縮された信号を記憶することによ
り、トレースに記憶するデータ量が少なくなる。そのた
め、トレースメモリの容量が増加しない。
【００１９】請求項５に記載の発明によれば、バスに流
れる信号を選択的にマスクするマスク回路を有すること
により、容易に目的とする回路に対する信号が確認され
る。請求項６に記載の発明によれば、マスク回路は、バ
スに接続される特定の回路に関する情報に基づき、該信
号を選択的にマスクするため、容易に目的とする回路に
対する信号が確認される。
れる信号を選択的にマスクするマスク回路を有すること
により、容易に目的とする回路に対する信号が確認され
る。請求項６に記載の発明によれば、マスク回路は、バ
スに接続される特定の回路に関する情報に基づき、該信
号を選択的にマスクするため、容易に目的とする回路に
対する信号が確認される。
【００２０】請求項７に記載の発明によれば、マスク回
路は、バスに流れる信号に対応するアドレス情報に基づ
き、該信号を選択的にマスクするため、目的以外の信号
が容易にマスクされる。
路は、バスに流れる信号に対応するアドレス情報に基づ
き、該信号を選択的にマスクするため、目的以外の信号
が容易にマスクされる。
【００２１】請求項８に記載の発明によれば、マスク回
路は、マスクする信号を特定のレベルに設定するため、
容易に目的とする回路に対する信号が確認される。請求
項９に記載の発明によれば、バスに流れる信号を記憶す
るメモリを有するため、メモリに記憶された信号により
容易に目的とする回路に対する信号が確認される。
路は、マスクする信号を特定のレベルに設定するため、
容易に目的とする回路に対する信号が確認される。請求
項９に記載の発明によれば、バスに流れる信号を記憶す
るメモリを有するため、メモリに記憶された信号により
容易に目的とする回路に対する信号が確認される。
【００２２】請求項１０に記載の発明によれば、マスク
された信号を圧縮する圧縮回路を有するため、該圧縮回
路の出力を記憶するメモリの容量が増加しない。
された信号を圧縮する圧縮回路を有するため、該圧縮回
路の出力を記憶するメモリの容量が増加しない。
【００２３】
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１〜図６に従って説明する。図１に示すよう
に、システム１１には、マイクロコンピュータ（以下、
ＣＰＵという）１２、メモリ１３、周辺回路１４を含
む。メモリ１３は、プログラムメモリとデータメモリを
含む。プログラムメモリには、システム１１を動作させ
るためにＣＰＵ１２が実行する命令等の制御プログラム
データが格納されている。データメモリには、制御プロ
グラムの実行に必要な初期値や実行中の一時的なデータ
が格納される。周辺回路１４は、予め用意された機能回
路又はユーザの仕様に基づいて機能が設定された回路、
例えばタイマ回路、カウンタ回路等から構成される。
の形態を図１〜図６に従って説明する。図１に示すよう
に、システム１１には、マイクロコンピュータ（以下、
ＣＰＵという）１２、メモリ１３、周辺回路１４を含
む。メモリ１３は、プログラムメモリとデータメモリを
含む。プログラムメモリには、システム１１を動作させ
るためにＣＰＵ１２が実行する命令等の制御プログラム
データが格納されている。データメモリには、制御プロ
グラムの実行に必要な初期値や実行中の一時的なデータ
が格納される。周辺回路１４は、予め用意された機能回
路又はユーザの仕様に基づいて機能が設定された回路、
例えばタイマ回路、カウンタ回路等から構成される。
【００２４】システム１１は、共通バス１５を備え、そ
の共通バス１５にはＣＰＵ１２、メモリ１３、周辺回路
１４が接続されている。共通バス１５は、アドレスバス
１６、データバス１７、コントロールバス１８を含む。
の共通バス１５にはＣＰＵ１２、メモリ１３、周辺回路
１４が接続されている。共通バス１５は、アドレスバス
１６、データバス１７、コントロールバス１８を含む。
【００２５】ＣＰＵ１２は、メモリ１３，周辺回路１４
に対してアドレス信号ＡＤ、データ信号ＤＴ、コントロ
ール信号ＣＳを入出力する。アドレス信号ＡＤは、アク
セスするメモリ１３，周辺回路１４を指定するための信
号であり、アドレスバス１６上を転送される。データ信
号ＤＴは、メモリ１３，周辺回路１４と入出力を行うデ
ータや回路を制御するための命令を含み、データバス１
７上を転送される。コントロール信号ＣＳは、メモリ１
３，周辺回路１４に対するアクセス動作を制御する信号
等の種々のコントロール信号ＣＳが転送される。コント
ロール信号ＣＳは、リード信号、ライト信号、データア
クノリッジ信号、データストローブ信号等を含む。尚、
各バス１６〜１８は、それぞれ伝送する各種信号のビッ
ト数（又は信号の種類）に対応して複数本の信号線によ
り構成されている。
に対してアドレス信号ＡＤ、データ信号ＤＴ、コントロ
ール信号ＣＳを入出力する。アドレス信号ＡＤは、アク
セスするメモリ１３，周辺回路１４を指定するための信
号であり、アドレスバス１６上を転送される。データ信
号ＤＴは、メモリ１３，周辺回路１４と入出力を行うデ
ータや回路を制御するための命令を含み、データバス１
７上を転送される。コントロール信号ＣＳは、メモリ１
３，周辺回路１４に対するアクセス動作を制御する信号
等の種々のコントロール信号ＣＳが転送される。コント
ロール信号ＣＳは、リード信号、ライト信号、データア
クノリッジ信号、データストローブ信号等を含む。尚、
各バス１６〜１８は、それぞれ伝送する各種信号のビッ
ト数（又は信号の種類）に対応して複数本の信号線によ
り構成されている。
【００２６】ＣＰＵ１２は、共通バス１５を介してメモ
り１３，周辺回路１４にアドレス信号ＡＤとコントロー
ル信号ＣＳを出力し、そのときの目標とする回路を選択
する。そして、ＣＰＵ１２は、選択した回路との間で、
共通バス１５を介してメモリ１３，周辺回路１４とデー
タ信号ＤＴの入出力を行う。
り１３，周辺回路１４にアドレス信号ＡＤとコントロー
ル信号ＣＳを出力し、そのときの目標とする回路を選択
する。そして、ＣＰＵ１２は、選択した回路との間で、
共通バス１５を介してメモリ１３，周辺回路１４とデー
タ信号ＤＴの入出力を行う。
【００２７】即ち、ＣＰＵ１２は、アドレスバス１６に
メモリ１３，周辺回路１４を選択するためのアドレス信
号ＡＤを送出する。また、ＣＰＵ１２は、コントロール
バス１８にメモリ１３，周辺回路１４の動作を設定する
ためのコントロール信号ＣＳを送出する。そして、デー
タバス１７には、ＣＰＵ１２が出力するデータ信号Ｄ
Ｔ、又はメモリ１３，周辺回路１４が出力するデータ信
号ＤＴが転送される。
メモリ１３，周辺回路１４を選択するためのアドレス信
号ＡＤを送出する。また、ＣＰＵ１２は、コントロール
バス１８にメモリ１３，周辺回路１４の動作を設定する
ためのコントロール信号ＣＳを送出する。そして、デー
タバス１７には、ＣＰＵ１２が出力するデータ信号Ｄ
Ｔ、又はメモリ１３，周辺回路１４が出力するデータ信
号ＤＴが転送される。
【００２８】また、システム１１は、マスク回路として
の信号検出部２１と信号圧縮回路としての圧縮処理部２
２を含む。ロジックシミュレータ２３は、システム１１
の動作をシミュレーションする時に、圧縮処理部２２と
信号検出部２１を介して共通バス１５に接続される。ロ
ジックシミュレータ２３は、信号検出部２１と圧縮処理
部２２を介して共通バス１５に出力されるデータ信号Ｄ
Ｔを入力する。
の信号検出部２１と信号圧縮回路としての圧縮処理部２
２を含む。ロジックシミュレータ２３は、システム１１
の動作をシミュレーションする時に、圧縮処理部２２と
信号検出部２１を介して共通バス１５に接続される。ロ
ジックシミュレータ２３は、信号検出部２１と圧縮処理
部２２を介して共通バス１５に出力されるデータ信号Ｄ
Ｔを入力する。
【００２９】信号検出部２１は、共通バス１５に出力さ
れるデータ信号ＤＴのうち、目的としないデータ信号Ｄ
Ｔに対してマスクをかけたデータ信号ＤＴを圧縮処理部
２２に出力する。この信号検出部２１の出力信号によ
り、目的とするデータ信号ＤＴを容易に観測することが
できる。
れるデータ信号ＤＴのうち、目的としないデータ信号Ｄ
Ｔに対してマスクをかけたデータ信号ＤＴを圧縮処理部
２２に出力する。この信号検出部２１の出力信号によ
り、目的とするデータ信号ＤＴを容易に観測することが
できる。
【００３０】図２に示すように、信号検出部２１は、ア
ドレスデコード部２５、マスク部２６、メモリ部２７を
含む。メモリ部２７には、目的とするデータ信号ＤＴに
対応する情報が格納される。その情報は、ロジックシミ
ュレータ２３から入力される。
ドレスデコード部２５、マスク部２６、メモリ部２７を
含む。メモリ部２７には、目的とするデータ信号ＤＴに
対応する情報が格納される。その情報は、ロジックシミ
ュレータ２３から入力される。
【００３１】ロジックシミュレータ２３は、動作確認の
目的となる回路（図１においてメモリ部２７又は周辺回
路１４）に対して入出力されるデータ信号ＤＴを選択す
るための情報を信号検出部に出力する。その情報には、
目的とする回路を選択するためのアドレス信号ＡＤ、目
的とするデータ信号ＤＴが出力されるときの共通バス１
５の状態を示すための状態情報（例えばコントロール信
号ＣＳのレベル）、マスクをかけるレベルを設定するた
めのレベル情報を含む。
目的となる回路（図１においてメモリ部２７又は周辺回
路１４）に対して入出力されるデータ信号ＤＴを選択す
るための情報を信号検出部に出力する。その情報には、
目的とする回路を選択するためのアドレス信号ＡＤ、目
的とするデータ信号ＤＴが出力されるときの共通バス１
５の状態を示すための状態情報（例えばコントロール信
号ＣＳのレベル）、マスクをかけるレベルを設定するた
めのレベル情報を含む。
【００３２】アドレスデコード部２５は、共通バス１５
に出力されるアドレス信号ＡＤを入力し、そのアドレス
信号ＡＤをデコードしたデコード信号をマスク部２６に
出力する。マスク部２６は、共通バス１５に出力される
各信号を入力するとともに、アドレスデコード部２５の
デコード信号を入力する。また、マスク部２６は、メモ
リ部２７に格納された情報を入力する。ここでは、目的
のデータに対応するアドレス情報と、データを取り込む
タイミングを示す情報としてコントロール信号ＣＳのレ
ベルを入力する。
に出力されるアドレス信号ＡＤを入力し、そのアドレス
信号ＡＤをデコードしたデコード信号をマスク部２６に
出力する。マスク部２６は、共通バス１５に出力される
各信号を入力するとともに、アドレスデコード部２５の
デコード信号を入力する。また、マスク部２６は、メモ
リ部２７に格納された情報を入力する。ここでは、目的
のデータに対応するアドレス情報と、データを取り込む
タイミングを示す情報としてコントロール信号ＣＳのレ
ベルを入力する。
【００３３】マスク部２６は、デコード信号と情報に含
まれるアドレス信号ＡＤに基づいて、その時のデータ信
号ＤＴが目的のデータ信号ＤＴか否かを判断する。そし
て、図３に示すように、マスク部２６は、コントロール
信号ＳＣが指定されたレベルにある時にデータ信号ＤＴ
をそのままデータ信号Ｄ１として出力する。ここでは、
あるつのコントロール信号ＳＣのレベルが０の時を出力
条件としたが、複数のコントロール信号のレベルの組み
合わせを出力条件としてもよい。また、アドレス信号Ａ
Ｄとコントロール信号ＳＣのどちらか一方のみを出力条
件としてもよい。
まれるアドレス信号ＡＤに基づいて、その時のデータ信
号ＤＴが目的のデータ信号ＤＴか否かを判断する。そし
て、図３に示すように、マスク部２６は、コントロール
信号ＳＣが指定されたレベルにある時にデータ信号ＤＴ
をそのままデータ信号Ｄ１として出力する。ここでは、
あるつのコントロール信号ＳＣのレベルが０の時を出力
条件としたが、複数のコントロール信号のレベルの組み
合わせを出力条件としてもよい。また、アドレス信号Ａ
Ｄとコントロール信号ＳＣのどちらか一方のみを出力条
件としてもよい。
【００３４】一方、マスク部２６は、その時のデータ信
号ＤＴが目的のデータ信号Ｄａではない場合、そのデー
タ信号ＤＴを出力しない代わりに、メモリ部２７に格納
されたレベル情報に基づく一定のレベルのデータ信号Ｄ
１を出力する。
号ＤＴが目的のデータ信号Ｄａではない場合、そのデー
タ信号ＤＴを出力しない代わりに、メモリ部２７に格納
されたレベル情報に基づく一定のレベルのデータ信号Ｄ
１を出力する。
【００３５】信号のレベルには、Ｈレベル、Ｌレベル、
Ｚレベル（ハイインピーダンス）があり、これらのレベ
ルに対応したレベル情報がメモリ部２７に格納される。
マスク部２６は、Ｌレベルを示すレベル情報に基づい
て、図４のデータ信号Ｄ１ａを出力する。また、マスク
部２６は、Ｈレベルを示すレベル情報に基づいて、図４
のデータ信号Ｄ１ｂを出力する。また、マスク部２６
は、Ｚレベルを示すレベル情報に基づいて、図４のデー
タ信号Ｄ１ｃを出力する。尚、Ｚレベルはマスク部２６
の出力端子がハイインピーダンス状態であるため、図４
にはＨレベルとＬレベルの中間レベルとして示してあ
る。
Ｚレベル（ハイインピーダンス）があり、これらのレベ
ルに対応したレベル情報がメモリ部２７に格納される。
マスク部２６は、Ｌレベルを示すレベル情報に基づい
て、図４のデータ信号Ｄ１ａを出力する。また、マスク
部２６は、Ｈレベルを示すレベル情報に基づいて、図４
のデータ信号Ｄ１ｂを出力する。また、マスク部２６
は、Ｚレベルを示すレベル情報に基づいて、図４のデー
タ信号Ｄ１ｃを出力する。尚、Ｚレベルはマスク部２６
の出力端子がハイインピーダンス状態であるため、図４
にはＨレベルとＬレベルの中間レベルとして示してあ
る。
【００３６】上記のマスクした部分のレベルを変更する
ことは、目的とするデータ信号ＤＴとマスク部分とを区
別して目的とするデータ信号ＤＴの確認を容易にする。
例えば、目的とするデータ信号ＤＴのレベルがＬレベル
の場合、マスクした部分をＨレベルとすることにより、
目的とするデータ信号ＤＴとマスク部分が確実に区別さ
れるので、目的とするデータ信号ＤＴが容易に確認でき
る。
ことは、目的とするデータ信号ＤＴとマスク部分とを区
別して目的とするデータ信号ＤＴの確認を容易にする。
例えば、目的とするデータ信号ＤＴのレベルがＬレベル
の場合、マスクした部分をＨレベルとすることにより、
目的とするデータ信号ＤＴとマスク部分が確実に区別さ
れるので、目的とするデータ信号ＤＴが容易に確認でき
る。
【００３７】図１の圧縮処理部２２は、上記のマスクさ
れたデータ信号Ｄ１を入力する。圧縮処理部２２は、デ
ータ信号Ｄ１のうち、マスク部分をカットして出力す
る。詳しくは、図５のデータ信号Ｄ１ｄに示すように、
圧縮処理部２２は、マスク部分のデータ信号Ｄ１を予め
設定された時間ｔ１だけ出力した後、次の目的とするデ
ータ信号Ｄａを入力するまでの間、出力を停止する。
れたデータ信号Ｄ１を入力する。圧縮処理部２２は、デ
ータ信号Ｄ１のうち、マスク部分をカットして出力す
る。詳しくは、図５のデータ信号Ｄ１ｄに示すように、
圧縮処理部２２は、マスク部分のデータ信号Ｄ１を予め
設定された時間ｔ１だけ出力した後、次の目的とするデ
ータ信号Ｄａを入力するまでの間、出力を停止する。
【００３８】ロジックシミュレータ２３は、圧縮処理部
２２から入力するデータ信号Ｄ１ｄをトレースメモリ２
４に順次格納する。すると、トレースメモリ２４には、
図５のデータ信号Ｄ２のように、圧縮処理部２２により
出力が停止された分だけマスク分が時間的に短くなって
格納される。
２２から入力するデータ信号Ｄ１ｄをトレースメモリ２
４に順次格納する。すると、トレースメモリ２４には、
図５のデータ信号Ｄ２のように、圧縮処理部２２により
出力が停止された分だけマスク分が時間的に短くなって
格納される。
【００３９】従って、ロジックシミュレータ２３は、圧
縮処理部２２により出力が停止された分だけトレースメ
モリ２４のメモリ容量を節約することができる。その結
果、トレースメモリ２４のメモリ容量を増加させること
なく長時間のデータ信号ＤＴを記憶することができるた
め、長時間のシミュレーション・信号波形の観測が可能
となる。
縮処理部２２により出力が停止された分だけトレースメ
モリ２４のメモリ容量を節約することができる。その結
果、トレースメモリ２４のメモリ容量を増加させること
なく長時間のデータ信号ＤＴを記憶することができるた
め、長時間のシミュレーション・信号波形の観測が可能
となる。
【００４０】また、図６（ａ）に示すように、出力波形
データと出力先アドレスを対応付けて、或いは、図６
（ｂ）に示すように、出力波形データと出力先回路を対
応付けてトレースメモリ２４に記憶させる。これによ
り、複数の回路への出力波形を観測するときに出力先の
特定が容易になる。
データと出力先アドレスを対応付けて、或いは、図６
（ｂ）に示すように、出力波形データと出力先回路を対
応付けてトレースメモリ２４に記憶させる。これによ
り、複数の回路への出力波形を観測するときに出力先の
特定が容易になる。
【００４１】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）信号検出部２１は、メモリ２７に格納された情報
に基づいて、その時に共通バス１５に出力されるデータ
信号ＤＴが目的とする回路に対する信号か否かを判断す
る。そして、信号検出部２１は、判断結果に基づいて、
その時の信号が目的とする回路の場合にはその信号をそ
のまま出力し、その時の信号が目的とする回路以外の回
路に対する信号の場合にはその信号をマスクして一定レ
ベルの信号として出力するようにした。ロジックシミュ
レータ２３は、信号検出部２１の出力信号をトレースメ
モリ２４に記憶するようにした。その結果、目的とする
回路以外の信号が一定レベルの信号にマスクされるた
め、目的とする回路に対する信号を容易に確認すること
ができる。
ば、以下の効果を奏する。 （１）信号検出部２１は、メモリ２７に格納された情報
に基づいて、その時に共通バス１５に出力されるデータ
信号ＤＴが目的とする回路に対する信号か否かを判断す
る。そして、信号検出部２１は、判断結果に基づいて、
その時の信号が目的とする回路の場合にはその信号をそ
のまま出力し、その時の信号が目的とする回路以外の回
路に対する信号の場合にはその信号をマスクして一定レ
ベルの信号として出力するようにした。ロジックシミュ
レータ２３は、信号検出部２１の出力信号をトレースメ
モリ２４に記憶するようにした。その結果、目的とする
回路以外の信号が一定レベルの信号にマスクされるた
め、目的とする回路に対する信号を容易に確認すること
ができる。
【００４２】（２）メモリ２７には、目的とする回路に
対する情報が格納される。従って、そのメモリ２７に格
納する情報を変更することにより、任意の回路を目的の
回路とする事ができ、その変更された目的の回路に対す
る信号を容易に確認することができる。
対する情報が格納される。従って、そのメモリ２７に格
納する情報を変更することにより、任意の回路を目的の
回路とする事ができ、その変更された目的の回路に対す
る信号を容易に確認することができる。
【００４３】（３）メモリ２７には、マスクする信号の
レベルが格納される。従って、メモリ２７に格納するレ
ベルを目的とする回路の信号に応じて変更することによ
り、その目適する回路の信号を容易に確認することがで
きる。
レベルが格納される。従って、メモリ２７に格納するレ
ベルを目的とする回路の信号に応じて変更することによ
り、その目適する回路の信号を容易に確認することがで
きる。
【００４４】（４）圧縮処理部２２は、信号検出部２１
の出力信号を入力し、マスクされた部分の信号を出力し
ないようにした。従って、信号が出力されない分だけ全
体の信号のデータ量が圧縮されるため、トレースメモリ
２４のメモリ容量を増加させることなく長時間のデータ
信号ＤＴを記憶することができ、長時間のシミュレーシ
ョン・信号波形の観測が可能となる。
の出力信号を入力し、マスクされた部分の信号を出力し
ないようにした。従って、信号が出力されない分だけ全
体の信号のデータ量が圧縮されるため、トレースメモリ
２４のメモリ容量を増加させることなく長時間のデータ
信号ＤＴを記憶することができ、長時間のシミュレーシ
ョン・信号波形の観測が可能となる。
【００４５】尚、本発明は前記実施の形態の他、以下の
態様で実施してもよい。 ○上記実施形態では、システム１１に信号検出部２１と
圧縮処理部２２を含む構成としたが、ロジックシミュレ
ータ２３に信号検出部２１及び圧縮処理部２２を含む構
成として実施しても良い。また、システム１１に信号検
出部２１を含み、ロジックシミュレータ２３に圧縮処理
部２２を含む構成として実施しても良い。
態様で実施してもよい。 ○上記実施形態では、システム１１に信号検出部２１と
圧縮処理部２２を含む構成としたが、ロジックシミュレ
ータ２３に信号検出部２１及び圧縮処理部２２を含む構
成として実施しても良い。また、システム１１に信号検
出部２１を含み、ロジックシミュレータ２３に圧縮処理
部２２を含む構成として実施しても良い。
【００４６】○上記実施形態において、圧縮処理部２２
を省略した構成にて実施しても良い。
を省略した構成にて実施しても良い。
【００４７】
【発明の効果】以上詳述したように、請求項１，２に記
載の発明によれば、目的とする回路のデータ信号を容易
に観測することのできる信号観測方法を提供することが
できる。
載の発明によれば、目的とする回路のデータ信号を容易
に観測することのできる信号観測方法を提供することが
できる。
【００４８】また、請求項３，４に記載の発明によれ
ば、目的とする回路に対するデータ信号をトレースする
トレース用メモリの使用量の低減を図ることのできる信
号観測方法を提供することができる。
ば、目的とする回路に対するデータ信号をトレースする
トレース用メモリの使用量の低減を図ることのできる信
号観測方法を提供することができる。
【００４９】また、請求項５乃至９に記載の発明によれ
ば、目的とする回路のデータ信号を容易に観測すること
のできる信号観測装置を提供することができる。また、
請求項１０に記載の発明によれば、目的とする回路に対
するデータ信号をトレースするトレース用メモリの使用
量の低減を図ることのできる信号観測装置を提供するこ
とができる。
ば、目的とする回路のデータ信号を容易に観測すること
のできる信号観測装置を提供することができる。また、
請求項１０に記載の発明によれば、目的とする回路に対
するデータ信号をトレースするトレース用メモリの使用
量の低減を図ることのできる信号観測装置を提供するこ
とができる。
【図１】 一実施形態のシステムの概略ブロック回路
図。
図。
【図２】 信号検出部のブロック回路図。
【図３】 信号検出部の出力波形図。
【図４】 信号検出部の出力波形図。
【図５】 圧縮処理部の出力波形図。
【図６】 （ａ）（ｂ）は、トレースメモリの記憶内容
を示す説明図。
を示す説明図。
１１ システム １５ 共通バス ２１ マスク回路のとしての信号検出部 ２２ 圧縮処理回路としての圧縮処理部 ２３ ロジックシミュレータ
Claims (10)
- 【請求項１】 複数の回路が共通バスに接続されたシス
テムにおいて、前記共通バスに出力される信号のうち、
目的とする回路に対する信号を観測するための信号観測
方法であって、 前記目的とする回路に対する情報に基づいて、その時に
前記共通バスに出力される信号が目的とする回路に対す
る信号か否かを判断し、その判断結果に基づいて、その
時の信号が目的とする回路の場合にはその信号をそのま
ま出力し、その時の信号が目的とする回路以外の回路に
対する信号の場合には該信号をマスクするようにした信
号観測方法。 - 【請求項２】 前記マスクする信号のレベルを一定のレ
ベルに設定するようにした請求項１に記載の信号観測方
法。 - 【請求項３】 前記マスクされた一定レベルの信号を圧
縮するようにした請求項２に記載の信号観測方法。 - 【請求項４】 マスク部分が圧縮された前記共通バスに
流れる信号を記憶するようにした請求項３に記載の信号
観測方法。 - 【請求項５】 バスに流れる信号を観測する信号観測装
置であって、前記バスに流れる信号を選択的にマスクす
るマスク回路を有する信号観測装置。 - 【請求項６】 前記マスク回路は、前記バスに接続され
る特定の回路に関する情報に基づき、該信号を選択的に
マスクする請求項５に記載の信号観測装置。 - 【請求項７】 前記マスク回路は、前記バスに流れる信
号に対応するアドレス情報に基づき、該信号を選択的に
マスクする請求項６に記載の信号観測装置。 - 【請求項８】 前記マスク回路は、マスクする信号を特
定のレベルに設定する請求項５乃至７のいずれか１つに
記載の信号観測装置。 - 【請求項９】 バスに流れる信号を記憶するメモリを有
する請求項５乃至９のいずれか１つに記載の信号観測装
置。 - 【請求項１０】 マスクされた信号を圧縮する圧縮回路
を有し、該圧縮回路の出力を前記メモリに記憶する請求
項９に記載の信号観測装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9297206A JPH11134224A (ja) | 1997-10-29 | 1997-10-29 | 信号観測方法及び信号観測装置 |
| US09/087,498 US6035353A (en) | 1997-10-29 | 1998-05-29 | Computer including data signal monitoring circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9297206A JPH11134224A (ja) | 1997-10-29 | 1997-10-29 | 信号観測方法及び信号観測装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11134224A true JPH11134224A (ja) | 1999-05-21 |
Family
ID=17843564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9297206A Pending JPH11134224A (ja) | 1997-10-29 | 1997-10-29 | 信号観測方法及び信号観測装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6035353A (ja) |
| JP (1) | JPH11134224A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6880061B2 (en) | 2001-03-30 | 2005-04-12 | Sony Computer Entertainment Inc. | System and method for monitoring data, computer program and data storage therefor |
| JP5553111B2 (ja) * | 2010-09-02 | 2014-07-16 | 富士通株式会社 | ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101188047A (zh) * | 2006-11-17 | 2008-05-28 | 鸿富锦精密工业（深圳）有限公司 | 多通道差动信号监测电路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468280A (en) * | 1977-11-10 | 1979-06-01 | Yokogawa Hokushin Electric Corp | Waveform display device |
| JPH0787037B2 (ja) * | 1984-03-02 | 1995-09-20 | 沖電気工業株式会社 | 半導体メモリ回路のデータ書込方法 |
| CA1247248A (en) * | 1984-12-07 | 1988-12-20 | Shouki Yoshida | Transfer control equipment |
| US4766572A (en) * | 1984-12-27 | 1988-08-23 | Nec Corporation | Semiconductor memory having a bypassable data output latch |
| JPS63148170A (ja) * | 1986-12-10 | 1988-06-21 | Nec Corp | ロジツクアナライザ |
| JPH0812226B2 (ja) * | 1987-01-14 | 1996-02-07 | 三菱電機株式会社 | 半導体装置 |
| EP0357075A3 (en) * | 1988-09-02 | 1991-12-11 | Fujitsu Limited | Data control device and system using the same |
| JPH05217365A (ja) * | 1992-02-03 | 1993-08-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3194554B2 (ja) * | 1993-09-10 | 2001-07-30 | 富士通株式会社 | 論理回路 |
| JP2760280B2 (ja) * | 1994-04-18 | 1998-05-28 | 日本電気株式会社 | 通信データ交換装置および該交換装置を用いた通信システム |
| JP3157681B2 (ja) * | 1994-06-27 | 2001-04-16 | 日本電気株式会社 | 論理データ入力ラッチ回路 |
| KR100224768B1 (ko) * | 1995-12-29 | 1999-10-15 | 김영환 | 외부 데이타의 입력없이 라이트 동작을 수행하는기능을 갖는 반도체 기억장치 |
-
1997
- 1997-10-29 JP JP9297206A patent/JPH11134224A/ja active Pending
-
1998
- 1998-05-29 US US09/087,498 patent/US6035353A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6880061B2 (en) | 2001-03-30 | 2005-04-12 | Sony Computer Entertainment Inc. | System and method for monitoring data, computer program and data storage therefor |
| JP5553111B2 (ja) * | 2010-09-02 | 2014-07-16 | 富士通株式会社 | ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6035353A (en) | 2000-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405142B (zh) | 呈現螢幕空間之系統中之方法、呈現螢幕空間之裝置、用於提供螢幕空間的子區的呈現方法及裝置、以及圖形處理器 | |
| US20020194401A1 (en) | DMA controller and semiconductor integrated circuit | |
| US5428768A (en) | System for checking comparison check function of information processing apparatus | |
| JPH11134224A (ja) | 信号観測方法及び信号観測装置 | |
| US20010051866A1 (en) | Tracing circuit, tracing method and record medium for operation monitoring device | |
| CN101169767B (zh) | 访问控制设备及访问控制方法 | |
| US20030120973A1 (en) | Microprocessor and processing method of microprocessor | |
| JP2869243B2 (ja) | メモリテスト装置 | |
| CN116089316B (zh) | 一种基于动态断点的内核驱动数据调试方法 | |
| JP2002244934A (ja) | メモリ監視装置および方法 | |
| JPH0324657A (ja) | バス診断方式 | |
| JP2765659B2 (ja) | データ処理装置の自己テスト方式 | |
| JPS6238746B2 (ja) | ||
| US20030160773A1 (en) | Microcomputer having OSD circuit, and bus control device and method | |
| JPS59158450A (ja) | プログラムテスト装置 | |
| EP0672279B1 (en) | Method of checking the operation of a microprocessor and system for implementing the method | |
| JPS59153247A (ja) | デバツグ装置 | |
| JPH08241194A (ja) | ビデオゲームシステム、情報処理装置、及びそ のソフトウエア貯蔵手段 | |
| JPH09114692A (ja) | インサーキットエミュレータ | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH04257030A (ja) | 読み出し専用メモリパッチ方式 | |
| JPH10300824A (ja) | 半導体集積回路のテスト装置 | |
| JPH0793180A (ja) | マイクロプロセッサ | |
| JPH06161832A (ja) | トレース制御装置 | |
| JPH09159734A (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020312 |