JPH11134224A - 信号観測方法及び信号観測装置 - Google Patents

信号観測方法及び信号観測装置

Info

Publication number
JPH11134224A
JPH11134224A JP9297206A JP29720697A JPH11134224A JP H11134224 A JPH11134224 A JP H11134224A JP 9297206 A JP9297206 A JP 9297206A JP 29720697 A JP29720697 A JP 29720697A JP H11134224 A JPH11134224 A JP H11134224A
Authority
JP
Japan
Prior art keywords
signal
circuit
memory
output
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9297206A
Other languages
English (en)
Inventor
Teruhisa Doi
輝久 土井
Yoshiki Okumura
嘉樹 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9297206A priority Critical patent/JPH11134224A/ja
Priority to US09/087,498 priority patent/US6035353A/en
Publication of JPH11134224A publication Critical patent/JPH11134224A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/349Performance evaluation by tracing or monitoring for interfaces, buses

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】目的とする回路のデータ信号を容易に波形観測
することのできる信号観測方法を提供すること。 【解決手段】信号検出部21は、メモリに格納された情
報に基づいて、その時に共通バス15に出力されるデー
タ信号DTが目的とする回路に対する信号か否かを判断
する。そして、信号検出部21は、判断結果に基づい
て、その時の信号が目的とする回路の場合にはその信号
をそのまま出力し、その時の信号が目的とする回路以外
の回路に対する信号の場合にはその信号をマスクして一
定レベルの信号として出力する。ロジックシミュレータ
23は、信号検出部21の出力信号をトレースメモリ2
4に記憶する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は論理シミュレーショ
ンにおいてシステムに設けられた共通バス上に流れる様
々なデータ信号の中から目的とする回路のデータ信号を
観測する信号観測方法及び信号観測装置に関するもので
ある。
【0002】近年、マイクロコンピュータ(CPU)等
を用いたシステムにおいては、様々な使用に応じた周辺
回路が組み込まれ、回路構成、動作が複雑化している。
そのようなシステムは、ロジックシミュレータによる波
形観測によって各回路の動作確認が行われる。そして、
複雑化するシステムは、波形観測を困難にすることか
ら、目的の信号を容易に観測することができる信号観測
方法が要求されている。
【0003】
【従来の技術】従来、システムを構成するマイクロコン
ピュータ(CPU),メモリ,入出力回路等の周辺回路
は、共通バスに接続されている。CPUは、メモリに格
納されたプログラムデータに基づいて動作し、メモリや
周辺回路に対して命令などのデータ信号の授受を行う。
【0004】ロジックシミュレータは、共通バスに接続
され、1つ又は複数の回路が正常に動作しているか否か
を観測する。即ち、シミュレータは、共通バス上に流れ
るデータ信号の中から、動作確認を行う目的の回路に出
力されるデータ信号及び目的の回路から出力されるデー
タ信号を観測する。そして、シミュレータは、観測した
データ信号がシステムの動作に対応して期待するデータ
信号と一致するか否かを判断する。この判断結果に基づ
いて、目的とする回路が正常に動作しているか否かが判
断される。
【0005】
【発明が解決しようとする課題】しかしながら、システ
ムの構成が複雑化するにつれて、共通バス上に流れるデ
ータ信号の種類が多くなる。このことは、目的の回路に
対するデータ信号を観測する妨げとなる。そのため、目
的とする回路の動作確認に時間がかかったり、不可能に
なる場合があった。
【0006】また、共通バス上に流れるすべてのデータ
信号をトレースした後、CRT等にトレースしたデータ
信号を表示させて目的とする回路のデータ信号を切り分
けて観測する場合がある。しかし、システムの構成が複
雑化すると、システムの動作時間が長くなってデータ信
号をトレースするシミュレーション時間も長くなる。こ
のことは、データ信号を長時間トレースしなければなら
ないため、大容量のトレース用メモリを必要とするた
め、長時間のシミュレーションによる波形確認は不可能
となっていた。
【0007】本発明は上記問題点を解決するためになさ
れたものであって、その目的は目的とする回路のデータ
信号を容易に波形観測することのできる信号観測方法及
び信号観測装置を提供することにある。
【0008】また、目的とする回路に対するデータ信号
をトレースするトレース用メモリの使用量の低減を図る
ことのできる信号観測方法及び信号観測装置を提供する
ことにある。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明は、複数の回路が共通バスに
接続されたシステムにおいて、前記共通バスに出力され
る信号のうち、目的とする回路に対する信号を観測する
ための信号観測方法であって、前記目的とする回路に対
する情報に基づいて、その時に前記共通バスに出力され
る信号が目的とする回路に対する信号か否かを判断し、
その判断結果に基づいて、その時の信号が目的とする回
路の場合にはその信号をそのまま出力し、その時の信号
が目的とする回路以外の回路に対する信号の場合には該
信号をマスクするようにした。
【0010】請求項2に記載の発明は、請求項1に記載
の信号観測方法において、前記マスクする信号のレベル
を一定のレベルに設定するようにした。請求項3に記載
の発明は、請求項2に記載の信号観測方法において、前
記マスクされた一定レベルの信号を圧縮するようにし
た。
【0011】請求項4に記載の発明は、請求項3に記載
の信号観測方法において、マスク部分が圧縮された前記
共通バスに流れる信号を記憶するようにした。請求項5
に記載の発明は、バスに流れる信号を観測する信号観測
装置であって、前記バスに流れる信号を選択的にマスク
するマスク回路を有する。
【0012】請求項6に記載の発明は、請求項5に記載
の信号観測装置において、前記マスク回路は、前記バス
に接続される特定の回路に関する情報に基づき、該信号
を選択的にマスクする。
【0013】請求項7に記載の発明は、請求項6に記載
の信号観測装置において、前記マスク回路は、前記バス
に流れる信号に対応するアドレス情報に基づき、該信号
を選択的にマスクする。
【0014】請求項8に記載の発明は、請求項5乃至7
のいずれか1つに記載の信号観測装置において、前記マ
スク回路は、マスクする信号を特定のレベルに設定す
る。請求項9に記載の発明は、請求項5乃至9のいずれ
か1つに記載の信号観測装置において、バスに流れる信
号を記憶するメモリを有する。
【0015】請求項10に記載の発明は、請求項9に記
載の信号観測装置において、マスクされた信号を圧縮す
る圧縮回路を有し、該圧縮回路の出力を前記メモリに記
憶する。
【0016】(作用)従って、請求項1に記載の発明に
よれば、目的とする回路以外の信号がマスクされるた
め、容易に目的とする回路に対する信号が確認される。
【0017】また、請求項2に記載の発明によれば、目
的とする信号に対してマスクする信号のレベルを一定の
レベルに設定することにより、目的とする信号の確認が
容易となる。
【0018】請求項3に記載の発明によれば、マスクさ
れた一定レベルの信号を圧縮することにより、トレース
するデータ量が少なくなる。請求項4に記載の発明によ
れば、マスク部分が圧縮された信号を記憶することによ
り、トレースに記憶するデータ量が少なくなる。そのた
め、トレースメモリの容量が増加しない。
【0019】請求項5に記載の発明によれば、バスに流
れる信号を選択的にマスクするマスク回路を有すること
により、容易に目的とする回路に対する信号が確認され
る。請求項6に記載の発明によれば、マスク回路は、バ
スに接続される特定の回路に関する情報に基づき、該信
号を選択的にマスクするため、容易に目的とする回路に
対する信号が確認される。
【0020】請求項7に記載の発明によれば、マスク回
路は、バスに流れる信号に対応するアドレス情報に基づ
き、該信号を選択的にマスクするため、目的以外の信号
が容易にマスクされる。
【0021】請求項8に記載の発明によれば、マスク回
路は、マスクする信号を特定のレベルに設定するため、
容易に目的とする回路に対する信号が確認される。請求
項9に記載の発明によれば、バスに流れる信号を記憶す
るメモリを有するため、メモリに記憶された信号により
容易に目的とする回路に対する信号が確認される。
【0022】請求項10に記載の発明によれば、マスク
された信号を圧縮する圧縮回路を有するため、該圧縮回
路の出力を記憶するメモリの容量が増加しない。
【0023】
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図1〜図6に従って説明する。図1に示すよう
に、システム11には、マイクロコンピュータ(以下、
CPUという)12、メモリ13、周辺回路14を含
む。メモリ13は、プログラムメモリとデータメモリを
含む。プログラムメモリには、システム11を動作させ
るためにCPU12が実行する命令等の制御プログラム
データが格納されている。データメモリには、制御プロ
グラムの実行に必要な初期値や実行中の一時的なデータ
が格納される。周辺回路14は、予め用意された機能回
路又はユーザの仕様に基づいて機能が設定された回路、
例えばタイマ回路、カウンタ回路等から構成される。
【0024】システム11は、共通バス15を備え、そ
の共通バス15にはCPU12、メモリ13、周辺回路
14が接続されている。共通バス15は、アドレスバス
16、データバス17、コントロールバス18を含む。
【0025】CPU12は、メモリ13,周辺回路14
に対してアドレス信号AD、データ信号DT、コントロ
ール信号CSを入出力する。アドレス信号ADは、アク
セスするメモリ13,周辺回路14を指定するための信
号であり、アドレスバス16上を転送される。データ信
号DTは、メモリ13,周辺回路14と入出力を行うデ
ータや回路を制御するための命令を含み、データバス1
7上を転送される。コントロール信号CSは、メモリ1
3,周辺回路14に対するアクセス動作を制御する信号
等の種々のコントロール信号CSが転送される。コント
ロール信号CSは、リード信号、ライト信号、データア
クノリッジ信号、データストローブ信号等を含む。尚、
各バス16〜18は、それぞれ伝送する各種信号のビッ
ト数(又は信号の種類)に対応して複数本の信号線によ
り構成されている。
【0026】CPU12は、共通バス15を介してメモ
り13,周辺回路14にアドレス信号ADとコントロー
ル信号CSを出力し、そのときの目標とする回路を選択
する。そして、CPU12は、選択した回路との間で、
共通バス15を介してメモリ13,周辺回路14とデー
タ信号DTの入出力を行う。
【0027】即ち、CPU12は、アドレスバス16に
メモリ13,周辺回路14を選択するためのアドレス信
号ADを送出する。また、CPU12は、コントロール
バス18にメモリ13,周辺回路14の動作を設定する
ためのコントロール信号CSを送出する。そして、デー
タバス17には、CPU12が出力するデータ信号D
T、又はメモリ13,周辺回路14が出力するデータ信
号DTが転送される。
【0028】また、システム11は、マスク回路として
の信号検出部21と信号圧縮回路としての圧縮処理部2
2を含む。ロジックシミュレータ23は、システム11
の動作をシミュレーションする時に、圧縮処理部22と
信号検出部21を介して共通バス15に接続される。ロ
ジックシミュレータ23は、信号検出部21と圧縮処理
部22を介して共通バス15に出力されるデータ信号D
Tを入力する。
【0029】信号検出部21は、共通バス15に出力さ
れるデータ信号DTのうち、目的としないデータ信号D
Tに対してマスクをかけたデータ信号DTを圧縮処理部
22に出力する。この信号検出部21の出力信号によ
り、目的とするデータ信号DTを容易に観測することが
できる。
【0030】図2に示すように、信号検出部21は、ア
ドレスデコード部25、マスク部26、メモリ部27を
含む。メモリ部27には、目的とするデータ信号DTに
対応する情報が格納される。その情報は、ロジックシミ
ュレータ23から入力される。
【0031】ロジックシミュレータ23は、動作確認の
目的となる回路(図1においてメモリ部27又は周辺回
路14)に対して入出力されるデータ信号DTを選択す
るための情報を信号検出部に出力する。その情報には、
目的とする回路を選択するためのアドレス信号AD、目
的とするデータ信号DTが出力されるときの共通バス1
5の状態を示すための状態情報(例えばコントロール信
号CSのレベル)、マスクをかけるレベルを設定するた
めのレベル情報を含む。
【0032】アドレスデコード部25は、共通バス15
に出力されるアドレス信号ADを入力し、そのアドレス
信号ADをデコードしたデコード信号をマスク部26に
出力する。マスク部26は、共通バス15に出力される
各信号を入力するとともに、アドレスデコード部25の
デコード信号を入力する。また、マスク部26は、メモ
リ部27に格納された情報を入力する。ここでは、目的
のデータに対応するアドレス情報と、データを取り込む
タイミングを示す情報としてコントロール信号CSのレ
ベルを入力する。
【0033】マスク部26は、デコード信号と情報に含
まれるアドレス信号ADに基づいて、その時のデータ信
号DTが目的のデータ信号DTか否かを判断する。そし
て、図3に示すように、マスク部26は、コントロール
信号SCが指定されたレベルにある時にデータ信号DT
をそのままデータ信号D1として出力する。ここでは、
あるつのコントロール信号SCのレベルが0の時を出力
条件としたが、複数のコントロール信号のレベルの組み
合わせを出力条件としてもよい。また、アドレス信号A
Dとコントロール信号SCのどちらか一方のみを出力条
件としてもよい。
【0034】一方、マスク部26は、その時のデータ信
号DTが目的のデータ信号Daではない場合、そのデー
タ信号DTを出力しない代わりに、メモリ部27に格納
されたレベル情報に基づく一定のレベルのデータ信号D
1を出力する。
【0035】信号のレベルには、Hレベル、Lレベル、
Zレベル(ハイインピーダンス)があり、これらのレベ
ルに対応したレベル情報がメモリ部27に格納される。
マスク部26は、Lレベルを示すレベル情報に基づい
て、図4のデータ信号D1aを出力する。また、マスク
部26は、Hレベルを示すレベル情報に基づいて、図4
のデータ信号D1bを出力する。また、マスク部26
は、Zレベルを示すレベル情報に基づいて、図4のデー
タ信号D1cを出力する。尚、Zレベルはマスク部26
の出力端子がハイインピーダンス状態であるため、図4
にはHレベルとLレベルの中間レベルとして示してあ
る。
【0036】上記のマスクした部分のレベルを変更する
ことは、目的とするデータ信号DTとマスク部分とを区
別して目的とするデータ信号DTの確認を容易にする。
例えば、目的とするデータ信号DTのレベルがLレベル
の場合、マスクした部分をHレベルとすることにより、
目的とするデータ信号DTとマスク部分が確実に区別さ
れるので、目的とするデータ信号DTが容易に確認でき
る。
【0037】図1の圧縮処理部22は、上記のマスクさ
れたデータ信号D1を入力する。圧縮処理部22は、デ
ータ信号D1のうち、マスク部分をカットして出力す
る。詳しくは、図5のデータ信号D1dに示すように、
圧縮処理部22は、マスク部分のデータ信号D1を予め
設定された時間t1だけ出力した後、次の目的とするデ
ータ信号Daを入力するまでの間、出力を停止する。
【0038】ロジックシミュレータ23は、圧縮処理部
22から入力するデータ信号D1dをトレースメモリ2
4に順次格納する。すると、トレースメモリ24には、
図5のデータ信号D2のように、圧縮処理部22により
出力が停止された分だけマスク分が時間的に短くなって
格納される。
【0039】従って、ロジックシミュレータ23は、圧
縮処理部22により出力が停止された分だけトレースメ
モリ24のメモリ容量を節約することができる。その結
果、トレースメモリ24のメモリ容量を増加させること
なく長時間のデータ信号DTを記憶することができるた
め、長時間のシミュレーション・信号波形の観測が可能
となる。
【0040】また、図6(a)に示すように、出力波形
データと出力先アドレスを対応付けて、或いは、図6
(b)に示すように、出力波形データと出力先回路を対
応付けてトレースメモリ24に記憶させる。これによ
り、複数の回路への出力波形を観測するときに出力先の
特定が容易になる。
【0041】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 (1)信号検出部21は、メモリ27に格納された情報
に基づいて、その時に共通バス15に出力されるデータ
信号DTが目的とする回路に対する信号か否かを判断す
る。そして、信号検出部21は、判断結果に基づいて、
その時の信号が目的とする回路の場合にはその信号をそ
のまま出力し、その時の信号が目的とする回路以外の回
路に対する信号の場合にはその信号をマスクして一定レ
ベルの信号として出力するようにした。ロジックシミュ
レータ23は、信号検出部21の出力信号をトレースメ
モリ24に記憶するようにした。その結果、目的とする
回路以外の信号が一定レベルの信号にマスクされるた
め、目的とする回路に対する信号を容易に確認すること
ができる。
【0042】(2)メモリ27には、目的とする回路に
対する情報が格納される。従って、そのメモリ27に格
納する情報を変更することにより、任意の回路を目的の
回路とする事ができ、その変更された目的の回路に対す
る信号を容易に確認することができる。
【0043】(3)メモリ27には、マスクする信号の
レベルが格納される。従って、メモリ27に格納するレ
ベルを目的とする回路の信号に応じて変更することによ
り、その目適する回路の信号を容易に確認することがで
きる。
【0044】(4)圧縮処理部22は、信号検出部21
の出力信号を入力し、マスクされた部分の信号を出力し
ないようにした。従って、信号が出力されない分だけ全
体の信号のデータ量が圧縮されるため、トレースメモリ
24のメモリ容量を増加させることなく長時間のデータ
信号DTを記憶することができ、長時間のシミュレーシ
ョン・信号波形の観測が可能となる。
【0045】尚、本発明は前記実施の形態の他、以下の
態様で実施してもよい。 ○上記実施形態では、システム11に信号検出部21と
圧縮処理部22を含む構成としたが、ロジックシミュレ
ータ23に信号検出部21及び圧縮処理部22を含む構
成として実施しても良い。また、システム11に信号検
出部21を含み、ロジックシミュレータ23に圧縮処理
部22を含む構成として実施しても良い。
【0046】○上記実施形態において、圧縮処理部22
を省略した構成にて実施しても良い。
【0047】
【発明の効果】以上詳述したように、請求項1,2に記
載の発明によれば、目的とする回路のデータ信号を容易
に観測することのできる信号観測方法を提供することが
できる。
【0048】また、請求項3,4に記載の発明によれ
ば、目的とする回路に対するデータ信号をトレースする
トレース用メモリの使用量の低減を図ることのできる信
号観測方法を提供することができる。
【0049】また、請求項5乃至9に記載の発明によれ
ば、目的とする回路のデータ信号を容易に観測すること
のできる信号観測装置を提供することができる。また、
請求項10に記載の発明によれば、目的とする回路に対
するデータ信号をトレースするトレース用メモリの使用
量の低減を図ることのできる信号観測装置を提供するこ
とができる。
【図面の簡単な説明】
【図1】 一実施形態のシステムの概略ブロック回路
図。
【図2】 信号検出部のブロック回路図。
【図3】 信号検出部の出力波形図。
【図4】 信号検出部の出力波形図。
【図5】 圧縮処理部の出力波形図。
【図6】 (a)(b)は、トレースメモリの記憶内容
を示す説明図。
【符号の説明】
11 システム 15 共通バス 21 マスク回路のとしての信号検出部 22 圧縮処理回路としての圧縮処理部 23 ロジックシミュレータ

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 複数の回路が共通バスに接続されたシス
    テムにおいて、前記共通バスに出力される信号のうち、
    目的とする回路に対する信号を観測するための信号観測
    方法であって、 前記目的とする回路に対する情報に基づいて、その時に
    前記共通バスに出力される信号が目的とする回路に対す
    る信号か否かを判断し、その判断結果に基づいて、その
    時の信号が目的とする回路の場合にはその信号をそのま
    ま出力し、その時の信号が目的とする回路以外の回路に
    対する信号の場合には該信号をマスクするようにした信
    号観測方法。
  2. 【請求項2】 前記マスクする信号のレベルを一定のレ
    ベルに設定するようにした請求項1に記載の信号観測方
    法。
  3. 【請求項3】 前記マスクされた一定レベルの信号を圧
    縮するようにした請求項2に記載の信号観測方法。
  4. 【請求項4】 マスク部分が圧縮された前記共通バスに
    流れる信号を記憶するようにした請求項3に記載の信号
    観測方法。
  5. 【請求項5】 バスに流れる信号を観測する信号観測装
    置であって、前記バスに流れる信号を選択的にマスクす
    るマスク回路を有する信号観測装置。
  6. 【請求項6】 前記マスク回路は、前記バスに接続され
    る特定の回路に関する情報に基づき、該信号を選択的に
    マスクする請求項5に記載の信号観測装置。
  7. 【請求項7】 前記マスク回路は、前記バスに流れる信
    号に対応するアドレス情報に基づき、該信号を選択的に
    マスクする請求項6に記載の信号観測装置。
  8. 【請求項8】 前記マスク回路は、マスクする信号を特
    定のレベルに設定する請求項5乃至7のいずれか1つに
    記載の信号観測装置。
  9. 【請求項9】 バスに流れる信号を記憶するメモリを有
    する請求項5乃至9のいずれか1つに記載の信号観測装
    置。
  10. 【請求項10】 マスクされた信号を圧縮する圧縮回路
    を有し、該圧縮回路の出力を前記メモリに記憶する請求
    項9に記載の信号観測装置。
JP9297206A 1997-10-29 1997-10-29 信号観測方法及び信号観測装置 Pending JPH11134224A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9297206A JPH11134224A (ja) 1997-10-29 1997-10-29 信号観測方法及び信号観測装置
US09/087,498 US6035353A (en) 1997-10-29 1998-05-29 Computer including data signal monitoring circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9297206A JPH11134224A (ja) 1997-10-29 1997-10-29 信号観測方法及び信号観測装置

Publications (1)

Publication Number Publication Date
JPH11134224A true JPH11134224A (ja) 1999-05-21

Family

ID=17843564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9297206A Pending JPH11134224A (ja) 1997-10-29 1997-10-29 信号観測方法及び信号観測装置

Country Status (2)

Country Link
US (1) US6035353A (ja)
JP (1) JPH11134224A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6880061B2 (en) 2001-03-30 2005-04-12 Sony Computer Entertainment Inc. System and method for monitoring data, computer program and data storage therefor
JP5553111B2 (ja) * 2010-09-02 2014-07-16 富士通株式会社 ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188047A (zh) * 2006-11-17 2008-05-28 鸿富锦精密工业(深圳)有限公司 多通道差动信号监测电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5468280A (en) * 1977-11-10 1979-06-01 Yokogawa Hokushin Electric Corp Waveform display device
JPH0787037B2 (ja) * 1984-03-02 1995-09-20 沖電気工業株式会社 半導体メモリ回路のデータ書込方法
CA1247248A (en) * 1984-12-07 1988-12-20 Shouki Yoshida Transfer control equipment
US4766572A (en) * 1984-12-27 1988-08-23 Nec Corporation Semiconductor memory having a bypassable data output latch
JPS63148170A (ja) * 1986-12-10 1988-06-21 Nec Corp ロジツクアナライザ
JPH0812226B2 (ja) * 1987-01-14 1996-02-07 三菱電機株式会社 半導体装置
EP0357075A3 (en) * 1988-09-02 1991-12-11 Fujitsu Limited Data control device and system using the same
JPH05217365A (ja) * 1992-02-03 1993-08-27 Mitsubishi Electric Corp 半導体記憶装置
JP3194554B2 (ja) * 1993-09-10 2001-07-30 富士通株式会社 論理回路
JP2760280B2 (ja) * 1994-04-18 1998-05-28 日本電気株式会社 通信データ交換装置および該交換装置を用いた通信システム
JP3157681B2 (ja) * 1994-06-27 2001-04-16 日本電気株式会社 論理データ入力ラッチ回路
KR100224768B1 (ko) * 1995-12-29 1999-10-15 김영환 외부 데이타의 입력없이 라이트 동작을 수행하는기능을 갖는 반도체 기억장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6880061B2 (en) 2001-03-30 2005-04-12 Sony Computer Entertainment Inc. System and method for monitoring data, computer program and data storage therefor
JP5553111B2 (ja) * 2010-09-02 2014-07-16 富士通株式会社 ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム

Also Published As

Publication number Publication date
US6035353A (en) 2000-03-07

Similar Documents

Publication Publication Date Title
TWI405142B (zh) 呈現螢幕空間之系統中之方法、呈現螢幕空間之裝置、用於提供螢幕空間的子區的呈現方法及裝置、以及圖形處理器
US20020194401A1 (en) DMA controller and semiconductor integrated circuit
US5428768A (en) System for checking comparison check function of information processing apparatus
JPH11134224A (ja) 信号観測方法及び信号観測装置
US20010051866A1 (en) Tracing circuit, tracing method and record medium for operation monitoring device
CN101169767B (zh) 访问控制设备及访问控制方法
US20030120973A1 (en) Microprocessor and processing method of microprocessor
JP2869243B2 (ja) メモリテスト装置
CN116089316B (zh) 一种基于动态断点的内核驱动数据调试方法
US6873332B2 (en) Microcomputer having OSD circuit, and bus control device and method
JPH0324657A (ja) バス診断方式
JP2765659B2 (ja) データ処理装置の自己テスト方式
JPS6238746B2 (ja)
JPS59158450A (ja) プログラムテスト装置
EP0672279B1 (en) Method of checking the operation of a microprocessor and system for implementing the method
JPS59153247A (ja) デバツグ装置
JPH08241194A (ja) ビデオゲームシステム、情報処理装置、及びそ のソフトウエア貯蔵手段
JPH09114692A (ja) インサーキットエミュレータ
JPH02136921A (ja) レジスタアクセス方式
JPS59133613A (ja) プロセス制御装置のソフトウエア検証方法
JPH04257030A (ja) 読み出し専用メモリパッチ方式
JPH10300824A (ja) 半導体集積回路のテスト装置
JPH0793180A (ja) マイクロプロセッサ
JPH06161832A (ja) トレース制御装置
JPS61216053A (ja) ロ−カルメモリ方式及び装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020312