JPH0324657A - バス診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロプロセッサを使用したデータ処理シ
ステムのバスを診断するバス診断方式に関するものであ
る。

［従来の技術］ 従来、バス診断装置として、第２図に示すものがある（
特開昭６２−２１７３４７号公報〉。

第２図において、マイクロプロセッサ１は、通常の動作
モードでは、マイクロプログラム用ＲＯＭメモリ２に格
納されているプログラムを実行し、データの出力時には
、パリティチェックジエネレータ３を介してデータにパ
リテイビットを付加してデータバス４にデータを出力さ
せると共に、マイクロプログラム用ＲＯＭメモリ２から
アドレス可変指令をシーケンサ５に与えさせてシーケン
サ５からアドレスを出力させ、パリテイチェツクジェネ
レータ６を介してアドレスにパリテイビットを付加して
アドレスバス７にアドレスを出力させる。また、マイク
ロプロセッサ１は、マイクロプログラム用ＲＯＭメモリ
２からコントロール指令をロジック回路８に与えさせて
ロジック回路８からコントロール信号（書込み指令）を
データを受信するメモリＲＡＭ９に与える． かくして、メモリＲＡＭ９は、パリテイチェックジェネ
レータ１０を介して受信したアドレスが指示するエリア
に、パリテイチェツクジエネレータ１１を介して受信し
たデータを書込む。

マイクロプロセ゛ツサ■は、メモリＲＡＭ９からデータ
を転送させる場合にも、ほぼ同様に動作する。ここでは
、その説明は省略する。

このような通常の動作中において、いずれかのパリティ
チェックジエネレー夕が異常を検出すると、バス診断動
作を実行する。

このときには、マイクロプロセッサ１はロジック回路５
からスイッチ回路ｌ２に切換指令を指示するコントロー
ル信号を出力させてアドレスバス７とデータバス４とを
接続させ、その後、シーケンサ５から所定のアドレスを
アドレスバス７に出力させる．アドレスバス７に出力さ
れたアドレスは、スイッチ回路ｌ２を介してデータバス
４に与えられる．マイクロプロセッサ１は、このような
アドレスバス７からデータバス４に伝送されたアドレス
を取り込み、このアドレスがシーケンサ５から出力させ
たアドレスと一致しているか否かに基づいてバスを診断
し、アドレスバス７又はデータバス４の異常が発生した
ビットを検出する。

［発明が解決しようとする課題］ しかしながら、上述の従来装置では以下に示す問題があ
った。

（１〉異常であることを指示したパリテイチェックジエ
ネレータと検出された異常ビット情報から異常が発生し
たバスの種類及びビットを特定することができるが、ア
ドレスバス７及びデータバス４がそれぞれ１ビットずつ
切断された場合にはこのような特定を行なうことができ
ない．すなわち、異常と判断された各ビットがアドレス
バス又はデータバスのどちらの異常によるものかを判断
できない。これは、何ビット目が異常であるかを検出で
きてもスイッチ回路１２を介してアドレスバス７及びデ
ータバス４がループ接続されているため、また、アドレ
スバス７及びデータバス４にかかるバリティチェツクジ
エネレータが共に異常発生を指示するため、いずれのバ
スにかかるものかを特定できないためである。

（２）アドレスバス７及びデータバス４が共通バス形式
で何枚ものパッケージ（メモリユニットや入出力ユニッ
ト〉が接続される情報処理システムにおいては、データ
バス４の正常性について完全に診断することができない
。これは、スイッチ回路ｌ２が切換動作した場合に、マ
イクロプロセッサｌからみてスイッチ回路ｌ２より遠い
位置のデータバスはループを構或しないためである。

本発明は、以上の点を考慮してなされたものであり、故
障内容に関係なくバスのビット異常を正しく特定するこ
とができる、しかも、共通バス形式の情報処理システム
に対してもバス診断を広い範囲で行なうことができるバ
ス診断方式を提供しようとするものである。

［課題を解決するための手段］ かかる課題を解決するため、本発明においては、マイク
ロプロセッサが制御動作を実行するデータ処理システム
における共通バス方式のデータバス又はアドレスバスを
診断するバス診断方式において、被診断バスに診断用レ
ジスタを接続させ、マイクロプロセッサが診断用レジス
タをアクセスして取り込んだ情報に基づいて、被診断バ
スを診断するようにした。

ここで、診断用レジスタをアクセスして行なう診断とし
ては、第ｌに、マイクロプロセッサが診断用レジスタに
診断用情報を書込み、その後、診断用レジスタから診断
用情報を読出し、書き込んだ診断用情報と読出した診断
用情報とを比較して行なう方法がある． また、第２に、診断用レジスタを、マイクロプロセッサ
が知得している診断用情報が書き込まれている読出し専
用のものとし、マイクロプロセッサが診断用レジスタか
ら読出した診断用情報と、予め知得している診断用情報
とを比較して行なう方法がある． 被診断バスがアドレスバスである場合には、マイクロプ
ロセッサのデータ入出力端子とアドレスバスとの接続を
制御するゲート回路を設け、マイクロプロセッサがこの
ゲート回路を介してアドレスバスに接続された診断用レ
ジスタとの情報授受を行なってアドレスバスを診断する
ことが好ましい。

［作用］ 本発明においては、被診断バスに診断時にだけアクセス
される診断用レジスタを設けた。そして、マイクロプロ
セッサは、診断時にこの診断用レジスタをアクセスして
被診断バスを介した診断用情報を取り込む。この場合に
おいて、被診断バスに異常があれば、取り込まれた診断
用情報は本来の診断用情報ではなくなり、マイクロプロ
セッサは本来の診断用情報と取り込んだ診断用情報との
相違に基づいて被診断バスの異常なビットラインを認識
することができる． この場合において、診断用レジスタからの被診断バスを
介した診断用情報の取込みは、マイクロプロセッサが診
断用レジスタに診断用情報を書込み、直ちに読出すこと
で行なうことができ、また、診断用レジスタに予め診断
用情報を格納させておいてこれを読出すことで行なうこ
とができる。

一般には、マイクロプロセッサはアドレスについては出
力機能だけを有し、アドレスの入力機能は有しない。こ
れでは、アドレスバスを介した診断用アドレスの取込み
を行なうことができない。

そこで、このようなマイクロプロセッサを用いたデータ
処理システムに対しては、マイクロプロセッサのデータ
入出力端子とアドレスバスとを接続し得るゲート回路を
設けて、アドレスバスを介した診断用レジスタからの診
断用アドレスをマイクロプロセッサに入力するようにす
ることが好ましい。

なお、診断は、タイマの計時に基づく所定周期で行なっ
ても良く、また、通常のデータ転送動作においてデータ
やアドレスの異常発生を監視しているパリティチェック
回路からの検出信号に基づいて行なっても良い。

［実施例］ 以下、本発明の一実施例を図面を参照しながら詳述する
。

策上叉施例 ・まず、第１実施例の構成について説明する。第１図は
、この第ｌ実施例を適用したデータ処理システムを示す
ブロック図である。

第１図において、このデータ処理システムは、ＣＰＵユ
ニット２０、メモリユニット３０及び入出力ユニット４
０からなり、これら各ユニット２０、３０、４０は共通
バス５０を介して相互に接続されている。共通バス５０
は、アドレスバス５ｌと、データバス５２と、書込み指
令ライン５３及び読出し指令ライン５４等でなるコント
ロールバスとから構成されている。

ＣＰＵユニット２０は、マイクロプロセッサ２１と、こ
のマイクロプロセッサ２ｌが実行する一部のプログラム
｛バス診断用プログラム等｝や処理時に必要となるデー
タ等を格納したローカルメモリ２２と、マイクロプロセ
ッサ２ｌとデータバス５２との電気的接続を制御するデ
ータ用ゲート回路２３と、マイクロプロセッサ２１とア
ドレスバス５ｌとの電気的接続を制御するアドレス用ゲ
ート回路２４と、マイクロプロセッサ２ｌの制御の下に
書込み指令や読出し指令を書込み指令ライン５３や読出
し指令ライン５４に出力する論理回路構成のコントロー
ル信号発生回路２５とから構戒されている。

なお、マイクロプロセッサ２■が実行するプログラムの
大半は、メモリユニット３０に格納されている。

メモリユニット３０は、主記憶装置３１と、主記憶装置
３１とデータバス５２との電気的接続を制御するデータ
用ゲート回路３２と、主記憶装置３１とアドレスバス５
１との電気的接続を制御するアドレス用ゲート回路３３
とから構成されている。

入出力ユニット４０は、外部入出力装置やセンサ等と接
続されている入出力制御装置４１と、入出力制御装置４
１とデータバス５２との電気的接続を制御するデータ用
ゲート回１４２と、入出力制御装置４１とアドレスバス
５１との電気的接続を制御するアドレス用ゲート回路４
３とから構戒されている． 以上の構戒に加えて、バスを診断するための構成が設け
られている． まず、バス診断処理を起動するための構成について説明
する。

ＣＰＵユニット２０においては、マイクロプロセッサ２
１とデータ用ゲート回路２３との間に、マイクロプロセ
ッサ２１から出力されたデータにパリティピットを付加
すると共に、マイクロプロセッサ２１へ向かうデータの
パリティチェツクを行なうバリテイチェツク回路２６が
設けられ、また、マイクロプロセッサ２１とアドレス用
ゲート回路２４との間にマイクロプロセッサ２１から出
力されたアドレスにパリティピットを付加するパリティ
チェック回路２７が設けられている。

メモリユニット３０においては、主記憶装置３１とデー
タ用ゲート回路３２との間に、主記憶装置３１から出力
されたデータにパリティピットを付加すると共に、主記
憶装置３ｌへ向かうデータのバリティチェックを行なう
パリティチェック回路３４が設けられ、また、主記憶装
置３ｌとアドレス用ゲート回路３３との間に主記憶装置
３１へ向かうアドレスのパリティチェックを行なうパリ
ティチェツク回路３５が設けられている。

入出力ユニット４０においては、入出力制御装置４ｌと
データ用ゲート回路４２との間に、入出力制御装置４１
から出力されたデータにパリテイピットを付加すると共
に、入出力制御装置４１へ向かうデータのパリテイチェ
ツクを行なうパリティチェック回路４４が設けられ、ま
た、入出力制御装置４■とアドレス用ゲート回路４３と
の間に入出力制御装置４ｌへ向かうアドレスのパリテイ
チェックを行なうパリテイチェツク回路４５が設けられ
ている。

各データ用パリテイチェック回路２６、３４、４４はデ
ータエラーライン５５に接続されており、パリティチェ
ツクの結果、エラーという結果が得られたときにこのデ
ータエラーライン５５を介してマイクロプロセッサ２１
にデータバス５２に異常が発生したことを伝える． アドレス用パリテイチェック回路のうちチェック機能を
有する各パリテイチェツク回路３５、４５は、アドレス
エラーライン５６に接続されており、パリテイチェツク
の結果、エラーという結果が得られたときにこのアドレ
スエラーライン５６を介してマイクロブロ゜セッサ２ｌ
にアドレスバス５１に異常が発生したことを伝える。

マイクロプロセッサ２ｌは、このようなデータバス５２
及びアドレスバス５１の異常発生が伝えられたときに診
断処理を起動するものである。なお、この実施例の場合
、２ビットの異常発生時にも診断を行なうことができる
ように、内蔵するタイマの計時時間に基づいて所定周期
毎に診断処理を起動するようになされている。

次に、診断を実際に行なう構或部分について説明する。

アドレスバス５１及びデータバス５２にはそれぞれ、ア
ドレスバス診断レジスタ６０及びデータバス診断レジス
タ６１が接続されている。これらレジスタ６０及び６１
は、診断時に、診断対象のバスからアドレス又はデータ
が与えられて格納するものであり、格納されたアドレス
又はデータがすぐに読み出されるものである。マイクロ
プロセッサ２１は、レジスタ６０又は６１に格納させる
アドレス又はデータを出力し、その後、これらレジスタ
６０又は６１から読み出されて与えられたアドレス又は
データを当初出力したアドレス又はデータと比較して診
断を下すものである。

アドレスバス診断レジスタ６０に対する書込み指令及び
読出し指令は、上述したコントロール信号発生回＃Ｉ２
５から書込み指令ライン５３及び読出し指令ライン５４
を介して与えられる。また、このレジスタ６０に対する
チップセレクト信号は、後述するように、第１のチップ
セレクトライン５７から与えられるものである． データバス診断レジスタ６１に対する書込み指令及び読
出し指令は、上述したコントロール信号発生回路２５か
ら書込み指令ライン５３及び読出し指令ライン５４を介
して与えられる。また、このレジスタ６ｌに対するチッ
プセレクト信号は、後述するように、第２のチップセレ
クトライン５８から与えられるものである． バス診断のためのプログラムは上述のローカルメモリ２
２に格納されており、マイクロプロセッサ２ｌは、デー
タエラーライン５５又はアドレスエラーライン５６を介
してバス異常が発生したことを判別したとき、又は、所
定の診断周期が経過したときにかかるプログラムを実行
するようになされている． 上述のコントロール信号発生回路２５は、バス診断時に
おけるコントロール信号発生回路をも兼ねるものである
．すなわち、マイクロプロセッサ２１の制御下でアドレ
スバス診断レジスタ６ｏ又はデータバス診断レジスタ６
ｌに対する書込み指令、読出し指令、第１又は第２のチ
ップセレクト信号を出力するものである。

バス診断時に、データバス診断レジスタ６１にデータを
与える構戒、及び、データバス診断レジスタ６１からデ
ータを取込む構成としては、上述のデータ用ゲート回＆
’ｌｌ２３及びパリティチェツク回路２６をそのまま適
用できる． しかし、マイクロプロセッサ２１は、アドレスについて
は出力機能しか有しないため、このままでは、アドレス
バス診断レジスタ６０がら出力されたアドレスを取り込
むことができない。そこで、この実施例では、マイクロ
プロセッサ２１に診断時においては診断用アドレス（デ
ータとみることもできる）をデータ入出力端子から出力
させると共にこのデータ入出力端子からアドレスを取り
込むようにさせると共に、このデータ入出力端子（正確
にはパリティチェック回路２６を介した部分）とアドレ
スバス５１とを接続制御する経路切換用ゲート回路２８
を設けた。

次に、この第ｌ実施例の動作を制御する。ｃｐＵユニッ
ト２０からメモリユニット３０にデータを伝送する際に
アドレスバス５１に異常が発生したとして動作を説明す
る。

マイクロプロセッサ２ｌは、メモリユニット３０を指示
すると共にその主記憶装置３ｌの格納エリアを特定する
アドレスと、伝送するデータとを出力し、コントロール
信号発生回路２５から書込み指令を書込み指令ライン５
３に出力させる。

通常時においては、経路切換用ゲート回路２８が通過を
阻止する状態になっており、アドレス用ゲート回路２４
が通過状態になっている。

従って、マイクロプロセッサ２１から出力されたアドレ
スには、パリティチェック回路２７を介してパリティビ
ットが付与されてゲート回路２４を介してアドレスバス
５１に出力される。同様に、マイクロプロセッサ２ｌか
ら出力されたデータにも、パリティチェック回路２６を
介してバリティビットが付与されてゲート回路２３を介
してデータバス５２に出力される。

メモリユニット３０の主記憶装置３ｌには、アドレスバ
ス５上上のアドレスがゲート回路３３及びパリティチェ
ック回路３５を介して与えられ、データバス５２上のデ
ータがゲート回路３２及びパリティチェック回Ｗ＠３４
を介して与えられ、パリティチェツク回路３５又は３４
がバス異常を検出しないときに、指示されたエリアに与
えられたデータを書込む． ここで、アドレスバス５１のいずれかのビットラインに
異常が発生しており、パリティチェック回２ｌ３５がア
ドレスバス５１の異常を認識すると、バリティチェック
回路３５は、アドレスエラーライン５６を介して異常発
生をマイクロプロセッサ２１に伝える． このとき、マイクロプロセッサ２ｌは、ローカルメモリ
２２に格納されているアドレスバス診断用のプログラム
を開始する。

マイクロプロセッサ２ｌは、かかるプログラムを実行し
て、まず、コントロール信号発生回路２５を制御してゲ
ート回路２４を非通過状態にさせると共に、ゲート回路
２８を通過状態にさせ、その後、コントロール信号発生
回路２５から書込み指令及びアドレスバス診断レジスタ
６０に対するチップセレクト信号を出力させて第１の診
断用アドレス（例えば、オール「１」）をデータ入出力
端子から出力させる． これにより、アドレスバス診断レジスタ６０は、書込み
可能な状態となり、パリティチェック回路２６、ゲート
回ｎ２８を介してアドレスバス５１に現れた第１の診断
用アドレスを格納する．マイクロプロセッサ２１は、ア
ドレスバス診断レジスタ６０が第ｌの診断用アドレスの
格納を終了したときに（第１の診断用アドレスの出力時
点からの時間で判断する）、読出し指令を出力してアド
レスバス診断レジスタ６０から格納したばかりの第１の
診断用アドレスを出力させ、この読み出された第ｌの診
断用アドレスをアドレスバス５１からゲート回路２８、
パリティチェック回ｆｉ’８２６を介して取り込む。

マイクロプロセッサ２ｌは、かかるアドレスバス診断レ
ジスタ６０に対する書込み、読出しを、第１の診断用ア
ドレスの論理レベルに対して論理レベルが各ビット共に
異なる第２の診断用アドレスに対しても行なう。

マイクロプロセッサ２１は、出力した第１の診断用アド
レスとレジスタ６０から与えられた第１の診断用アドレ
スとを比較してアドレスバス５ｌの異常なビットライン
を認識し、また、出力した第２の診断用アドレスとレジ
スタ６０がら与えられた第２の診断用アドレスとを比較
してアドレスバス５１の異常なビットラインを認識する
。

なお、論理レベルが反転関係にある第１及び第２の診断
用アドレスで診断を行なうようにしたのは、異常時に固
定されるビットラインの論理レベルはいずれの論理レベ
ルの可能性があるためである。

以上、アドレスバス５１の診断動作を説明したが、デー
タバス５２の診断も同様に行なうことができる。この場
合には、利用するレジスタがデータバス診断レジスタ６
１である点、マイクロプロセッサ２１とデータバス５２
とのデータ授受が通常の経路で行われる点を除き、上述
のアドレスバス５１の診断時と同様な動作であるのでそ
の説明は省略する。

従って、この第ｌ実施例によれば、アドレスバス５１と
データバス５２とを接続させることなく、診断するよう
にしたので、異常が発生したビットラインまで確実に認
識することができる。

かくするにつき、所定周期で診断を行なうようにしたの
で、バリティチェック回路からエラー信号が出力されな
い２ビット同時異常に対しても、異常なビットラインを
認識することができる。

さらに、経路切換用ゲート回ｉ’ｌ２８を設けてアドレ
スバス５１の診断を行なうようにしたので、マイクロプ
ロセッサ２ｌをハードウエア的に変更することなく、ア
ドレスバス５１を診断することができる． 束２叉施例 次に、本発明の第２実施例について説明する。

ここで、第３図はこの第２実施例の概略構成を示すブロ
ック図、第４図はこの第２実施例の詳細構成を示すブロ
ック図である． この第２実施例は、第１実施例のものより多くの入出力
ユニットを備えたデータ処理システムに適用したもので
ある． 第３図において、この第２実施例が適用されたデータ処
理システムは、ＣＰＵユニット２０、メモリユニット３
０、入出力ユニット４０、アドレスバス診断レジスタ６
０、データバス診断レジスタ６１及びこれらの間を結ぶ
共通バス５０でなる第１実施例の構或部分に、以下の構
成部分を付加したものである。

すなわち、共通バス５０に接続されたバス拡張ユニット
７０と、このバス拡張ユニット７０に接続されたケーブ
ル等でなる導体線群７■と、この導体線群７１に接続さ
れたバス拡張ユニット７２と、このバス拡張ユニット７
２から延出された共通バス５０Ａとを備え、ＣＰＵユニ
ット２０に接続されている共通バスを拡張している．こ
のようにして拡張された共通バス５０Ａには、２個の入
出力ユニット４０Ａ及び４０Ｂが接続されており、また
、アドレスバス診断レジスタ６０Ａ及びデータバス診断
レジスタ６１Ａが設けられている。

拡張された共通バス５０Ａに接続された入出力ユニット
４０Ａ及び４０Ｂはそれぞれ、第４図に示すように、入
出力ユニット４０と同様に、入出力制御装置４１Ａ、４
１Ｂと、データ用ゲート回路４２Ａ、４２Ｂと、アドレ
ス用ゲート回８４３Ａ、４３Ｂと、データ用バリテイチ
ェック回路４４Ａ、４４Ｂと、アドレス用パリテイチェ
ック回＆ｌ８４５Ａ、４５Ｂとからなる。

これらの各回路は、入出力ユニット４０の各回路と同様
に拡張された共通バス５０Ａ上の各バスやラインに接続
されている． 拡張されて設けられたアドレスバス診断レジスタ６０Ａ
及びデータバス診断レジスタ６１Ａも、アドレスバス診
断レジスタ６０及びデータバス診断レジスタ６１と同様
に、共通バス５０Ａの各バスやラインと接続されている
．なお、共通バス５０及び５０Ａには第１実施例とは異
なり、アドレスバス診断レジスタ６０Ａ及びデータバス
診断レジスタ６１Ａを選択させるためのチップセレクト
ライン８０、８０Ａ、８１、８１Ａが設けられている． 以上の構或を有する第２実施例において、例えば、入出
力ユニット４０Ａ又は４０Ｂをアクセスしているときに
、マイクロプロセッサ２ｌがアドレス用パリティチェッ
ク回路４５Ａ又は４５Ｂが出力したアドレスエラー信号
をアドレスエラーライン５６Ａ及び５６を介して受信し
たとする。

この場合には、マイクロプロセッサ２１は、共通バス５
０のアドレスバス５１に異常が発生したか、他方の共通
バス５０Ａのアドレスバス５１Ａに異常が発生したかを
判断することができない．そこで、マイクロプロセッサ
２１は、共通バス５０のアドレスバス診断レジスタ６０
に対する書込み読出しを行なって第１実施例と同様な診
断処理を行ない、その後、異常発生を報知した入出力ユ
ニット４０Ａ又は４０Ｂが接続されている共通バス５０
Ａのアドレスバス診断レジスタ６０Ａに対する書込み読
出しを行なって診断処理を行なう．これにより、異常が
発生したアドレスバスの種類（５０又は５０Ａ）及び異
常が発生したビットラインを認識することができる。

マイクロプロセッサ２ｌは、拡張された共通バス５０Ａ
に接続された入出力ユニット４０Ａ又は４０Ｂからデー
タエラーが与えられたときにも、上述と同様に診断を行
なう． 従って、この第２実施例によれば、第ｌ実施例と同様な
効果を奏すると共に、拡張されたバスのアドレスバス及
びデータバスを別個に、かつ、異常ビットラインを特定
した診断を行なうことができる．すなわち、本発明は、
システムの拡張にも容易に応じられるバス診断方式とな
っている。

仏曵去施舅 上述の実施例においては、アドレスバスとマイクロプロ
セッサとのアドレスの授受を可能とすべくゲート回路２
８をＣＰＵユニット２０に設けたものを示したが、アド
レス用ゲート回路２４自体を双方向のアドレスの伝送を
可能なものとし、マイクロプロセッサ２ｌがアドレス端
子を通じてアドレスを取り込めるものとしても良い。

また、上述の実施例においては、診断用レジスタにアド
レス又はデータを書込み、その後直ちに読出して診断を
行なうものを示したが、診断用レジスタを読出し専用の
レジスタとしておき、この診断用レジスタに診断用アド
レス又はデータを書き込んでおき、診断時にこのアドレ
ス又はデータをマイクロプロセッサが取り込んで予め知
得している診断用アドレス又はデータとの比較によって
診断を行なうようにしても良い。

上述の実施例においては、診断用レジスタを単体として
設けたものを示したが、特定のパッケージ（例えば、入
出力ユニット）やバックボードに実装するようにしても
良い． ［発明の効果コ 以上のように、本発明によれば、被診断バスに診断用レ
ジスタを設け、複数種類の被診断バスを接続させること
なく、この診断用レジスタをアクセスして取り込んだ情
報に基づいて診断を行なうようにしたので、異常が発生
したビットラインまで確実に認識することができる、し
かも、診断用レジスタの設置箇所を適宜選定することに
より、異常が発生したバス部分をも認識することができ
るバス診断方式を得ることができる．

【図面の簡単な説明】

第１図は本発明によるバス診断方式の第ｌ実施例を示す
ブロック図、第２図は従来方式を示すブロック図、第３
図は本発明の第２実施例の概略構成を示すブロック図、
第４図は第２実施例の詳細構戒を示すブロック図である
。 ２０・・・ＣＰＵユニット、２１・・・マイクロプロセ
ッサ、２２・・・ローカルメモリ、２３、３２、４２、
４２Ａ、４２Ｂ・・・データ用ゲート回路、２４、３３
、４３、４３Ａ、４３Ｂ・・・アドレス用ゲート回路、
２５・・・コントロール信号発生回路、２６、３４、４
４、４４Ａ、４４Ｂ・・・データ用パリティチェック回
路、２７、３５、４５、４５Ａ、４５Ｂ・・・アドレス
用パリティチェツク回路、２８・・・経路切換用ゲート
回路、３０・・・メモリユニット、３１・・・主記憶装
置、４０、４０Ａ、４０Ｂ・・・入出力ユニット、４１
，４１Ａ、４１Ｂ・・・入出力制御装置、５０、５０Ａ
・・・共通バス、５１，５１Ａ・・・アドレスバス、５
２、５２Ａ・・・データバス、５３、５３Ａ・・・書込
み指令ライン、５４、５４Ａ・・・読出し指令ライン、
５５、５５Ａ・・・データエラーライン、５６、５６Ａ
・・・アドレスエラーライン、５７、５８、８０、８０
Ａ、８１，８１Ａ・・・レジスタに対するチップセレク
トライン、６ｏ、６０Ａ・・・アドレスバス診断レジス
タ、６１，６１Ａ・・・データバス診断レジスタ。

Claims (4)

【特許請求の範囲】
1. （１）マイクロプロセッサが制御動作を実行するデータ
   処理システムにおける共通バス方式のデータバス又はア
   ドレスバスを診断するバス診断方式において、 被診断バスに診断用レジスタを接続させ、 上記マイクロプロセッサが上記診断用レジスタをアクセ
   スして取り込んだ情報に基づいて、上記被診断バスを診
   断することを特徴とするバス診断方式。
2. （２）上記マイクロプロセッサが上記診断用レジスタに
   診断用情報を書込み、その後、上記診断用レジスタから
   診断用情報を読出し、書き込んだ診断用情報と読出した
   診断用情報とを比較して診断を行なうことを特徴とする
   請求項第１項に記載のバス診断方式。
3. （３）上記診断用レジスタを、上記マイクロプロセッサ
   が知得している診断用情報が書き込まれている読出し専
   用のものとし、上記マイクロプロセッサが上記診断用レ
   ジスタから読出した診断用情報と、予め知得している診
   断用情報とを比較して診断を行なうことを特徴とする請
   求項第１項に記載のバス診断方式。
4. （４）上記マイクロプロセッサのデータ入出力端子とア
   ドレスバスとの接続を制御するゲート回路を設け、上記
   マイクロプロセッサがこのゲート回路を介して上記アド
   レスバスに接続された上記診断用レジスタとの情報授受
   を行なって上記アドレスバスを診断することを特徴とす
   る請求項第２項又は第３項に記載のバス診断方式。