JPS63245747A - ２ポ−トメモリ異常検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２つの処理装置からアクセス可能な２ポート
メモリにおける異常を検出する方式に係り、特に識別ビ
ットの状態を判定することにより、自装置と相手側装置
のいずれに異常が発生したかを判定できる２ポートメモ
リ異常検出方式に関するものである。

〔従来の技術〕

従来、２ポートメモリにパリティ、ＥＣＣ等のエラー検
出ビットを付加して、エラー検出を行うことができるよ
うにした場合のシステム構成例としては、第６図に示す
ようなものが知られている。

第６図において、１は２ポートメモリ、２．３は処理装
置であり、処理装置２，３において、４゜５はパリティ
チェッカジェネレータ、６．７は内部メモリである。

すなわち各処理装置２，３がパリティチェッカジェネレ
ータ４，５を持ち、２ポートメモリ１へのアクセスに際
しては、各装置が個別にパリティビットのチェックとジ
ェネレートとを行うようになっている。

このようなシステム構成をとることにより、各装置の内
部メモリ６．７に対するエラー検出を、それぞれのパリ
ティチェッカジェネレータ４，５によって行うことがで
き、従ってハードウェア量が低減できるとともに、シス
テム、特にメモリ容量の拡張が容易になる。

〔発明が解決しようとする問題点〕

しかしながら第６図に示されたようなシステム構成にお
いては、片側の装置１例えば処理装置２の異常によって
、２ボートメモリ１に誤ったパリティビットが書込まれ
た場合、この領域を装置３がリードアクセスすると、処
理装置３側でパリティエラーを検出することになる。

すなわちこの場合は、処理装置３と２ボートメモリ１の
いずれも正常であるにも拘わらず、処理装置３側でエラ
ーを検出する可能性がある。

従ってこの場合、処理装置３側から見れば、自処理装置
３，２ボートメモリ１．相手側処理装置２のいずれに異
常があるのかを判断することができないという問題があ
った。

本発明はこのような従来技術の問題点を解決しようとす
るものであって、２ポートメモリを共有する２つの装置
がそれぞれ個別にエラー検出回路を持つようなシステム
構成において、エラーが検出された際に、異常が自装置
と相手側装置のいずれにおいて発生したかを判別できる
、２ポートメモリ異常検出方式を提供しようとするもの
である。

〔問題点を解決するための手段〕

本発明の２ポートメモリ異常検出方式は、それぞれエラ
ー検出回路を有する２つの処理装置と、この２つの処理
装置からそれぞれアクセス可能な２ポートメモリとから
なるシステムにおいて、２ポートメモリにおける１アク
セス単位の領域ごとにいずれの装置が書込んだデータで
あるかを示す識別ビットを設けて、２ポートメモリから
読み出されたデータにエラーが検出されたとき、そのデ
ータの領域における識別ビットによって、自装置におけ
る異常と、相手側装置における異常とを判別するように
したものである。

〔作　用〕

エラーを検出した装置は、２ポートメモリの全領域に対
する診断を行う。この診断が正常に終了したときは、識
別ビットの状態を見て、相手側処理装置が書き込んだデ
ータであるときは、相手側装置の異常と判断し、自処理
装置が書き込んだデータであるときは、自装置の異常と
判断する。また２ポートメモリの診断において異常が検
出されたときは、エラー検出部を含む自装置の診断を行
うことによって、診断結果正常であれば２ポートメモリ
の異常と判断し、異常であったときは自装置の異常と判
断することができる。

〔実施例〕

第１図は、本発明の一実施例のシステム構成を示したも
のであって、第６図におけると同じ部分を同じ番号で示
し、８は識別信号線、９，１０はエラー検出部、１１．
１２はパリティエラー信号線、１３゜１４はプロセッサ
向は識別信号線である。

第１図において、いずれかの処理装置が２ポートメモリ
１をリードした場合、２ポートメモリ１からは、データ
以外にそのデータを書込んだ処理装置を識別するための
信号が、識別信号線８に出力される。各処理装置２，３
におけるエラー検出部９．１０は、読み出されたデータ
からパリティエラーを検出したとき、自プロセッサに対
しパリティエラー検出を示す信号をパリティエラー信号
線１１、１２を経て出力して、エラー検出を通知すると
ともに、識別信号線８の信号によりいずれの側の処理装
置が書込んだデータであるかを判断して、識別結果をプ
ロセッサ向は識別信号線１３．１４により通知する。

第２図は、２ポートメモリ１におけるワード構成を例示
したものである。同図において１５は１ワードの領域を
示し、領域１５の中には、データ部１８の他に、パリテ
ィビット１７および識別ビット１６が設けられて４いる
。

第３図は、２ポートメモリ１内における切換回路の一部
を例示したものであって、２０はメモリ１９と処理装置
２．３との間でアドレスとデータの切り換え接続を行う
、通常のアドレス、データ用切換回路である。

２１は、第２図に示された識別ビット１６に対応して設
けられた識別ビット用切換回路であって、この実施例に
おいては、識別ビット１６には、処理装置２からライト
した場合には１が、処理装置３からライトした場合には
Ｏが書込まれるものとする。

第４図は、エラー検出部９．１０の構成例を示したもの
であって、２２はパリティチェッカを示している。パリ
ティチェッカ２２はパリティビット１７゜データ部１８
によりパリティエラーの検出を行い、エラーが検出され
たとき、パリティエラー信号線１１、　１２にエラー検
出を示す信号を出力するとともに、識別ビット１６の状
態を示す信号を、プロセッサ向は識別信号線１３．１４
に出力する。

第５図はこのよ゛うなシステム構成において、パリティ
エラーを検出した装置における処理フローを示したもの
である。

パリティエラーを検出した処理装置は、２ボートメモリ
１の全領域に対して、リードアフタライト等による診断
を行う　（ステップ３１）。この診断が正常に終了した
かどうかを見て（ステップＳ２）、正常に終了したとき
は、識別ピントの状態により、相手側装置が書込んだデ
ータであるか否かを見る（ステップＳ３）。相手側装置
が書き込んだデータである場合には、相手側処理装置の
異常と判断し、自装置が書込んだデータである場合には
自処理装置の異常と判断する。

２ボートメモリ１の診断で異常が検出された場合は、エ
ラー検出部９．１０を含む自処理装置の診断を行い（ス
テップＳ４）、診断が正常に終了したか否かを見て（ス
テップＳ５）、診断が正常に終了した場合には２ポート
メモリの異常と判断し、診断結果異常である場合には自
処理装置の異常と判断する。

なお本実施例においては、エラー検出方式としてパリテ
ィチェック方式の場合を説明したが、本発明はこれに限
るものではなく、ＥＣＣ，ＣＲＣ等のエラー検出方式も
利用できる。

〔発明の効果〕

以上説明したように本発明によれば、２つの処理装置か
らアクセス可能な２ポートメモリにおいて、データを書
込んだ処理装置を識別するための識別ビットを設け、２
ポートメモリからリードされたデータにエラーが検出さ
れたとき、この識別ビットの状態を判断することによっ
て、異常がデータをリードした自装置にあるのか、相手
側装置にあるのかを判断することが可能になる。

また、エラー検出部の回路は簡単な構成とすることがで
き、メモリ素子の集積度の向上を考えれば、ハードウェ
アとしての負担は軽いものとすることができる。

【図面の簡単な説明】 第１図は本発明の一実施例におけるシステム構成例を示
す図、 第２図は本発明の一実施例における２ポートメモリのワ
ード構成を示す図、 第３図は本発明の一実施例の２ポートメモリにおける切
換回路の一部を示す図、 第４図は本発明の一実施例におけるエラー検出部の回路
構成を示す図、 第５図は本発明の一実施例におけるエラー検出処理の処
理フローを示す図、 第６図は従来技術によるシステム構成例を示す図である
。 １・・・２ポートメモリ ２．３・・・処理装置 ８・・・識別信号 ９．１０・・・エラー検出部 １１、１２・・・パリティエラー信号線１３、１４・・
・プロセッサ向は識別信号線１６・・・識別ビット ２０・・・アドレス、データ用切換回路２１・・・識別
ビット用切換回路 ２２・・・パリティチェッ力 捕間Ｎ″）ｇ 捕ｌＩｌ！！１１１Ｎポ ０、％− エラー検出処理の処理フローを示す図 処理装置　　　　　　　　　　　処理装置４．５・・パ
リティチェッカジェネレータ６．７・・・内部メモリ 従来技術によるシステム構成例を示す図第６図

Claims (1)

1. 【特許請求の範囲】 それぞれエラー検出回路を有する２つの処理装置と、該
   ２つの処理装置からそれぞれアクセス可能な２ポートメ
   モリとからなるシステムにおいて、該２ポートメモリに
   おける１アクセス単位の領域ごとにいずれの装置が書込
   んだデータであるかを示す識別ビットを設け、 該２ポートメモリから読み出されたデータにエラーが検
   出されたとき、該データの領域における識別ビットによ
   つて、自装置における異常と、相手側装置における異常
   とを判別することを特徴とする２ポートメモリ異常検出
   方式。