JPH02129742A - メモリに対するアドレス信号の異常検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 大容量メモリに送出されるアドレス信号のビットが固定
的に誤った場合に、その誤りを検出することを可能とす
るメモリに対するアドレス信号の異常検出方法に関し、 効率良くメモリ診断が行えるようにすることを目的とし
、 プロセッサと、該プロセッサによりアクセスされるメモ
リとを備えた装置において、該プロセッサが該メモリに
送出する複数のアドレスビットの中、任意の１ビットを
反転したアドレス信号により該メモリに書込むデータは
、該任意の１ビットを反転する前のアドレス信号により
、該メモリに書込んだデータとは異なるデータとなるよ
うにして、該メモリに該データを書込んだ後、該メモリ
の先頭アドレスから順次インクリメントされるアドレス
信号を送出して、該メモリからデータを順次続出し、該
インクリメントされるアドレス信号に対応して、該メモ
リに書込んだデータと同一のデータを用いて比較し、該
比較結果が一致しない場合、当該アドレス信号が異常で
あると判定する構成とする。

〔産業上の利用分野〕

本発明は大容量メモリの診断に係り、特に該大容量メモ
リに送出されるアドレス信号のビットが固定的に誤った
場合に、その誤りを検出することを可能とするメモリに
対するアドレス信号の異常検出方法に関する。

情報化社会の発展に伴い、大容量メモリを使用する情報
処理装置が大量に生産されるようになって来た。このよ
うな情報処理装置においては、大容量メモリの不良を検
出するため、メモリ空間全域に成るデータを書込み、こ
の書込んだデータを読出して比較するり一ド／ライトコ
ンベア方式が用いられているが、アドレス信号のビット
が固定的に誤っている場合に、常に正確にこの誤りを検
出し得ることが必要である。

〔従来の技術〕 第４図は従来の技術を説明するブロック図である。

プロセッサｌは内部に備えるアドレスレジスタ３に格納
されているアドレスに基づき、アドレスバスを経てメモ
リ２にアドレス信号を送出し、内部に備えるデータレジ
スタ４に格納されているデータを読出して、データバス
を経てメモリ２に送出し、メモリ２に対するデータの書
込みを行う。

このようにして、メモリ２の空間全域にデータを書込ん
だ後、アドレスレジスタ３のアドレスを再びメモリ２に
送出して、メモリ２に書込んだデータを読出し、データ
レジスタ４に格納されているデータと比較し、不一致の
場合、該当するアドレス領域にメモリ２の障害があると
判定するか、データレジスタ４に複数種類のデータを用
意し、メモリ２の空間全域に対する一回の書込みと読出
しを行う毎に異なるデータを用い、夫々のデータについ
て上記同様に比較を行い、誤り検出を行う第１の方法が
ある。

又、上記の外にアドレス順に、データレジスタ４の複数
種類のデータを順次続出して、アドレス順に異なるデー
タの書込みを行う動作を、該複数種類のデータ群毎に繰
り返し行った後、このデータをアドレス順に順次読出し
て、データレジスタ４のデータと比較し、誤り検出を行
う第２の方法がある。

〔発明が解決しようとする課題〕

上記第１の方法では、アドレスバスの障害等により、ア
ドレス信号中の成るビットが常に“Ｏ”又は′ｌ”に固
定されるような障害が発生した場合は、指定されたアド
レスとは異なるメモリ２上の成るアドレス領域にデータ
が書込まれた後、このデータが読出されて比較されるが
、この読出されたデータは、データレジスタ４に格納さ
れているデータと同じであるため、見掛は上は正常とな
って、誤りが検出されないという問題がある。

又、上記第２の方法は第１の方法より誤り検出率は高く
なるが、複数種類のデータ群が繰り返しメモリ２に書込
まれているため、固定的な障害の発生したアドレス信号
により、メモリ２の同一データの書込まれた領域が指定
された場合は、同様に誤りが検出されないという問題が
ある。

本発明はこのような問題点に鑑み、アドレス信号の１ビ
ットの障害は総て検出することが可能で、複数ビットの
障害の時には、この複数ビットの限定された組合わせが
発生した時を除き、誤りの検出を可能とすることで、効
率良くメモリ診断が行えるようにすることを目的として
いる。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図である。

プロセッサ５はアドレスバスを経てメモリ２に対し、メ
モリ２の先頭アドレスから順次インクリメントされるア
ドレス信号を作成して送出し、このアドレス信号の送出
に対応して、データバスにデータを送出してメモリ２に
データを書込むが、この時プロセッサ５がメモリ２に送
出するデータは、該アドレス信号の複数のビットの中の
任意の１ビットを反転したアドレス信号により、メモリ
２に書込むデータとは必ず異なるデータを送出する。

そして、プロセッサ５はメモリ２の空間全域にデータの
書込みが完了すると、メモリ２の先頭アドレスから順次
インクリメントされるアドレス信号をアドレスバスに送
出し、メモリ２からデータを読出す。

プロセッサ５はこのインクリメントされるアドレス信号
に対応して、メモリ２に書込んだデータと同一のデータ
を用いて、データバスに読出されたデータを比較し、一
致するか調べ、不一致の場合当該アドレス信号が異常で
あると判定する。

〔作用〕

上記の如く構成することにより、アドレス信号の中の任
意の１ビットが“０”又は“１″に固定された場合、該
１ビットが誤ったアドレス信号によりメモリ２に書込ま
れるデータは、該１ビットが誤っていないアドレス信号
により、該当する領域に書込まれたデータとは異なるデ
ータであり、この異なるデータが該１ビットの誤ってい
ないアドレス信号により読出された時、必ず誤りが検出
される。

又、１ビットが誤ったアドレス信号によりメモＵ　２に
書込まれたデータは、該１ビットが誤っていないアドレ
ス信号により、該当する領域に書込まれるデータとは異
なるデータであり、この異なるデータが該ｌビットの誤
ったアドレス信号により読出された時、必ず誤りが検出
される。

従って、効率良くメモリの診断を行うことが出来る。

〔実施例〕

第２図はアドレス信号とデータの一例を示す図で、第３
図は第１図の動作を説明するフローチャートである。

第１図において、プロセッサ５はアドレスバスを経てメ
モリ２に、第３図■に示す如く、第２図のアドレス信号
に示す如きアドレス信号をメモリ２に送出し、第２図の
データに示す如きデータを作成してメモリ２に書込む。

即ち、先ず２５６バイトのデータブロックを形成するた
め、第２図アドレス信号の第１ブロツクに示す如く、１
６進数の０からＦＦ迄のアドレス信号を、０から１ビッ
トずつインクリメントしながら、メモリ２に送出する。

この時、プロセッサ５はデータバスを経てメモＵ　２に
、第２図データの第１ブロツクに示す如きデータを順次
送出して、メモリ２の先頭アドレスから順次書込む。即
ち、０〜ＦＦのアドレス信号に対し、１６進数のデータ
００からＦＦ迄のデータを、１バイトずつインクリメン
トしながら送出し、メモリ２の指定されたアドレス領域
に書込む。

続いてプロセッサ５は次に２５６バイトのデータブロッ
クを１ブロック単位として、２５６ブロツク迄のデータ
書込みを行うため、第２図アドレス信号の第２ブロツク
に示す如きアドレス信号を順次送出する。即ち、１６進
数１ｏｏがらＩＦＦ迄のアドレス信号を送出する。

この時、プロセッサ５は第２図データの第２ブロツクに
示す如く、１６進数０１からｏｏ迄のデータを作成して
送出し、このデータブロックの次のブロックからは、デ
ータの最初の値を＋１したデータから、順次１バイトず
つインクリメントするデータを作成して、送出する。即
ち、１６進数２００から２ＦＦ迄のアドレス信号に対し
、１６進数０２からＯ１迄のデータを作成して送出する
。

このように順次アドレス信号を１ビットずつインクリメ
ントして送出すると共に、１バイトずつインクリメント
されるデータを送出してメモリ２に書込み、第２図アド
レス信号の第２ブロツクに示すアドレス信号１０００〜
１ＯＦＦでは、第２図データの第２ブロツクに示すデー
タ１０〜ＦＦを書込み、アドレス信号ＦＦ０Ｏ〜ＦＦＦ
ＦＦＦでは、データＦＦ〜ＦＥを夫々書込む。

プロセッサ５は次に６４にバイトのデータブロツクを１
ブロック単位として、２５６ブロツク迄の書込みを行う
ため、第２図アドレス信号の第３ブロツクに示す如きア
ドレス信号を順次送出する。

即ち、１６進数ｔｏｏｏｏから１００ＦＦ迄のアドレス
信号を送出する。

この時、プロセッサ５は第２図データの第３ブロツクに
示す如く、１６進数Ｏ１からＯＯ迄のデータを送出し、
このデータブロックの次のブロックからは、データの最
初の値を＋１したデータから、順次１バイトずつインク
リメントするデータを作成して送出する。即ち、１６進
数２００００から２０ＯＦＦ迄のアドレス信号に対し、
１６進数０２からＯ１迄のデータを作成して送出する。

このように順次アドレス信号を１ビットずつインクリメ
ントして送出すると共に、１バイトずつインクリメント
されるデータを送出してメモリ２に書込み、第２図アド
レス信号の第３ブロツクに示すアドレス信号ＦＦ０ＯＯ
Ｏ−ＦＦＯＯＦＦでは、第２図データの第３ブロツクに
示すデータＦＦ−ＦＥを夫々書込む。

この第３ブロツクを上記同様にして、更に２５５ブロッ
ク作成すると、例えば１６Ｍバイトの容量を持つメモリ
２にデータの書込みが完了する。

プロセッサ５は第３図■に示す如く、データの書込みが
完了したか調べ、完了しなければ、第３図■のステップ
に戻り、完了すると第３図■に示す如（、第２図のアド
レス信号に示す如きアドレス信号をメモリ２に送出して
メモリ２からデータを読出す。そして、第３図■に示す
如く、第２図のデータに示す如きデータを書込み時と同
様に作成して、メモリ２から読出されたデータと順次比
較する。

即ら、第２図第１ブロツクに示すアドレス信号０〜ＦＦ
に対し、データ００〜ＦＦを作成して比較し、第２ブロ
ツクのアドレス信号１００〜ＩＦＦに対しては、データ
Ｏ１〜００を作成して比較し、次のブロックに対しては
データの最初の値を＋ｉしてインクリメントするデータ
０２〜Ｏ１を作成し、次のブロックに対しては、データ
の最初の値を＋１してインクリメントするデータ０３〜
０２を作成して比較する。

このようにして比較すると、例えばメモリ２が１６Ｍバ
イトの容量であるとすると、２４ビットのアドレス信号
の中で、任意の１ビットが“０”又は“１″に固定され
た場合、この固定されたビットが上位ビットであれば、
該ビットが指定する６４にバイト毎の各ブロックに書込
まれているデータは総て異なるため、比較結果は一致し
ない。

又、固定されたビットが下位ビットであれば、該ビット
が指定する２５６バイト毎の各ブロックに書込まれてい
るデータは総て異なるため、比較結果は一致しない。又
更に、アドレスビットの中、複数のビットが“Ｏ′又は
”１″に固定された場合は、該複数ビットの成る限定さ
れた組合わせが発生した時にのみ比較結果が一致するが
、その確率は非常に小さい。

プロセッサ５は第３図■に示す如く、比較結果が一致せ
ずに誤りが発生したか調べ、誤りが発生した場合は、第
３図■に示す如く該当するアドレス信号が不良と判定す
る。

第３図■において、誤りが発生しなければ、第３図■に
示す如く、メモリ２からデータの読出しが完了したか調
べ、完了しなければ、第３図■のルーチンに戻り、読出
しが完了していれば動作を終了する。

〔発明の効果〕

以上説明した如く、本発明はアドレス信号の１ビットの
障害は総て検出す仝ことが可能で、複数ビットの障害の
時には、この複数ビットの限定された組合わせが発生し
た時を除き、誤りの検出が可能であるため、効率良くメ
モリ診断を行うことが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
アドレス信号とデータの一例を示す図、第３図は第１図
の動作を説明するフローチャート、第４図は従来の技術
を説明するブロック図である。 図において、 １．５ はプロセッサ、 ２はメモリ、 ３はアドレスレジスタ、 ４はデータレジスタである。 不全Ｂ月の田町へと説β月するフ゛ロソフ図亨　　１　
　に ７ド°しス偲３ヒテ ｙＴ　の−イダ１］　と　示Ｖ　の 羊

Claims (1)

【特許請求の範囲】
1. 　プロセッサ（５）と、該プロセッサ（５）によりアク
   セスされるメモリ（２）とを備えた装置において、該プ
   ロセッサ（５）が該メモリ（２）に送出する複数のアド
   レスビットの中、任意の１ビットを反転したアドレス信
   号により該メモリ（２）に書込むデータは、該任意の１
   ビットを反転する前のアドレス信号により、該メモリ（
   ２）に書込んだデータとは異なるデータとなるようにし
   て、該メモリ（２）に該データを書込んだ後、該メモリ
   （２）の先頭アドレスから順次インクリメントされるア
   ドレス信号を送出して、該メモリ（２）からデータを順
   次読出し、該インクリメントされるアドレス信号に対応
   して、該メモリ（２）に書込んだデータと同一のデータ
   を用いて比較し、該比較結果が一致しない場合、当該ア
   ドレス信号が異常であると判定することを特徴とするメ
   モリに対するアドレス信号の異常検出方法。