JPS63118953A - パリテイ異常検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 パリティ発生器、パリティビット用メモリを用いてデー
タ用メモリの故障（ビット落ち）を検出する際に、プロ
グラム実行時に記憶しておいたそのプログラムにおいて
使用するデータ用メモリの領域の情報を利用して、その
領域のデータの再読み出しを行うとともに、各バイトに
特定データの書き込み読み出しを行って一致検出を行う
ことによって、故障原因がデータ用メモリと、パリテイ
ビット用メモリと、パリティ発生器を含むパリティ異常
検出回路のいずれにあるかを判別できるようにする。

〔産業上の利用分野〕

本発明はメモリ　（ＲＡＭ）の障害を検出する方式に係
、す、特にマイクロコンピュータ装置におけるＲＡＭの
初期不良や経年変化による故障をパリティ発生器を使用
して検出するパリティ異常検出方式に関するものである
。

〔従来の技術〕

メモリ　（ＲＡＭ）の故障の原因としてビットセルの不
良があるが、従来これを検出する方式として、バイトデ
ータまたはワードデータに対応して垂直パリティビット
を付加し、メモリにデータを書き込む際に、パリティビ
ット用メモリ　（ＲＡＭ）に同時に垂直パリティビット
信号を書き込んでおき、データの読み出し時に再生され
た垂直パリティビット信号とパリティビット用メモリの
ビット信号との一致検出を行うことによって、メモリの
故障を検出する回路が知られている。

〔発明が解決しようとする問題点〕

しかしながら上述の故障検出回路においては、（１）故
障の原因がメモリにあるのかパリティビット用メモリに
あるのかの区別ができない。

（２）多数のメモリを使用している場合、故障メモリの
判別ができない。

（３）パリティビット用メモリが故障した場合でも、メ
モリ交換のために装置を停止する必要がある。

（４）ノイズ等による誤検出防止のため異常の発生回数
を計数して、一定回数以上の異常が検出されたとき故障
を判定するようにしているため、故障検出時点が遅れる
。

等の問題がある。

本発明はパリティ異常検出時に誤検出か否かを判定し、
異常であった場合その原因がメモリにあるかパリティビ
ット用メモリにあるかを判別できるとともに、多数のメ
モリから異常を生じたメモリを判別することができ、さ
らにパリティ用メモリが故障の場合には装置を停止する
ことな（処理を続行することができるメモリのパリティ
異常検出方式を提供しようとするものである。

〔問題点を解決するための手段〕

このような従来技術の問題点を解決するため、本発明に
おいては第１図にその原理的構成を示すように、マイク
ロコンピュータ装置において、データ用メモリ１と、パ
リティ発生器２と、パリティビット用メモリ３と、パリ
ティ異常検出回路１１と、メモリ領域記憶手段１２とを
具んる。

データ用メモリ１には、データを格納する。

パリティ発生器２は、データ用メモリの書き込みまたは
読み出しデータのパリティビットを発生する。

パリティビット用メモリ３には、パリティ発生器からの
パリティビットを格納する。

パリティ異常検出回路１１は、パリティビットからデー
タ用メモリーの読み出しデータの異常を検出したときプ
ロセッサに対する割り込み信号を発生する。

メモリ領域記憶手段１２は、プログラム実行時にこのプ
ログラムが使用する領域を示す情報を記憶する。

データ用メモリに格納したデータの読み出し時異常が検
出されたときプロセッサに割り込みをかけることによっ
て、メモリ領域記憶手段に記憶された情報が示すデータ
用メモリの領域のデータの再読み出しを行ってパリティ
異常を検出するとともに、この領域の各バイトに特定デ
ータの書き込み読み出しを行って書き込みデータと読み
出しデータの一致を判定することによって障害部分の判
別を行うようにしたものである。

〔作　用〕

メモリに不良（ビット落ち）が発生した場合、反復して
どんなデータを書き込んでも不良を生じたビットの出力
状態は０″または“１″に固定される。

そこでメモリに対するデータ書き込み時、パリティ発生
器の出力信号をパリティビット用メモリに書き込んでお
き、データ読み出し時にパリティ発生器の出力信号とパ
リティビット用メモリの出力信号との不一致によってパ
リティ異常を検出した場合、プロセッサがプログラム実
行前に記憶しておいたメモリ領域の情報に従って、その
プログラムにおいてアクセスするアドレスの全メモリ領
域のデータを再び読み出して、パリティ異常を検出する
ともに、その領域の各バイトに特定データ（ｉｔ！直パ
リティが奇数のものと垂直パリティが偶数のものと２種
類のデータ）の書き込み読み出しくＲｅａｄ　ａｆｔｅ
ｒ　Ｗｒｉｔｅ）を行って一致検出を行う。

その結果によって第２図に示す判定方法に従って異常箇
所の判定を行う。すなわち （１）メモリの全領域のデータ読み出し時異常なければ
、誤検出と判定する。

（２）メモリの全領域のデータ読み出し時異常が検出さ
れたときは、パリティ発生器を含む異常検出論理回路の
故障と判定する。

（３）上記以外の場合で、異常検出箇所での特定データ
の書き込み読み出し時における、書き込みデータと読み
出しデータとが不一致の場合はデータ用メモリの不良と
判定する。また書き込みデータと読み出しデータとが一
致した場合はパリティビット用メモリの不良と判定する
。

〔実施例〕

第３図は本発明の一実施例のハードウェア構成を示した
ものである。同図において、１はデータ用メモリ　（Ｒ
ＡＭ）　、２はパリティ発生器、３はパリティビット用
メモリ　（ＲＡＭ）　、４は論理回路、５はデータバス
、６は抵抗である。

データ用メモリ１にデータバス５を経由してデータが書
き込まれるとき、パリティ発生器２によって、データバ
ス５のデータと、８で示すパリティビット用メモリ３の
出力信号（メモリの出力はトライステートなので、デー
タ書き込み時には抵抗６を経てプルアップされてハイレ
ベルになっている）とを合せた９ビツトのデータに対す
る垂直パリティ信号７が発生し、その値がパリティビッ
ト用メモリ３に格納される。

データが読み出されるときも、同様にして９ピツＩ・デ
ータに対する垂直パリティ信号７が発生する；が、パリ
ティ異常時には垂直パリティ信号７はローレベルとなり
、コントロール（Ｒｅａｄ／Ｗｒｉｔｅ）信号１０にお
けるＲｅａｄ信号もローレベルであるため、論理回路４
を経て割り込み信号９が発生し、図示されないプロセッ
サに対して割り込みを発生させる。

第４図、第５図はプロセッサの動作を示すフローチャー
トである。第４図において（ａｌはプロセッサが通常実
行するプログラムのフローチャートを示し、（ｂｌはフ
ァイル構造を示したものである。

すべてのプログラムの先頭では、第４図（ａ）に示した
処理すなわちこのプログラムで使用するメモリ領域のア
ドレス情報（ここでは先頭アドレスＢＢＢとバイト数Ｃ
）を、データ用メモリにおけるファイル（ＡＡＡ　’）
へ格納する処理を実行する。

第５図は異常発生時にプロセッサが実行する割り込みレ
ベルのプログラムのフローチャートである。異常が発生
した場合はそれが１回目の異常であるか否かに応じて、
１回目の異常であったときはファイル（ＡＡＡ）の内容
に基づいて順次メモリ領域のデータを読み出す。この動
作中に異常を検出すると再度プロセッサに割り込み信号
が与えられ、プロセッサは第５図のプログラムを先頭か
ら再度実行する。この場合は異常が２回目以上なので前
回と異なる処理が行われる。すなわちエラー回数を計数
するエラーカウンタを１増加させ、メモリ内のデータを
他の場所に退避させてデータが破壊されないようにした
のち、異常を発生したアドレスのメモリに対°して、特
定の奇数パリティデータ、偶数パリテイデータを割り込
みを禁止した状態で書き込み読み出しくＲｅａｄ　ａｆ
ｔｅｒ　Ｗｒｉｔｅ）を行い、書き込んだデータと読み
出したデータとの一致を判定して、一致したときは異常
箇所を示すアドレスをメモリに格納し、一致しないとき
は適当な箇所に設けられたデータ用メモリ異常フラグを
“１″にセットしたのち異常箇所を示すアドレスをメモ
リに格納し、退避したデータを元のメモリへ復帰させる
。

以上の処理が終了すると、再びファイル（ＡＡＡ）の内
容に基づいて順次メモリ領域のデータを読み出し、全領
域のアクセスが終了するまで以上の動作を繰り返す。フ
ァイル（ＡＡＡ　）で示されるメモリのバイ１−数（Ｃ
）のアクセスを終了したのち、エラーカウンタによって
異常の原因を判定する。

すなわちエラーカウンタが０のときは誤検出であり、エ
ラーカウンタが１以上、Ｃ−１以下であって、メモリ異
常フラグが１″のときはデータ用メモリが異常、メモリ
異常フラグが“０″のときはパリティビット用メモリが
異常であり、エラーカウンタがＣのときはパリティ発生
器を含む論理回路が異常と判定する。なおデータ用メモ
リとパリティビット用メモリの故障に基づいて、すべて
のバイトが異常になることもあり得るが確率的には極め
て低いので、通常はこのよつな判定方法で支障を生じる
ことはない。

このようにして割り込みプログラムのすべての処理が終
了したとき、元のプログラムの実行を再開する。

このような動作を行うことによって、異常原因の判定と
異常箇所すなわち異常メモリの判別が可能になる。

〔発明の効果〕

以上説明したように本発明の方式によれば、メモリ　（
ＲＡＭ）データの読み出し時°におけるパリティ異常発
生時に、実行中のプログラムにおいてアクセスするメモ
リ　（ＲＡＭ）の領域を示・すアドレス情報に従って、
全領域のデータ読み出しを行うとともに特定パターンの
書き込み読み出しくＲｅａｄ　ａｆｔｅｒ　Ｗｒｉｔｅ
）を行って、データを格納するメモリ　（ＲＡＭ）の書
き込みデータと読み出しデータの一致を判定するように
したので、次のような種々の効果が得られる。

（１）故障原因がメモリ　（ＲＡＭ）か、またはパリテ
ィビット用メモリ（ＲＡＭ）か、またはパリティ発生器
を含む論理回路かの判別を行うことができる。

（２）多数のメモリ　（ＲＡＭ）を使用していても、異
常箇所の判定を行うことができるので、故障メモリの判
別が容易である。

（３）異常の原因がパリティビット用メモリまたは論理
回路であったとぎは、直ちに装置を停止する必要がない
。

（４）異常検出時に誤検出か否かを判別できるので、異
常検出の精度が向上し、信頼性の高い装置を構築するこ
とができる。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の判定方法を示す図、 第３図は本発明の一実施例のハードウェア構成を示す図
、 第４図は通常実行するプログラムのフローチャートとフ
ァイル構造を示す図、 第５図は割り込みレベルのプログラムのフローチャート
を示す図である。 １・・・データ用メモリ　（ＲＡＭ） ２・・−パリティ発生器 ３−パリティビット用メモリ　（ＲＡＭ）４・−論理回
路 ５−データバス ６−・・抵抗 １１−パリティ異常検出回路 １２・−メモリ領域記憶手段

Claims (1)

1. 【特許請求の範囲】 マイクロコンピュータ装置において、 データを格納するデータ用メモリと、 該データ用メモリの書き込みまたは読み出しデータのパ
   リティビットを発生するパリティ発生器と、 該パリティビットを格納するパリティビット用メモリと
   、 該パリティビットからデータ用メモリの読み出しデータ
   の異常を検出したときプロセッサに対する割り込み信号
   を発生するパリティ異常検出回路と、 プログラム実行時に該プログラムが使用する領域を示す
   情報を記憶するメモリ領域記憶手段とを具え、 前記データ用メモリに格納したデータの読み出し時異常
   が検出されたときプロセッサに割り込みをかけることに
   よつて、前記メモリ領域記憶手段に記憶された情報が示
   すデータ用メモリの領域のデータの再読み出しを行つて
   パリティ異常を検出するとともに、該領域の各バイトに
   特定データの書き込み読み出しを行つて書き込みデータ
   と読み出しデータの一致を判定することによつて障害部
   分の判別を行うことを特徴とするパリティ異常検出方式
   。