JP2878014B2 - Ram試験方式 - Google Patents
Ram試験方式Info
- Publication number
- JP2878014B2 JP2878014B2 JP4059435A JP5943592A JP2878014B2 JP 2878014 B2 JP2878014 B2 JP 2878014B2 JP 4059435 A JP4059435 A JP 4059435A JP 5943592 A JP5943592 A JP 5943592A JP 2878014 B2 JP2878014 B2 JP 2878014B2
- Authority
- JP
- Japan
- Prior art keywords
- ram
- test
- data
- mismatch
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【0001】
【産業上の利用分野】本発明はRAMの試験方式に関
し、特に本体装置に内蔵されたRAMの試験方式に関す
る。
し、特に本体装置に内蔵されたRAMの試験方式に関す
る。
【0002】
【従来の技術】従来、RAMの試験にはハードウェア診
断方式が採用され、スキャンパス方式によってデータの
書込み/読出しを行い、RAMの故障を検出していた。
断方式が採用され、スキャンパス方式によってデータの
書込み/読出しを行い、RAMの故障を検出していた。
【0003】
【発明が解決しようとする課題】解決しようとする問題
は、RAMの試験において試験時間が長くかかり、装置
が停止している状態でしか試験できない点である。
は、RAMの試験において試験時間が長くかかり、装置
が停止している状態でしか試験できない点である。
【0004】
【課題を解決するための手段】本発明は、試験の対象と
なるRAMへの書込みデータを一次的に格納するための
書込みレジスタと、マイクロプログラムの指示に応答し
て前記書込みデータの値を前記RAMの全エントリに書
き込むための書込み手段と、前記RAMへの書込み動作
が完了した後に、前記RAMの全エントリの内容を順
次,読出すための読み出し手段と、前記RAMから読出
されたデータを前記書込みデータと照合し、照合結果か
ら不一致を検出したときに不一致検出フラグをセットす
るための比較検出手段とを備え、前記書込み手段で使用
されるマイクロプログラムは前記試験の対象となるRA
MをRAM試験命令のオペランドで指定し、かつ、前記
RAMに書込むデータを前記RAM試験命令のオペラン
ド,あるいはオペランドコードで指定するように構成さ
れている。前記比較検出手段は前記RAMから読出され
たデータと前記書込みデータとを相互に比較し、各ビッ
トの不一致を検出したときには不一致検出フラグをセッ
トするように構成されている。前記比較検出手段は前記
RAMから読出されたデータのパリティチェックを行
い、パリティエラーの検出により前記書込みデータとの
不一致を検出したならば不一致検出フラグをセットする
ように構成されている。前記不一致検出フラグのセット
時には、前記RAMの試験結果をコンディションコード
で報告するための第1の報告手段を備えて構成されてい
る。前記不一致検出フラグのセット時には、前記RAM
の試験結果を内部でのマシンチェック割込みの発生によ
って報告するための第2の報告手段を備えて構成されて
いる。前記複数の試験対象のRAMのうちの1つを指定
する情報が格納された第1の格納手段と、複数の試験パ
ターンが格納された第2の格納手段と、前記RAM試験
命令の第1の情報フィールドの内容に応じて前記第1の
格納手段に格納された試験対象のRAMを選択し、前記
RAM試験命令の第2の情報フィールドの内容に応じて
前記第2の格納手段に格納された複数の試験パターンの
うちの1つを選択する選択手段とを含んで構成されてい
る。
なるRAMへの書込みデータを一次的に格納するための
書込みレジスタと、マイクロプログラムの指示に応答し
て前記書込みデータの値を前記RAMの全エントリに書
き込むための書込み手段と、前記RAMへの書込み動作
が完了した後に、前記RAMの全エントリの内容を順
次,読出すための読み出し手段と、前記RAMから読出
されたデータを前記書込みデータと照合し、照合結果か
ら不一致を検出したときに不一致検出フラグをセットす
るための比較検出手段とを備え、前記書込み手段で使用
されるマイクロプログラムは前記試験の対象となるRA
MをRAM試験命令のオペランドで指定し、かつ、前記
RAMに書込むデータを前記RAM試験命令のオペラン
ド,あるいはオペランドコードで指定するように構成さ
れている。前記比較検出手段は前記RAMから読出され
たデータと前記書込みデータとを相互に比較し、各ビッ
トの不一致を検出したときには不一致検出フラグをセッ
トするように構成されている。前記比較検出手段は前記
RAMから読出されたデータのパリティチェックを行
い、パリティエラーの検出により前記書込みデータとの
不一致を検出したならば不一致検出フラグをセットする
ように構成されている。前記不一致検出フラグのセット
時には、前記RAMの試験結果をコンディションコード
で報告するための第1の報告手段を備えて構成されてい
る。前記不一致検出フラグのセット時には、前記RAM
の試験結果を内部でのマシンチェック割込みの発生によ
って報告するための第2の報告手段を備えて構成されて
いる。前記複数の試験対象のRAMのうちの1つを指定
する情報が格納された第1の格納手段と、複数の試験パ
ターンが格納された第2の格納手段と、前記RAM試験
命令の第1の情報フィールドの内容に応じて前記第1の
格納手段に格納された試験対象のRAMを選択し、前記
RAM試験命令の第2の情報フィールドの内容に応じて
前記第2の格納手段に格納された複数の試験パターンの
うちの1つを選択する選択手段とを含んで構成されてい
る。
【0005】
【実施例】次に、本発明について図面を参照して詳細に
説明する。図1は、本発明によるRAM試験方式で実行
した試験プログラムの概略を示すフローチャートであ
る。ステップ(1)では、試験環境を設定する。装置に
は複数のRAMが存在するため、どのRAMを試験する
のか、また、どのようなデータで試験をするのかを指定
する。ステップ(2)では、RAM試験命令を実行す
る。
説明する。図1は、本発明によるRAM試験方式で実行
した試験プログラムの概略を示すフローチャートであ
る。ステップ(1)では、試験環境を設定する。装置に
は複数のRAMが存在するため、どのRAMを試験する
のか、また、どのようなデータで試験をするのかを指定
する。ステップ(2)では、RAM試験命令を実行す
る。
【0006】ステップ(3)では、ステップ(2)の結
果を判定する。ステップ(3)でRAMの故障を検出し
たときには、ステップ(4)でRAMに故障があったこ
とをCRT(ディスプレイ)やプリンタへメッセージを
出力し、保守員にRAMの故障を通知する。ステップ
(5)では、未だ試験対象となるRAMがあるか、また
は未だ試験データが残っているかを判定する。必要なら
ば、ステップ(6)で次のRAM試験,または次の試験
データの環境設定を行い、ステップ(2)から繰り返し
て処理を実行する。
果を判定する。ステップ(3)でRAMの故障を検出し
たときには、ステップ(4)でRAMに故障があったこ
とをCRT(ディスプレイ)やプリンタへメッセージを
出力し、保守員にRAMの故障を通知する。ステップ
(5)では、未だ試験対象となるRAMがあるか、また
は未だ試験データが残っているかを判定する。必要なら
ば、ステップ(6)で次のRAM試験,または次の試験
データの環境設定を行い、ステップ(2)から繰り返し
て処理を実行する。
【0007】図2は、RAM試験命令の命令語形式を示
す説明図である。命令語は4バイトで構成されていて、
ビット0〜7はオペレーションコードである。本実施例
では、オペレーションコードは88(16進)である。
命令語のビット8〜11では、試験RAMと、試験デー
タを示す汎用レジスタのレジスタ番号r1 を指定する。
以後、これをGR(r1 )と記述する。
す説明図である。命令語は4バイトで構成されていて、
ビット0〜7はオペレーションコードである。本実施例
では、オペレーションコードは88(16進)である。
命令語のビット8〜11では、試験RAMと、試験デー
タを示す汎用レジスタのレジスタ番号r1 を指定する。
以後、これをGR(r1 )と記述する。
【0008】GR(r1 )は4バイトのレジスタであ
り、その値によって試験RAMを指定する。GR
(r1 )の値が00000000のときにはIキャッシ
ュを指定し、00000001のときにはOキャッシュ
を指定し、00000002のときにはアドレス変換バ
ッファ(以後、TLBと記述する。)を指定して、00
000003のときには分岐ヒストリテーブル(分岐予
測用メモリ)を指定する。
り、その値によって試験RAMを指定する。GR
(r1 )の値が00000000のときにはIキャッシ
ュを指定し、00000001のときにはOキャッシュ
を指定し、00000002のときにはアドレス変換バ
ッファ(以後、TLBと記述する。)を指定して、00
000003のときには分岐ヒストリテーブル(分岐予
測用メモリ)を指定する。
【0009】GR(r1 +1 )は4バイトの汎用レジス
タであり、試験データを格納する。第1のモータにおい
て、GR(r1 +1 )のデータは直接,RAMに書込ま
れ、読出しチェックに使用される。また、第2のモード
でGR(r1 +1 )の値は試験データを示すコードにな
っている。すなわち、GR(r1 +1 )の値が0000
0000のとき00……000,00000001のと
き11……111,00000003のとき33……3
33,0000000AのときAA……AAA,000
0000FのときFF……FFFのデータをRAMに書
込み、読出しチェックを行なう。
タであり、試験データを格納する。第1のモータにおい
て、GR(r1 +1 )のデータは直接,RAMに書込ま
れ、読出しチェックに使用される。また、第2のモード
でGR(r1 +1 )の値は試験データを示すコードにな
っている。すなわち、GR(r1 +1 )の値が0000
0000のとき00……000,00000001のと
き11……111,00000003のとき33……3
33,0000000AのときAA……AAA,000
0000FのときFF……FFFのデータをRAMに書
込み、読出しチェックを行なう。
【0010】上記第1のモードは、4バイトの整数倍の
幅をもったRAMの試験をするのに適している。一方、
上記第2のモードは、4バイトの整数倍ではない幅をも
ったRAMの試験をするのに適している。RAM試験命
令の実行結果で、RAMの故障の有無を知ることができ
る。このとき、RAM試験命令の実行結果によってコン
ディションコードを設定し、これによってRAMの故障
を知ることもできる。例えば、コンディションコード
CC=0のとき、RAMは正常,コンディションコード
CC=2のとき、RAMに故障ありとすることができ
る。
幅をもったRAMの試験をするのに適している。一方、
上記第2のモードは、4バイトの整数倍ではない幅をも
ったRAMの試験をするのに適している。RAM試験命
令の実行結果で、RAMの故障の有無を知ることができ
る。このとき、RAM試験命令の実行結果によってコン
ディションコードを設定し、これによってRAMの故障
を知ることもできる。例えば、コンディションコード
CC=0のとき、RAMは正常,コンディションコード
CC=2のとき、RAMに故障ありとすることができ
る。
【0011】さらに、RAM試験命令の実行により、内
部でマシンチェック割込みを発生させ、RAMの故障を
知らせることもできる。試験プログラムは内部でのマシ
ンチェック割込みを受付けることにより、RAMの故障
を知ることができる。また、障害が実際に発生すること
によりハードウェアログも採集されるため、ログの内容
を見ることにより故障の内容を詳細に知ることができ
る。さらに、故障チップ(LSI)を自動的に指摘する
こともできる。その他、障害処理手段を動作させること
により、故障コンパートメントを自動的にデグレード
し、故障チップ(LSI)を論理的に切離すこともでき
る。
部でマシンチェック割込みを発生させ、RAMの故障を
知らせることもできる。試験プログラムは内部でのマシ
ンチェック割込みを受付けることにより、RAMの故障
を知ることができる。また、障害が実際に発生すること
によりハードウェアログも採集されるため、ログの内容
を見ることにより故障の内容を詳細に知ることができ
る。さらに、故障チップ(LSI)を自動的に指摘する
こともできる。その他、障害処理手段を動作させること
により、故障コンパートメントを自動的にデグレード
し、故障チップ(LSI)を論理的に切離すこともでき
る。
【0012】図3は、本発明によるRAM試験方式の第
1の実施例を示すブロック図である。図3において、1
0はRAM,20は書込みレジスタ,30は読出しレジ
スタ,40はアドレスレジスタ,70はタイミングレジ
スタ,50は書込みフラグ,60は読出しフラグ,11
0は不一致検出フラグ,100は加算器,90は全ての
ビットが1であることを検出するオール1検出器,80
は比較器である。
1の実施例を示すブロック図である。図3において、1
0はRAM,20は書込みレジスタ,30は読出しレジ
スタ,40はアドレスレジスタ,70はタイミングレジ
スタ,50は書込みフラグ,60は読出しフラグ,11
0は不一致検出フラグ,100は加算器,90は全ての
ビットが1であることを検出するオール1検出器,80
は比較器である。
【0013】RAM10はIキャッシュ,Oキャッシ
ュ,TLB,分岐予測テーブル等のRAMである。書込
みレジスタ20は、RAM10へデータを書込むための
データを保持するレジスタである。読出しレジスタ30
は、RAM10のデータを受け取るレジスタである。ア
ドレスレジスタ40はRAM10の書込みアドレス,お
よび読出しアドレスを与えるアドレスレジスタであり、
マイクロプログラムの指示によりクリアすることができ
る。
ュ,TLB,分岐予測テーブル等のRAMである。書込
みレジスタ20は、RAM10へデータを書込むための
データを保持するレジスタである。読出しレジスタ30
は、RAM10のデータを受け取るレジスタである。ア
ドレスレジスタ40はRAM10の書込みアドレス,お
よび読出しアドレスを与えるアドレスレジスタであり、
マイクロプログラムの指示によりクリアすることができ
る。
【0014】書込みフラグ50は、書込みレジスタ20
のデータを、アドレスレジスタ40の指定するRAM1
0のワードへ書き込むように指示するためのフラグであ
る。書込みフラグ50はマイクロプログラムの指示でリ
セットされ、リセット状態のときにRAM10への書込
みを指示する。読出しフラグ60は、RAM10の読出
しチェック状態を示すフラグである。書込みフラグ50
の指示によって、RAM10の全ワードに書込みレジス
タ20のデータが書き込まれ、書込みが終わったときに
読出しフラグ60はセットされる。一方、RAM10の
全ワードのデータの読出しチェックが終わると、読出し
フラグ60はセットされる。一方、RAM10の全ワー
ドのデータの読出しチェックが終わると、読出しフラグ
60はリセットされる。
のデータを、アドレスレジスタ40の指定するRAM1
0のワードへ書き込むように指示するためのフラグであ
る。書込みフラグ50はマイクロプログラムの指示でリ
セットされ、リセット状態のときにRAM10への書込
みを指示する。読出しフラグ60は、RAM10の読出
しチェック状態を示すフラグである。書込みフラグ50
の指示によって、RAM10の全ワードに書込みレジス
タ20のデータが書き込まれ、書込みが終わったときに
読出しフラグ60はセットされる。一方、RAM10の
全ワードのデータの読出しチェックが終わると、読出し
フラグ60はセットされる。一方、RAM10の全ワー
ドのデータの読出しチェックが終わると、読出しフラグ
60はリセットされる。
【0015】タイミングレジスタ70は読出しフラグ6
0の値を一段受け、読出しチェックのタイミングを作り
出すためのレジスタである。比較器80は書込みレジス
タ20のデータと、読出しレジスタ30のデータとを比
較する。不一致検出フラグ110は、RAMの読出しチ
ェックの際、書込みデータと読出しデータとの不一致を
検出したときにセットされるフラグである。書込みレジ
スタ20のデータをWD,読出しレジスタ30のデータ
をRD,タイミングレジスタ70の信号読出しチェック
タイミングをRCとする。このとき、不一致検出フラグ
110のセット信号は、 RC・(WD≠RD) で与えられる。
0の値を一段受け、読出しチェックのタイミングを作り
出すためのレジスタである。比較器80は書込みレジス
タ20のデータと、読出しレジスタ30のデータとを比
較する。不一致検出フラグ110は、RAMの読出しチ
ェックの際、書込みデータと読出しデータとの不一致を
検出したときにセットされるフラグである。書込みレジ
スタ20のデータをWD,読出しレジスタ30のデータ
をRD,タイミングレジスタ70の信号読出しチェック
タイミングをRCとする。このとき、不一致検出フラグ
110のセット信号は、 RC・(WD≠RD) で与えられる。
【0016】加算器100は、アドレスレジスタ40の
値を増分するための加算器である。書込みフラグ50の
値が0のとき、または読出しフラグ60の値が1のと
き、加算器100はアドレスレジスタ40の値を加算す
る。オール1検出器90は、アドレスレジスタ40の値
が最大値(全ビットが1)になったことを検出する。読
出フラグ60のセットは、書込みフラグ50の値をWT
とすると、 〔WT〕・(アドレス レジスタ40の全ビット値が
1) である。ここで、〔WT〕はWTの逆論理であり、0の
とき書込みを表す。
値を増分するための加算器である。書込みフラグ50の
値が0のとき、または読出しフラグ60の値が1のと
き、加算器100はアドレスレジスタ40の値を加算す
る。オール1検出器90は、アドレスレジスタ40の値
が最大値(全ビットが1)になったことを検出する。読
出フラグ60のセットは、書込みフラグ50の値をWT
とすると、 〔WT〕・(アドレス レジスタ40の全ビット値が
1) である。ここで、〔WT〕はWTの逆論理であり、0の
とき書込みを表す。
【0017】不一致検出フラグ110は、マイクロプロ
グラムによって参照することが可能なフラグである。R
AM試験命令に対応するマイクロプログラムは、RAM
試験の完了後、不一致フラグ110の値をテストして、
値が1のときにはCC=2,0のときにはCC=0をセ
ットする。不一致フラグ110は、内部でのマシンチェ
ックのイベント要因である。不一致フラグ110がセッ
トされると、一般のエラー検出フラグと同様に障害処理
手段が動作し、ログの採取,デグレード,エラーリセッ
ト,再試行および内部でのマシンチェック割込みが報告
される。
グラムによって参照することが可能なフラグである。R
AM試験命令に対応するマイクロプログラムは、RAM
試験の完了後、不一致フラグ110の値をテストして、
値が1のときにはCC=2,0のときにはCC=0をセ
ットする。不一致フラグ110は、内部でのマシンチェ
ックのイベント要因である。不一致フラグ110がセッ
トされると、一般のエラー検出フラグと同様に障害処理
手段が動作し、ログの採取,デグレード,エラーリセッ
ト,再試行および内部でのマシンチェック割込みが報告
される。
【0018】図4は、本発明によるRAM試験方式の第
2の実施例を示すブロック図である。図4では、図3の
比較器80をパリティチェック回路81に置き換えたも
のである。図4の書込みレジスタ20,RAM10およ
び読出しレジスタ30で取り扱うデータには、パリティ
を有するように構成されている。図4では、タイミング
レジスタ70の読出しチェックタイミングRCで、読出
しレジスタ30のパリティチェックを行なうことによ
り、RAM10の故障を検出できる。不一致フラグ11
0のセット条件は RC・(読出しレジスタ30のパリティエラー) によって与えられる。
2の実施例を示すブロック図である。図4では、図3の
比較器80をパリティチェック回路81に置き換えたも
のである。図4の書込みレジスタ20,RAM10およ
び読出しレジスタ30で取り扱うデータには、パリティ
を有するように構成されている。図4では、タイミング
レジスタ70の読出しチェックタイミングRCで、読出
しレジスタ30のパリティチェックを行なうことによ
り、RAM10の故障を検出できる。不一致フラグ11
0のセット条件は RC・(読出しレジスタ30のパリティエラー) によって与えられる。
【0019】図5,図6および図7は、RAM試験命令
に対応するマイクロプログラムの処理を示すフローチャ
ートである。ステップ(1)では、汎用レジスタGR
(r1 )の値を読出し、ステップ(2)〜(4)では試
験対象となるRAMを判別する。ステップ(5)〜
(8)では、試験の対象となるRAM10の書込みレジ
スタ20に汎用レジスタGR(r1+1 )のデータをセ
ットする。ステップ(1)〜(8)は、マイクロプログ
ラムの第1のオペレーションモードである。ステップ
(9)〜(26)は、マイクロプログラムの第2のオペ
レーションモードである。ステップ(9)ではGR(r
1 +1 )の内容を読出し、ステップ(10)〜(13)
では試験コードを判別し、ステップ(14)〜(18)
では試験データを生成する。ステップ(19)ではGR
(r1 )の内容を読出し、ステップ(20)〜(22)
では試験の対象となるRAMを判別し、ステップ(2
3)〜(26)では試験の対象となるRAMの書込みレ
ジスタ20に試験データをセットする。
に対応するマイクロプログラムの処理を示すフローチャ
ートである。ステップ(1)では、汎用レジスタGR
(r1 )の値を読出し、ステップ(2)〜(4)では試
験対象となるRAMを判別する。ステップ(5)〜
(8)では、試験の対象となるRAM10の書込みレジ
スタ20に汎用レジスタGR(r1+1 )のデータをセ
ットする。ステップ(1)〜(8)は、マイクロプログ
ラムの第1のオペレーションモードである。ステップ
(9)〜(26)は、マイクロプログラムの第2のオペ
レーションモードである。ステップ(9)ではGR(r
1 +1 )の内容を読出し、ステップ(10)〜(13)
では試験コードを判別し、ステップ(14)〜(18)
では試験データを生成する。ステップ(19)ではGR
(r1 )の内容を読出し、ステップ(20)〜(22)
では試験の対象となるRAMを判別し、ステップ(2
3)〜(26)では試験の対象となるRAMの書込みレ
ジスタ20に試験データをセットする。
【0020】ステップ(27)からは、第1および第2
のオペレーションモードの動作は共通となる。ステップ
(27)ではアドレスレジスタ40の内容をクリアし、
書込みフラグ50をリセットする。ステップ(28)で
は、RAMの書込み・読出しチェックの待ち合わせを行
なう。RAMの故障によってコンディションコードをセ
ットする動作では、不一致フラグ110がセットされる
だけであるが、マシン割込みのときには障害処理動作が
起動される。前者では、ステップ(29)で不一致フラ
グ110の値を判定し、値が0のときにはステップ30
に進む。ステップ(30)では、コンディションコード
を0にセットする。一方、不一致フラグ110の値が1
のときには、ステップ(31)でコンディションコード
を2にセットする。
のオペレーションモードの動作は共通となる。ステップ
(27)ではアドレスレジスタ40の内容をクリアし、
書込みフラグ50をリセットする。ステップ(28)で
は、RAMの書込み・読出しチェックの待ち合わせを行
なう。RAMの故障によってコンディションコードをセ
ットする動作では、不一致フラグ110がセットされる
だけであるが、マシン割込みのときには障害処理動作が
起動される。前者では、ステップ(29)で不一致フラ
グ110の値を判定し、値が0のときにはステップ30
に進む。ステップ(30)では、コンディションコード
を0にセットする。一方、不一致フラグ110の値が1
のときには、ステップ(31)でコンディションコード
を2にセットする。
【0021】図8は、本発明の第1あるいは第2の実施
例の動作を説明するタイムチャートである。時刻t
0 で、マイクロプログラムの指示により書込みフラグ5
0がリセットされる。時刻t1 から順次、書込みレジス
タ20のデータがRAM10へ書き込まれていく。時刻
t7 でRAM10の全エントリへの書込みが完了する
と、読出しフラグ60がセットされ、書込みフラグ50
もセットされる。時刻t8 から後には、RAM10から
読出されたデータを読出しレジスタ70の出力信号によ
ってチェックする。例えば、RAM10のワード0のデ
ータで故障が検出したとすると、時刻t9 で不一致フラ
グ110がセットされる。
例の動作を説明するタイムチャートである。時刻t
0 で、マイクロプログラムの指示により書込みフラグ5
0がリセットされる。時刻t1 から順次、書込みレジス
タ20のデータがRAM10へ書き込まれていく。時刻
t7 でRAM10の全エントリへの書込みが完了する
と、読出しフラグ60がセットされ、書込みフラグ50
もセットされる。時刻t8 から後には、RAM10から
読出されたデータを読出しレジスタ70の出力信号によ
ってチェックする。例えば、RAM10のワード0のデ
ータで故障が検出したとすると、時刻t9 で不一致フラ
グ110がセットされる。
【0022】
【発明の効果】以上説明したように本発明は、RAM試
験命令によって一般の機能試験と同じレベルでRAMの
試験を行なうことにより、システム運用前のハードウェ
アテストで、機能試験と同じレベルで自動的に装置のR
AM故障を高速で検出できる利点がある。
験命令によって一般の機能試験と同じレベルでRAMの
試験を行なうことにより、システム運用前のハードウェ
アテストで、機能試験と同じレベルで自動的に装置のR
AM故障を高速で検出できる利点がある。
【図1】本発明によるRAM試験方式で実行した試験プ
ログラムの概略を示すフローチャートである。
ログラムの概略を示すフローチャートである。
【図2】RAM試験命令の命令語形式を示す説明図であ
る。
る。
【図3】本発明によるRAM試験方式の第1の実施例を
示すブロック図である。
示すブロック図である。
【図4】本発明によるRAM試験方式の第2の実施例を
示すブロック図である。
示すブロック図である。
【図5】RAM試験命令に対応するマイクロプログラム
の処理を示すフローチャート(1)である。
の処理を示すフローチャート(1)である。
【図6】RAM試験命令に対応するマイクロプログラム
の処理を示すフローチャート(2)である。
の処理を示すフローチャート(2)である。
【図7】RAM試験命令に対応するマイクロプログラム
の処理を示すフローチャート(3)である。
の処理を示すフローチャート(3)である。
【図8】本発明の第1あるいは第2の実施例の動作を説
明するタイムチャートである。
明するタイムチャートである。
10 RAM 20 書込みレジスタ 30 読出しレジスタ 40 アドレスレジスタ 50 書込みフラグ 60 読出しフラグ 70 タイミングレジスタ 80 比較器 90 オール1検出器 100 加算器 110 不一致検出フラグ 81 パリティエラー検出器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−1253(JP,A) 特開 平2−266450(JP,A) 特開 平3−171350(JP,A) 特開 昭63−136242(JP,A) 特開 昭60−69760(JP,A) 特開 平3−252840(JP,A) 特表 平3−500099(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 11/22 G06F 12/16 330 G11C 29/00
Claims (6)
- 【請求項1】 試験の対象となるRAMへの書込みデー
タを一次的に格納するための書込みレジスタと、 マイクロプログラムの指示に応答して前記書込みデータ
の値を前記RAMの全エントリに書き込むための書込み
手段と、 前記RAMへの書込み動作が完了した後に、前記RAM
の全エントリの内容を順次,読出すための読み出し手段
と、 前記RAMから読出されたデータを前記書込みデータと
照合し、照合結果から不一致を検出したときに不一致検
出フラグをセットするための比較検出手段とを備え、 前記書込み手段で使用されるマイクロプログラムは前記
試験の対象となるRAMをRAM試験命令のオペランド
で指定し、かつ、前記RAMに書込むデータを前記RA
M試験命令のオペランド,あるいはオペランドコードで
指定するように構成したことを特徴とする RAM試験方
式。 - 【請求項2】 前記比較検出手段は前記RAMから読出
されたデータと前記書込みデータとを相互に比較し、各
ビットの不一致を検出したときには不一致検出フラグを
セットするように構成した請求項1記載のRAM試験方
式。 - 【請求項3】 前記比較検出手段は前記RAMから読出
されたデータのパリティチェックを行い、パリティエラ
ーの検出により前記書込みデータとの不一致を検出した
ならば不一致検出フラグをセットするように構成した請
求項1記載のRAM試験方式。 - 【請求項4】 前記不一致検出フラグのセット時には、
前記RAMの試験結果をコンディションコードで報告す
るための第1の報告手段を備えた請求項2記載あるいは
請求項3記載のRAM試験方式。 - 【請求項5】 前記不一致検出フラグのセット時には、
前記RAMの試験結果を内部でのマシンチェック割込み
の発生によって報告するための第2の報告手段を備えた
請求項2あるいは請求項3記載のRAM試験方式。 - 【請求項6】 前記複数の試験対象のRAMのうちの1
つを指定する情報が格納された第1の格納手段と、 複数の試験パターンが格納された第2の格納手段と、 前記RAM試験命令の第1の情報フィールドの内容に応
じて前記第1の格納手段に格納された試験対象のRAM
を選択し、前記RAM試験命令の第2の情報フィールド
の内容に応じて前記第2の格納手段に格納された複数の
試験パターンのうちの1つを選択する選択手段と、 を含むことを特徴とする 請求項1記載のRAM試験方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4059435A JP2878014B2 (ja) | 1992-02-13 | 1992-02-13 | Ram試験方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4059435A JP2878014B2 (ja) | 1992-02-13 | 1992-02-13 | Ram試験方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05225800A JPH05225800A (ja) | 1993-09-03 |
JP2878014B2 true JP2878014B2 (ja) | 1999-04-05 |
Family
ID=13113198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4059435A Expired - Fee Related JP2878014B2 (ja) | 1992-02-13 | 1992-02-13 | Ram試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2878014B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5640369B2 (ja) * | 2009-12-16 | 2014-12-17 | 日産自動車株式会社 | 故障診断装置 |
-
1992
- 1992-02-13 JP JP4059435A patent/JP2878014B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05225800A (ja) | 1993-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5936358B2 (ja) | 半導体記憶装置に於ける予防的保守を計画的に行なう方法 | |
JP2878014B2 (ja) | Ram試験方式 | |
US6229743B1 (en) | Method of a reassign block processing time determination test for storage device | |
JP3342039B2 (ja) | ファイルを管理する処理装置 | |
JP3315266B2 (ja) | 自己診断状況表示方式 | |
EP0652568A1 (en) | Memory card tester | |
JP3326546B2 (ja) | コンピュータシステムの故障検知方法 | |
JPS59183443A (ja) | デバツグ装置 | |
JPH04115339A (ja) | メモリエラー処理システム | |
JP2002215471A (ja) | メモリポート、記憶装置、情報処理システム | |
JPH05108385A (ja) | エラー訂正回路診断方式 | |
JPH0793225A (ja) | メモリチェック方式 | |
JPS6250858B2 (ja) | ||
JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
JP2000200199A (ja) | 情報処理装置および情報処理装置における初期化方法と再試行方法 | |
JPS62180440A (ja) | 記憶領域テスト方式 | |
JPH04236644A (ja) | キャッシュメモリ診断方式 | |
JPH05289946A (ja) | メモリ制御方式 | |
JPS6159696A (ja) | 制御メモリ修復方式 | |
JPH04338847A (ja) | アドレス変換バッファ診断装置 | |
JPH03130835A (ja) | 情報処理装置の再立ち上げ装置 | |
JPH0520115A (ja) | 情報処理装置の擬似障害試験方式 | |
JPS6020247A (ja) | 障害検出装置 | |
JPH02178862A (ja) | 情報処理装置 | |
JPS63118953A (ja) | パリテイ異常検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |