JP3315266B2 - 自己診断状況表示方式 - Google Patents
自己診断状況表示方式Info
- Publication number
- JP3315266B2 JP3315266B2 JP22490194A JP22490194A JP3315266B2 JP 3315266 B2 JP3315266 B2 JP 3315266B2 JP 22490194 A JP22490194 A JP 22490194A JP 22490194 A JP22490194 A JP 22490194A JP 3315266 B2 JP3315266 B2 JP 3315266B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- unit
- display
- self
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
関する。情報処理装置,通信装置等ではマイクロプロセ
ッサが使用されている。このような処理装置を使用する
装置では,ハードウェア及びソフトウェアのエラー(障
害)が発生すると,障害原因を検出するために自己診断
プログラムを起動させて,各部の動作を順番にチェック
する方法が採用され,この診断の結果を用いて多くの場
合は障害箇所を検出することができる。しかし,この方
法では,プロセッサのような処理の中心となる装置に障
害が発生した場合には,自己診断プログラムの診断動作
により検出することが困難であり,その改善が望まれて
いる。
いて,A.はハードウェアの構成図,B.は障害発生時
の動作フローである。
ュータ装置や,通信制御装置等の各種の処理を行う装置
として構成することができ,マイクロプロセッサ50に
対しバス51によりユニット1,ユニット2・・・ユニ
ットnの多数のユニットが接続されている。ユニット1
〜ユニットnには,例えば,RAM,ROM,チャネル
装置,ディスク装置,ディスプレイや,この装置の使用
目的に対応した制御の対象となる装置やインタフェース
回路を接続される。
0がメモリ(ユニットの一つに格納)に格納されたプロ
グラムにより処理を行い,必要な入出力の動作を行う。
図5のB.はA.に示すような装置において,障害発生
時に実行される一般的な動作フローである。障害が発生
すると(図5のB.のS1),予めメモリに格納されて
いる自己診断プログラムが起動される(同S2)。
サ50に接続された各ユニットについて順番にテストプ
ログラムにより機能をテストして,エラーを検出するか
否かを判別する。例えば,メモリについては,決められ
たデータを書き込んで,同じアドレスからデータを読み
出し,書き込みデータと読み出したデータを比較して,
一致,不一致により正常・異常を検出する。
によりユニット1について自己診断を行い(同S3),
エラーが検出されたか判定し(同S4),エラーを検出
すると自己診断の動作を停止し(同S5),そのエラー
の内容を符号化したエラーコードをディスプレイに表示
する(同S6)。正常であればテスト1の終了を表示し
(同S7),次にnを+1して(同S8),この場合は
n=2となり,ユニット2について自己診断を行うテス
ト2が開始する。以下同様にテスト終了毎に表示を行っ
てエラーが検出されないとユニットnまでのテストが実
行される。
プログラムによる診断を行う場合,マイクロプロセッサ
により自己診断プログラムを実行して,エラー検出によ
り停止してエラーコードを表示していた。しかし,マイ
クロプロセッサに障害がある場合は,全く装置が動かな
くなるため,エラーコードを表示することができず,何
が原因なのか判断することができないという問題があ
る。なお,診断プログラムに異常があった場合にも同様
の問題がある。
クロプロセッサに障害が発生した場合,操作者にはハー
ド異常を識別することができない。この場合,自己診断
のテストが何番目まで終了したかを表示しているだけで
あるため,操作者には,終了した次の順番に当たるユニ
ットに異常(障害)が発生したものと誤って判断する可
能性が高い。しかし,マイクロプロセッサの異常の場合
は,その異常とされたユニットを調べても正常であるた
め,結局原因が分からないということになる。
を発生する場合は,再度自己診断プログラムを実行した
場合,正常にテストが実行されて,マイクロプロセッサ
自身に障害原因があることを見落としてしまうという問
題があった。
セッサ等の処理装置自身に障害が発生したり,診断プロ
グラムに異常があった場合に,障害発生の原因を誤って
指摘するのを防止することができる自己診断状況表示方
式を提供することを目的とする。
図である。図1において,1はマイクロプロセッサ等の
処理装置,2は自己診断部,3はテスト実行部,3aは
準備表示手段,3bはテスト開始手段,3cは開始表示
手段,3dはテスト終了検出手段,3eは終了表示手
段,4はテーブル,5は処理装置1に複数個接続された
RAM,ROM,ディスク装置等の各ユニット,6は表
示部である。
の各テストを実行する時に,テストを開始する前の段
階,テスト開始の段階,テスト終了の段階の各状況毎に
表示部に表示を行うことによりテスト実行中の処理装置
の障害またはテストプログラムの異常を見落とすことを
防止するものである。
通信装置等の装置に障害等が発生して停止すると,処理
装置1は自己診断部2を起動する。自己診断部2には,
テスト実行部3が設けられ,ここで各ユニット5に対応
した複数のテストを順番に実行する。一つのユニットに
ついて自己診断を行うためにテスト実行部3が起動され
ると,最初に準備状態が完了したことを準備表示手段3
aが表示する制御を行う。すなわち,テーブル4には自
己診断部2におけるテスト実行中に表示される文字デー
タが格納されており,準備表示手段3aは,テーブル4
から対応する「準備表示」の文字を取り出して表示部6
に表示する制御を行う。もし,この表示が停止(非表
示)の場合は,処理装置の障害の可能性が高く,その他
に診断実行部のプログラムの異常の可能性がある。但
し,診断プログラムは予め十分にデバッグが行われるの
でその確率は低い。
始手段3bにより最初のテスト対象となるユニットにつ
いての試験を開始し,続いて開始表示手段3cが動作し
て,テーブル4を参照して,「テスト開始」を表示部6
に表示する制御を行う。この後,テスト終了検出手段3
dが現在行っているユニットに関するテストが終了した
かを検出する。テスト終了を検出すると,終了表示手段
3eがテーブル4から「テスト終了」を表示部6に表示
する制御を行う。
ると,次のユニットについてテスト実行部3が続いて起
動され,上記と同様に各診断の状況が表示部6に表示さ
れ,必要な全てのテストが終了するまで順次テストが実
行される。
表示」を行った後,テストが開始された時に「テスト
中」の状態表示をしてテスト終了で表示を停止するよう
に構成することができる。
ム制御のプロセッサを内蔵する各種の計算機装置,交換
機等の通信装置,各種の制御装置に実施することがで
き,図2には本発明が実施されるシステム構成の例を示
す。
サ,21はマイクロプロセッサ内のプログラム制御部,
22は自己診断プログラムをディスク装置からメモリ
(RAM)にローディングするローダ,23はバス,2
4は自己診断プログラムを含むプログラムを格納するデ
ィスク装置(DISKで表示),25はRAM,26は
ROM,27は表示部,28,29は各種の入出力部を
表す。
像を表示するCRT等のディスプレイ装置や,またはこ
のシステムを構成する装置(計算機や通信装置等)に取
付けられた複数桁の文字表示素子(液晶やLED)を備
えた表示パネルにより構成することができる。
2に示す構成においてマイクロプロセッサ20のプログ
ラム制御部21により実行される。図4は表示部に表示
される自己診断状況の表示例である。
なって停止すると,自己診断の動作が開始される。最初
に,マイクロプロセッサ20のローダ22が駆動されて
自己診断のプログラムをディスク装置24からRAM2
5にローディングする(図3のS1)。このローディン
グされたプログラムには自己診断状況を表示するための
各表示データが格納された表示データテーブル(図1の
テーブル4に対応)が含まれる。
ログラムにより決められた最初のテスト(テスト1とす
る)を起動する前の処理として,「準備」状態を表示す
る表示制御が行われる(同S2)。この場合,表示デー
タテーブルから対応する表示データが取り出されて表示
部27に表示される。従って,自己診断を起動しても,
この準備状態の表示が表示部27に出力されない場合
は,マイクロプロセッサ20の障害を疑うことができ
る。
プログラムを起動し(図3のS3),続いて「開始」状
態を表示する制御が行われる(同S4)。この時,テス
ト1が開始される。テスト1が開始されると,そのプロ
グラムに従って,対象となるユニット(図2のバス23
に接続する装置の一つ)に対しテストを実行する。その
テストが終了したか否かが判断されて(同S5),終了
した場合は「終了」状態を表示する制御が行われる(同
S6)。この後,全部のテストが終了したか判別し(同
S7),終了していない場合は,次のテスト(この場
合,テスト2)に移行する(同S8)。次のテストにお
いても,最初に「準備」状態を表示する制御が行われ
(同S2),以下,S3〜S7の上記と同様の処理が実
行される。
了処理開始」状態の表示制御が行われ(同S9),続い
て全テスト終了処理を開始し(同S10),全テスト終
了処理の完了(同S11)により,「全テスト終了処理
完了」状態の表示制御が行われ(同S12),自己診断
の処理が終了する。
ト実行中」の表示を行うようにすることができる。その
場合,「準備」状態の表示の後に,テスト1の「開始」
状態の表示を行う時に,「テスト1実行中」を表示する
ようにして,終了すると「テスト1実行中」の表示を停
止するように処理を行う。
る。この例は,上記図3の処理に対応し,図4のaに示
す「T01P」はテスト1の準備状態を表し,もし,こ
の表示が発生しないとマイクロプロセッサ20の障害の
可能性が高い。但し,診断プログラムの異常の可能性も
考えられるが,このような異常はデバッグやプログラム
のトレースにより確認できる。
状態を表し,この後dに示すようにテスト2の準備状態
が表示されて,e,fのようにテスト2の開始,終了の
各状態が表示される。続いて,図示されないがテスト
3,テスト4等の各テストについても同様に「準備」状
態の表示,「開始」,「終了」の表示が行われる。
うに「全テスト終了処理開始」の状態が表示され,この
処理が完了すると図4のhに示す「全テスト終了処理完
了」状態が表示される。
とされていたマイクロプロセッサの起動前の障害を認識
することができる。
うかの確認ができるため,誤った被疑個所を指摘する可
能性を減少することができる。さらに,診断プログラム
のデバッグ時において追跡効果を向上することができ
る。
である。
す図である。
Claims (1)
- 【請求項1】 処理装置及び複数のユニットと共に表示
部を備えた装置における自己診断状況表示方式におい
て, 処理装置に設けられた自己診断部は,接続された各ユニ
ットについて自己診断のテストを行うテスト実行部を備
え, 前記テスト実行部は,テストの起動時に準備状態である
ことを示す情報と,テストの対象であるユニットを示す
情報とを前記表示部に表示し, 続くテスト開始時に開始状態であることを示す情報と,
テストの対象であるユニットを示す情報を前記表示部に
表示してテストを開始し, テスト終了時に終了状態を示す情報と,テストの対象で
あるユニットを示す情報とを前記表示部に表示し, 全てのテスト対象となるユニットのテストの終了時に,
全テスト終了処理の開始状態を示す情報を前記表示部に
表示して全テスト終了処理をし, 全テスト終了処理の完了時に,全テスト終了処理の完了
状態を示す情報を前記表示部に表示すること, を特徴とする自己診断状況表示方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22490194A JP3315266B2 (ja) | 1994-09-20 | 1994-09-20 | 自己診断状況表示方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22490194A JP3315266B2 (ja) | 1994-09-20 | 1994-09-20 | 自己診断状況表示方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0887426A JPH0887426A (ja) | 1996-04-02 |
JP3315266B2 true JP3315266B2 (ja) | 2002-08-19 |
Family
ID=16820935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22490194A Expired - Fee Related JP3315266B2 (ja) | 1994-09-20 | 1994-09-20 | 自己診断状況表示方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3315266B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3723375B2 (ja) * | 1999-03-26 | 2005-12-07 | 富士通株式会社 | 自動取引装置 |
EP2360594B1 (en) | 2008-11-27 | 2014-12-17 | Fujitsu Limited | Information processing apparatus, processing unit switching method, and processing unit switching program |
-
1994
- 1994-09-20 JP JP22490194A patent/JP3315266B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0887426A (ja) | 1996-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
JP3315266B2 (ja) | 自己診断状況表示方式 | |
JPH05101697A (ja) | Lsi用故障診断回路 | |
JP2679575B2 (ja) | 入出力チャネルの障害処理システム | |
JPH1115661A (ja) | Cpuの自己診断方法 | |
JP2878014B2 (ja) | Ram試験方式 | |
JPH10177503A (ja) | 装置診断制御方式 | |
JPH07121409A (ja) | 性能評価装置 | |
JPH07334385A (ja) | 保守診断機能の検証方法 | |
JP2831480B2 (ja) | 情報処理装置の障害検知方法 | |
JPS5849900B2 (ja) | Ipl時の診断方式 | |
JPH03294934A (ja) | 高級プログラム言語用デバッガ | |
JP2833928B2 (ja) | 診断初期化方式 | |
JP2635777B2 (ja) | プログラマブル・コントローラ | |
JPS6051961A (ja) | 初期プログラムロ−ド処理方式 | |
JP3143400B2 (ja) | 端末エミュレータ用解析ツール | |
JPH02232740A (ja) | サービスプロセッサの試験方式 | |
JPH01189735A (ja) | マイクロプログラムの診断方式 | |
JPH01184551A (ja) | プログラムのデバッギング方式 | |
JPH01162094A (ja) | ボタン電話装置 | |
JPS62260234A (ja) | 故障診断装置 | |
JPH11191072A (ja) | デバッグのブレイク処理方法及びデバッグ処理装置 | |
JPH02244232A (ja) | 情報処理装置 | |
JP2001202272A (ja) | デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体 | |
JPS61177548A (ja) | 再試行制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |