JPH02244232A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02244232A JPH02244232A JP6366689A JP6366689A JPH02244232A JP H02244232 A JPH02244232 A JP H02244232A JP 6366689 A JP6366689 A JP 6366689A JP 6366689 A JP6366689 A JP 6366689A JP H02244232 A JPH02244232 A JP H02244232A
- Authority
- JP
- Japan
- Prior art keywords
- diagnosis
- function
- flag
- self
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 29
- 238000004092 self-diagnosis Methods 0.000 claims abstract description 14
- 230000010365 information processing Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御方式の情報処理装置
に係り特に、自己診断方式に関するものである。
に係り特に、自己診断方式に関するものである。
従来の装置は、第２図に示すように、電源投入後、初期
プログラムロード（ＩＰＬ）迄の間に、下記のような動
作が実行される。電源投入（２００）、装置全体のリセ
ット処理（２１０）、ＣＰＵ自己診断（２２０）、メモ
リ診断（２３０）、キャッシュ機構（Ｂ Ｓ）、浮動少
数点演逗機構（ＦＰＵ）等。
プログラムロード（ＩＰＬ）迄の間に、下記のような動
作が実行される。電源投入（２００）、装置全体のリセ
ット処理（２１０）、ＣＰＵ自己診断（２２０）、メモ
リ診断（２３０）、キャッシュ機構（Ｂ Ｓ）、浮動少
数点演逗機構（ＦＰＵ）等。
付加機構の診断（２４０）後、マイクロプログラムロー
ド（ＩＭＰＬ）（２５０）、ＩＰＬ（２６０）が行なわ
れる。前記−事の診断及び、ＩＭＰＬの過程において、
障害が発見されると、障害部位の表示（２７０）を行な
うと同時に、リトライ回数の判定（２８０）を行ない、
リトライオーバーであれば、システム停止、リトライオ
ーバーでなければ、電源投入直後のリセット処理（２１
０）から処理を再開するようになっていた。
ド（ＩＭＰＬ）（２５０）、ＩＰＬ（２６０）が行なわ
れる。前記−事の診断及び、ＩＭＰＬの過程において、
障害が発見されると、障害部位の表示（２７０）を行な
うと同時に、リトライ回数の判定（２８０）を行ない、
リトライオーバーであれば、システム停止、リトライオ
ーバーでなければ、電源投入直後のリセット処理（２１
０）から処理を再開するようになっていた。
なおこの種の装置として関連するものには例えば特開昭
６２−１８４５３９号等が挙げられる。
６２−１８４５３９号等が挙げられる。
前記従来技術では、電源投入（２００）から、ＩＰＬ
（２６０）迄の間に障害が発見されると、電源投入直後
のリセット処理（２１０）からりトド処理（２１０）
、ＣＰＵ自己診断（２２０）、メモリ診断（２３０）が
再び行なわれることになリ、システムの構成が大きくな
ればなるほど、自己診断のりトライに時間を要するとい
う問題があった・ 本発明の目的は、前述のような従来技術の問題点に対し
、自己診断の機能単位に診断終了済フラグを設ることに
より、装置立上げリトライ時の。
（２６０）迄の間に障害が発見されると、電源投入直後
のリセット処理（２１０）からりトド処理（２１０）
、ＣＰＵ自己診断（２２０）、メモリ診断（２３０）が
再び行なわれることになリ、システムの構成が大きくな
ればなるほど、自己診断のりトライに時間を要するとい
う問題があった・ 本発明の目的は、前述のような従来技術の問題点に対し
、自己診断の機能単位に診断終了済フラグを設ることに
より、装置立上げリトライ時の。
時間短縮を図ることができる情報処理装置を提供するこ
とにある。
とにある。
上記目的は、自己診断の各機能単位に、診断終了済フラ
グを持ち、パワーオン時は、リセット状態に、また各機
能の診断終了時には、それぞれに対応するフラグをセッ
トする。そして、各機能の診断を行なうにあたっては、
まず１診断を始める前に、それぞれの機能に対応するフ
ラグのチエツクを行ない、フラグがリセットされていれ
ば、診断を行ない、またフラグがセットされていれば当
該機能の診断をスキップさせることにより達成できる。
グを持ち、パワーオン時は、リセット状態に、また各機
能の診断終了時には、それぞれに対応するフラグをセッ
トする。そして、各機能の診断を行なうにあたっては、
まず１診断を始める前に、それぞれの機能に対応するフ
ラグのチエツクを行ない、フラグがリセットされていれ
ば、診断を行ない、またフラグがセットされていれば当
該機能の診断をスキップさせることにより達成できる。
パワーオン直後は１診断の各機能に対応した、診断済フ
ラグはリセットされている為、自己診断の各機能は、全
て実行される。一方リトライ時は、以前の診断で正常に
終了した機能の診断は、スキップされる為、リトライ動
作が高速に行なえる。
ラグはリセットされている為、自己診断の各機能は、全
て実行される。一方リトライ時は、以前の診断で正常に
終了した機能の診断は、スキップされる為、リトライ動
作が高速に行なえる。
以下本発明の一実施例について図を用いて説明する。第
１図は１本発明の一実施例で、電源投入から、ＩＰＬま
でのフローである。第３図は、各機能単位の自己診断終
了状態を示すフラグである。
１図は１本発明の一実施例で、電源投入から、ＩＰＬま
でのフローである。第３図は、各機能単位の自己診断終
了状態を示すフラグである。
第１図に示すように、電源（１００）が投入されると、
まず各種レジスタ等のリセット処理（１０５）が実行さ
れる０次に、ＣＰＵ診断済フラグ（３００）をチエツク
しく１１０）、診断床であれば、ＣＰＵの診断（１１５
）を実行後ＣＰＵ診断済フラグ（３００）をセット（１
１８）する、方診断済であれば、ＣＰＵの診断（１１５
）をスキップする０次に、メモリ診断済フラグ（３１０
）をチエツクしく１２０）、診断床であれば、メモリの
診断（１２５）を実行後、メモリ診断済フラグ（３１０
）をセット（１２８）する、一方診断済であれば、メモ
リの診断（１２５）をスキップする１次に付加機構診断
済フラグ（３２０）をチエツクしく１３０）診断床であ
れば、付加機構の診断（１３５）を実行後、付加機構診
断済フラグ（３２０）をセット（１３８）する、一方診
断済であれば、付加機構の診断（１３５）をスキップす
る。次にＩＭＰＬ済フラグ（３３０）をチエツクしく１
４０）、ＩＭＰＬ末であれば、ＩＭＰＬ（１４０）実行
後、ＩＭＰＬ済フラグ（３３０）をセット（１４８）す
る、一方ＩＭＰＬ済であればＩＭＰＬ （１４５）をス
キップする。そして、工ＰＬ （１５０）に至る。
まず各種レジスタ等のリセット処理（１０５）が実行さ
れる０次に、ＣＰＵ診断済フラグ（３００）をチエツク
しく１１０）、診断床であれば、ＣＰＵの診断（１１５
）を実行後ＣＰＵ診断済フラグ（３００）をセット（１
１８）する、方診断済であれば、ＣＰＵの診断（１１５
）をスキップする０次に、メモリ診断済フラグ（３１０
）をチエツクしく１２０）、診断床であれば、メモリの
診断（１２５）を実行後、メモリ診断済フラグ（３１０
）をセット（１２８）する、一方診断済であれば、メモ
リの診断（１２５）をスキップする１次に付加機構診断
済フラグ（３２０）をチエツクしく１３０）診断床であ
れば、付加機構の診断（１３５）を実行後、付加機構診
断済フラグ（３２０）をセット（１３８）する、一方診
断済であれば、付加機構の診断（１３５）をスキップす
る。次にＩＭＰＬ済フラグ（３３０）をチエツクしく１
４０）、ＩＭＰＬ末であれば、ＩＭＰＬ（１４０）実行
後、ＩＭＰＬ済フラグ（３３０）をセット（１４８）す
る、一方ＩＭＰＬ済であればＩＭＰＬ （１４５）をス
キップする。そして、工ＰＬ （１５０）に至る。
電源投入（１００）からＩＰＬ （１５０）に至るまで
の過程で、障害が検出されれば、障害部位の表示（１５
５）を行ない１次に自己診断のりトライオーバーチエツ
ク（１６０）を行ないりトライオーバーなら停止（１６
５）−リトライ可能なら、リセット処理（１０５）より
再び実行される。
の過程で、障害が検出されれば、障害部位の表示（１５
５）を行ない１次に自己診断のりトライオーバーチエツ
ク（１６０）を行ないりトライオーバーなら停止（１６
５）−リトライ可能なら、リセット処理（１０５）より
再び実行される。
例えば、付加機構の診断（１３５）で障害が発見される
と、付加機構の診断（１３５）で障害が発見されたこと
の表示（１５５）、リトライオーバーチエツク（１６０
）を至で再びリセット処理（１０５）から実行される０
次にＣＰＵ診断済フラグ（３００）をチエツクし、既に
診断済である為、ＣＰＵの診断（１１０）はスキップさ
れる。
と、付加機構の診断（１３５）で障害が発見されたこと
の表示（１５５）、リトライオーバーチエツク（１６０
）を至で再びリセット処理（１０５）から実行される０
次にＣＰＵ診断済フラグ（３００）をチエツクし、既に
診断済である為、ＣＰＵの診断（１１０）はスキップさ
れる。
次に、メモリ診断済フラグ（３１０）をチエツクし既に
、診断済である為、メモリの診断（１２５）はスキップ
される。次に、付加機構診断済フラグ（３２０）をチエ
ツクしく１３０）、診断床である為、付加機構の診断（
１３５）が再び実行されるが、リトライ時は、上記のよ
うにしてＣＰＵの診断及び、メモリの診断（１２５）が
スキップされるのでリトライ処理が高速に行なえる。
、診断済である為、メモリの診断（１２５）はスキップ
される。次に、付加機構診断済フラグ（３２０）をチエ
ツクしく１３０）、診断床である為、付加機構の診断（
１３５）が再び実行されるが、リトライ時は、上記のよ
うにしてＣＰＵの診断及び、メモリの診断（１２５）が
スキップされるのでリトライ処理が高速に行なえる。
〔発明の効果〕
本発明によれば、自己診断りトライ時、以前に診断を通
過した機能はスキップされるので、リトライ処理が高速
に行なえ、る効果がある。
過した機能はスキップされるので、リトライ処理が高速
に行なえ、る効果がある。
第１図は１本発明の一実施例で、電源投入からＩ Ｐ
Ｌまでの処理を示すフローチャート、第２図は、従来技
術による電源投入からＩＰＬまでの処理を示すフローチ
ャート、第３図は、本発明で使用する各機能単位での１
診断済フラグのフォーマット図である。 １４５．２５０・・・マイクロプログラムロード。 １５０．２６０・・・初期プログラムロード。
Ｌまでの処理を示すフローチャート、第２図は、従来技
術による電源投入からＩＰＬまでの処理を示すフローチ
ャート、第３図は、本発明で使用する各機能単位での１
診断済フラグのフォーマット図である。 １４５．２５０・・・マイクロプログラムロード。 １５０．２６０・・・初期プログラムロード。
Claims (1)
- １、自己診断機能を持つマイクロプログラム制御の情報
処理装置において、各機能の自己診断単位に、診断終了
済フラグを設けることにより、装置立上げリトライ時の
、時間短縮を図ることができることを特徴とする情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6366689A JPH02244232A (ja) | 1989-03-17 | 1989-03-17 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6366689A JPH02244232A (ja) | 1989-03-17 | 1989-03-17 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244232A true JPH02244232A (ja) | 1990-09-28 |
Family
ID=13235897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6366689A Pending JPH02244232A (ja) | 1989-03-17 | 1989-03-17 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244232A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011555A1 (fr) * | 1998-08-21 | 2000-03-02 | Fujitsu Limited | Methode de verification initiale |
-
1989
- 1989-03-17 JP JP6366689A patent/JPH02244232A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011555A1 (fr) * | 1998-08-21 | 2000-03-02 | Fujitsu Limited | Methode de verification initiale |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02244232A (ja) | 情報処理装置 | |
| JP3192229B2 (ja) | 装置周辺部の診断機能を持つ情報処理装置 | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPS62107354A (ja) | マイクロプログラム制御装置 | |
| JPH05165737A (ja) | メモリ試験方式 | |
| JPH05173829A (ja) | エラー発生方法 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH02122335A (ja) | Ｒａｓ回路の試験方法 | |
| JPH07168768A (ja) | 初期自己診断方法 | |
| JPH0148563B2 (ja) | ||
| JPS6167146A (ja) | 擬似障害発生方式 | |
| JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
| JPS62194549A (ja) | Ｃｐｕ―ｉｏ並列動作シミュレーション方法 | |
| JPS59206941A (ja) | デ−タ処理装置 | |
| JPS63316242A (ja) | 診断方式 | |
| JPH081607B2 (ja) | 情報処理システムにおける擬似障害発生方式 | |
| JPH0887426A (ja) | 自己診断状況表示方式 | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JPH04243431A (ja) | 障害処理機能の評価方式 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JPS61235955A (ja) | プログラムのデバツグ方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPS62175838A (ja) | シフトアウト・デ−タの収集方式 | |
| JPH04283835A (ja) | 推論システム |