JPS62107354A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS62107354A JPS62107354A JP60247338A JP24733885A JPS62107354A JP S62107354 A JPS62107354 A JP S62107354A JP 60247338 A JP60247338 A JP 60247338A JP 24733885 A JP24733885 A JP 24733885A JP S62107354 A JPS62107354 A JP S62107354A
- Authority
- JP
- Japan
- Prior art keywords
- read
- microprogram
- control
- register
- control memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータ処理装置におけるマイクロプログラム制
御装置に関し、特にマイクロプログラムを格納する制御
記憶の故障検出方式に関する。
御装置に関し、特にマイクロプログラムを格納する制御
記憶の故障検出方式に関する。
（従来の技術）
従来、この種のマイクロプログラム制御装置はマイクロ
プログラムを実行する際に、制御記憶から読出され、ま
さに実行しようとしている制御記憶ワードのデータをチ
ェックしていた。
プログラムを実行する際に、制御記憶から読出され、ま
さに実行しようとしている制御記憶ワードのデータをチ
ェックしていた。
（発明が解決しようとする問題点）
上述した従来のマイクロプログラム制御装置では、マイ
クロプログラムを実行する際にチェックを行っていた。
クロプログラムを実行する際にチェックを行っていた。
従って、例えばソフトウェア命令実行のマイクロプログ
ラムルーチンにおいて、ソフトウェア命令の再試行が不
可能な領域で障害を検出した場合には、実行中のジョブ
があれば中断させ、Ｏ８のニュークリアス領域であれば
システムの停止を引起す。
ラムルーチンにおいて、ソフトウェア命令の再試行が不
可能な領域で障害を検出した場合には、実行中のジョブ
があれば中断させ、Ｏ８のニュークリアス領域であれば
システムの停止を引起す。
すなわち、上記従来技術においては、マイクロプログラ
ム実行の際に障害が検出され、その障害を検出したマイ
クロ命令語のプログラムステップが、例えばソフトウェ
ア命令処理であるとともに、命令の再試行が不可能なス
テップであった場合には、実行中のジョブの停止やシス
テムの停止は避けられないと云う欠点がある。
ム実行の際に障害が検出され、その障害を検出したマイ
クロ命令語のプログラムステップが、例えばソフトウェ
ア命令処理であるとともに、命令の再試行が不可能なス
テップであった場合には、実行中のジョブの停止やシス
テムの停止は避けられないと云う欠点がある。
本発明の目的は、マイクロプログラムが非動作のときに
は制御記憶の固定番地でループするのではなく、出力と
して固定パターンを発生して実行を継続し、制御記憶で
はチェック機能のみを有効化して順次、読出されたデー
タにより制御記憶の診断を行うことにより上記欠点を除
去し、ジョブの中断やシステムの停止を引起すことがで
きるように構成したマイクロプログラム制御装置を提供
することにある。
は制御記憶の固定番地でループするのではなく、出力と
して固定パターンを発生して実行を継続し、制御記憶で
はチェック機能のみを有効化して順次、読出されたデー
タにより制御記憶の診断を行うことにより上記欠点を除
去し、ジョブの中断やシステムの停止を引起すことがで
きるように構成したマイクロプログラム制御装置を提供
することにある。
（問題点を解決するための手段）
本発明によるマイクロプログラム制御装置は制御記憶と
、読出しアドレスレジスタと、制御記憶読出しレジスタ
と、スキャンアドレスレジスタと、アイドル表示Ｆ／Ｆ
と、読出しアドレス選択回路と、制御データ切替え回路
とを具備して構成したものである。
、読出しアドレスレジスタと、制御記憶読出しレジスタ
と、スキャンアドレスレジスタと、アイドル表示Ｆ／Ｆ
と、読出しアドレス選択回路と、制御データ切替え回路
とを具備して構成したものである。
制御記憶は、一連のマイクロプログラムを格納するため
のものである。
のものである。
読出しアドレスレジスタは制御記憶の記憶位置を示し、
マイクロプログラムの実行を制御するためのものである
。
マイクロプログラムの実行を制御するためのものである
。
制御記憶読出しレジスタは、読出しアドレスレジスタに
よって指示される制御記憶から読出された内容を保持し
、被制御部へ動作指示を与えるとともに、読出された制
御記憶の内容の正当性をチェックするためのものである
。
よって指示される制御記憶から読出された内容を保持し
、被制御部へ動作指示を与えるとともに、読出された制
御記憶の内容の正当性をチェックするためのものである
。
スキャンアドレスレジスタはインクリメント機能を有し
、制御記憶の記憶位置を示すためのものである。
、制御記憶の記憶位置を示すためのものである。
アイドル表示Ｆ／Ｆはマイクロプログラムにより処理さ
れる事象が存在せず、マイクロプログラム非動作状態で
あることを示すためのものである。
れる事象が存在せず、マイクロプログラム非動作状態で
あることを示すためのものである。
読出しアドレス選択回路は読出しアドレスレジスタの内
容、あるいはスキャンアドレスレジスタの内容をアイド
ル表示にセットされた値に応じて選択するためのもので
ある。
容、あるいはスキャンアドレスレジスタの内容をアイド
ル表示にセットされた値に応じて選択するためのもので
ある。
制御データ切替え回路は、制御記憶読出しレジスタの出
力をアイドル表示Ｆ／Ｆにセットされた値に応じて無効
化するか、あるいは固定パターンを発生させるように切
替えるためのものである。
力をアイドル表示Ｆ／Ｆにセットされた値に応じて無効
化するか、あるいは固定パターンを発生させるように切
替えるためのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。
一実施例を示すブロック図である。
第１図をとおいて、１は制御記憶、２は読出しアドレス
レジスタ、３は制御記憶読出しレジスタ、４はスキャン
アドレスレジスタ、５はアイドル表示Ｆ／Ｆ、６は読出
しアドレス選択回路、７は制御データ切替え回路、８は
制御回路である。
レジスタ、３は制御記憶読出しレジスタ、４はスキャン
アドレスレジスタ、５はアイドル表示Ｆ／Ｆ、６は読出
しアドレス選択回路、７は制御データ切替え回路、８は
制御回路である。
第１図において、制御記憶１は複数のマイクロ命令語か
ら成るマイクロプログラムを格納する。読出しアドレス
レジスタ２は制御記憶１の読出しアドレスを保持し、現
在実行中のマイクロプログラムの次に実行しようとする
マイクロ命令語を指示する。
ら成るマイクロプログラムを格納する。読出しアドレス
レジスタ２は制御記憶１の読出しアドレスを保持し、現
在実行中のマイクロプログラムの次に実行しようとする
マイクロ命令語を指示する。
制御記憶読出しレジスタ３は読出しアドレスレジスタ２
によって指示されたマイクロ命令語を読出して保持し、
制御データ切替え回路７を経由して被制御部へ動作を指
示する。スキャンアドレスレジスタ４は読出しアドレス
レジスタ２と同様に、制御記憶１の読出しアドレスを保
持する。読出しアドレス選択回路６は、読出しアドレス
レジスタ２の内容か、あるいはスキャンアドレスレジス
タ４の内容かを切替えて選択し、これを制御記憶１へ与
える。
によって指示されたマイクロ命令語を読出して保持し、
制御データ切替え回路７を経由して被制御部へ動作を指
示する。スキャンアドレスレジスタ４は読出しアドレス
レジスタ２と同様に、制御記憶１の読出しアドレスを保
持する。読出しアドレス選択回路６は、読出しアドレス
レジスタ２の内容か、あるいはスキャンアドレスレジス
タ４の内容かを切替えて選択し、これを制御記憶１へ与
える。
アイドル表示Ｆ／Ｆ５は制御回路８によって制御され、
マイクロプログラムが非動作となったときにセットされ
る。
マイクロプログラムが非動作となったときにセットされ
る。
制御回路８は本マイクロプログラム制御装置の全体を制
御する制御回路であり、マイクロプログラムの実行を管
理する。
御する制御回路であり、マイクロプログラムの実行を管
理する。
次に、第１図を診照して本実施例の動作について説明す
る。
る。
通常、例えばソフトウェア命令を実行するマイクロプロ
グラムを実行する場合には、このマイクロプログラムの
先頭のマイクロ命令語を指示するアドレスが、制御回路
８から読出しアドレスレジスタ２にセットされて実行が
開始される。以降、このマイクロプログラムにより順次
、次に実行するマイクロ命令語のアドレスがセットされ
て実行される。ごの場合には当然であるが、アイドル表
示Ｆ／Ｆ５の値は０”になっている。このようにしてマ
イクロ命令が実行され、ソフトウェア命令のマイクロプ
ログラムの実行がすべて終了する前に、最後のマイクロ
命令語で処理終了のマイクロコマンドが発せられて制御
回路８へ上記終了が通知される。制御回路８は、次に実
行すべきソフトウェア命令、あるいはその他の処理すべ
き事象の先頭アドレスを生成し、上記と同様に次のマイ
クロプログラムを起動する。
グラムを実行する場合には、このマイクロプログラムの
先頭のマイクロ命令語を指示するアドレスが、制御回路
８から読出しアドレスレジスタ２にセットされて実行が
開始される。以降、このマイクロプログラムにより順次
、次に実行するマイクロ命令語のアドレスがセットされ
て実行される。ごの場合には当然であるが、アイドル表
示Ｆ／Ｆ５の値は０”になっている。このようにしてマ
イクロ命令が実行され、ソフトウェア命令のマイクロプ
ログラムの実行がすべて終了する前に、最後のマイクロ
命令語で処理終了のマイクロコマンドが発せられて制御
回路８へ上記終了が通知される。制御回路８は、次に実
行すべきソフトウェア命令、あるいはその他の処理すべ
き事象の先頭アドレスを生成し、上記と同様に次のマイ
クロプログラムを起動する。
ところが、例えば次に実行すべきソフトウェア命令が未
だ主記憶装置から取込まれていないか、あるいはソフト
ウェア命令のオペランドが未だ主記憶装置から取込まれ
ていない場合には、マイクロプログラムが開始できない
。このような状況下にあっては、制御回路８はアイドル
表示Ｆ／Ｆ ｓをセットし、マイクロプログラム制御装
置を非動作状態にセットする。アイドル表示Ｆ／Ｆ５が
セットされると、制御データ切替え回路７が固定パター
ンを出力するように切替えられ、被制御部への指示は抑
止される。同時に、読出しアドレス選択回路６では、ス
キャンアドレスレジスタ４を選択する。
だ主記憶装置から取込まれていないか、あるいはソフト
ウェア命令のオペランドが未だ主記憶装置から取込まれ
ていない場合には、マイクロプログラムが開始できない
。このような状況下にあっては、制御回路８はアイドル
表示Ｆ／Ｆ ｓをセットし、マイクロプログラム制御装
置を非動作状態にセットする。アイドル表示Ｆ／Ｆ５が
セットされると、制御データ切替え回路７が固定パター
ンを出力するように切替えられ、被制御部への指示は抑
止される。同時に、読出しアドレス選択回路６では、ス
キャンアドレスレジスタ４を選択する。
いっぽう、スキャンアドレスレジスタ４はアイドル表示
Ｆ／Ｆ ５の値が”１′”のときに＋１だけ増分され、
アドレスが更新される。
Ｆ／Ｆ ５の値が”１′”のときに＋１だけ増分され、
アドレスが更新される。
従って、以上から判明するようにアイドル表示Ｆ／Ｆ
５の値が°′１”になった場合には、スキャンアドレス
レジスタ４により制御記憶１の内容が順次、制御記憶読
出しレジスタ３．に読出される。
５の値が°′１”になった場合には、スキャンアドレス
レジスタ４により制御記憶１の内容が順次、制御記憶読
出しレジスタ３．に読出される。
なお、制御記憶読出しレジスタ３はチェック機能を有し
、１制御記憶１から読出されたデータ（マイクロ命令語
）の正当性を常時チェックしている。もし、読出された
データに異常があった場合には、障害処理装置に対して
障害処理要求を送出する。
、１制御記憶１から読出されたデータ（マイクロ命令語
）の正当性を常時チェックしている。もし、読出された
データに異常があった場合には、障害処理装置に対して
障害処理要求を送出する。
次に、ソフトウェア命令実行の準備ができてマイクロプ
ログラムを起動する場合には、次のマイクロプロクラム
の先頭アドレスが読出しアドレスレジスタ２へ設定され
、アイドル表示Ｆ／Ｆ５がリセットされる。そこで、ス
キャンアドレスレジスタ４は更新を停止し、次にマイク
ロプログラム制御装置が非動作状態になるのを待機する
。
ログラムを起動する場合には、次のマイクロプロクラム
の先頭アドレスが読出しアドレスレジスタ２へ設定され
、アイドル表示Ｆ／Ｆ５がリセットされる。そこで、ス
キャンアドレスレジスタ４は更新を停止し、次にマイク
ロプログラム制御装置が非動作状態になるのを待機する
。
以上、本発明の一実施例について説明した。
この他、スキャンアドレスレジスタの内容は常時更新し
、信号の遅延時間を配慮して読出しアドレス選択回路と
制御記憶との間に共通の読出しアドレスレジスタを設け
る方式も可能である。
、信号の遅延時間を配慮して読出しアドレス選択回路と
制御記憶との間に共通の読出しアドレスレジスタを設け
る方式も可能である。
（発明の効果）
以上説明したように本発明は、マイクロプログラムが非
動作状態のときには制御記憶の固定番地でループするの
ではなく、出力として固定パターンを発生して実行を継
続し、制御記憶ではチェック機能のみを有効化して順次
、読出されたデータにより制御記憶の診断を行うことに
より、早期に障害を検出することができ、１００チの再
試行が可能となり、間欠故障を回避することが可能とな
ると云う効果がある。また、障害部分の切離しが可能な
マイクロプログラム制御装置では、障害部分を切離して
処理を続行でざｗｃエフ効未がある。
動作状態のときには制御記憶の固定番地でループするの
ではなく、出力として固定パターンを発生して実行を継
続し、制御記憶ではチェック機能のみを有効化して順次
、読出されたデータにより制御記憶の診断を行うことに
より、早期に障害を検出することができ、１００チの再
試行が可能となり、間欠故障を回避することが可能とな
ると云う効果がある。また、障害部分の切離しが可能な
マイクロプログラム制御装置では、障害部分を切離して
処理を続行でざｗｃエフ効未がある。
第１図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。 １・・・制御記憶 ２〜４・・・レジスタ５・
・・Ｆ／Ｆ ６・・・選択回路７・・・切
替え回路 ８・・・制御回路特許出願人 日本
電気株式会社 代理人弁理士 井 ノ ロ 壽 ２１図
一実施例を示すブロック図である。 １・・・制御記憶 ２〜４・・・レジスタ５・
・・Ｆ／Ｆ ６・・・選択回路７・・・切
替え回路 ８・・・制御回路特許出願人 日本
電気株式会社 代理人弁理士 井 ノ ロ 壽 ２１図
Claims (1)
- 一連のマイクロプログラムを格納するための制御記憶と
、前記制御記憶の記憶位置を示し、マイクロプログラム
の実行を制御するための読出しアドレスレジスタと、前
記読出しアドレスレジスタによって指示される前記制御
記憶から読出された内容を保持し、被制御部へ動作指示
を与えるとともに、読出された前記制御記憶の内容の正
当性をチェックするための制御記憶読出しレジスタと、
インクリメント機能を有し、前記制御記憶の記憶位置を
示すためのスキャンアドレスレジスタと、前記マイクロ
プログラムにより処理される事象が存在せず、マイクロ
プログラム非動作状態であることを示すためのアイドル
表示Ｆ／Ｆと、前記読出しアドレスレジスタの内容、あ
るいは前記スキャンアドレスレジスタの内容を前記アイ
ドル表示Ｆ／Ｆにセットされた値に応じて選択するため
の読出しアドレス選択回路と、前記制御記憶読出しレジ
スタの出力を前記アイドル表示Ｆ／Ｆにセットされた値
に応じて無効化するか、あるいは固定パターンを発生さ
せるように切替えるための制御データ切替え回路とを具
備して構成したことを特徴とするマイクロプログラム制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247338A JPS62107354A (ja) | 1985-11-05 | 1985-11-05 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247338A JPS62107354A (ja) | 1985-11-05 | 1985-11-05 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62107354A true JPS62107354A (ja) | 1987-05-18 |
Family
ID=17161920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60247338A Pending JPS62107354A (ja) | 1985-11-05 | 1985-11-05 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62107354A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07219858A (ja) * | 1994-01-28 | 1995-08-18 | Kofu Nippon Denki Kk | 情報処理装置 |
| JP2011512603A (ja) * | 2008-02-21 | 2011-04-21 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 計算ユニットのプログラムメモリを検査するための装置 |
-
1985
- 1985-11-05 JP JP60247338A patent/JPS62107354A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07219858A (ja) * | 1994-01-28 | 1995-08-18 | Kofu Nippon Denki Kk | 情報処理装置 |
| JP2011512603A (ja) * | 2008-02-21 | 2011-04-21 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 計算ユニットのプログラムメモリを検査するための装置 |
| US8464100B2 (en) | 2008-02-21 | 2013-06-11 | Robert Bosch Gmbh | System for checking a program memory of a processing unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| JPS62107354A (ja) | マイクロプログラム制御装置 | |
| JPS6363935B2 (ja) | ||
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JP3171615B2 (ja) | データ転送のリトライ制御方式 | |
| JPS6167146A (ja) | 擬似障害発生方式 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPS62194549A (ja) | Ｃｐｕ―ｉｏ並列動作シミュレーション方法 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JP2849780B2 (ja) | 計算機システム | |
| JPH0149975B2 (ja) | ||
| JPH02244232A (ja) | 情報処理装置 | |
| JPH02122335A (ja) | Ｒａｓ回路の試験方法 | |
| JPH07104781B2 (ja) | マイクロプログラム制御方式 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPH01147636A (ja) | 障害発生時の処理再試行方式 | |
| JPH0226249B2 (ja) | ||
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS61251940A (ja) | 障害時デ−タ収集方式 | |
| JPS6265143A (ja) | 障害信号発生方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPH0675800A (ja) | 障害処理方式 | |
| JPS629937B2 (ja) | ||
| JPH011041A (ja) | 障害早期検出方式 | |
| JPH0520049A (ja) | 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法 |