JP2011512603A - 計算ユニットのプログラムメモリを検査するための装置 - Google Patents
計算ユニットのプログラムメモリを検査するための装置 Download PDFInfo
- Publication number
- JP2011512603A JP2011512603A JP2010547064A JP2010547064A JP2011512603A JP 2011512603 A JP2011512603 A JP 2011512603A JP 2010547064 A JP2010547064 A JP 2010547064A JP 2010547064 A JP2010547064 A JP 2010547064A JP 2011512603 A JP2011512603 A JP 2011512603A
- Authority
- JP
- Japan
- Prior art keywords
- register
- command
- program
- memory
- program memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 claims description 26
- 238000012360 testing method Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 9
- 230000002457 bidirectional effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
まずは、プログラムメモリのメモリアドレスの検査を開始させるためのコマンドが、復号化される。このコマンドは、通常のプログラムコードのソフトウェア内に含まれており、これによって、計算ユニットの通常動作時に読み出される。
Claims (12)
- 計算ユニットのプログラムメモリを検査するための装置であって
検査モジュールを備えており、
前記計算ユニットは、前記プログラムメモリと接続されているコマンドカウンタから成り、当該コマンドカウンタはレジスタを有しており、当該レジスタは、レジスタ内容をセットする第1の切換スイッチと接続されている形式のものにおいて、
前記コマンドカウンタ(8)は、プログラムコードに依存せずに、通常作動の間に、前記プログラムメモリ(9)のコマンドアドレス空間の間でカウントする補助カウンタ(2、6、7)を含んでおり、当該補助カウンタは前記レジスタ(1)と接続されている、
ことを特徴とする、計算ユニットのプログラムメモリを検査するための装置。 - 前記補助カウンタ(2、6、7)は、データを緩衝メモリ(7)とレジスタ(1)との間で交換する第2の切換スイッチ(6)を有しており、当該第2の切換スイッチは前記緩衝メモリ(7)を介して前記レジスタ(1)と接続されている、請求項1記載の装置。
- 前記プログラムメモリ(9)を検査するために、目下のプログラム経過に相応する前記レジスタ(1)の内容は、前記第2の切換スイッチ(6)によって前記緩衝メモリ(7)内にロード可能であり、
前記レジスタ(1)は、検査されるべきコマンドアドレスによって上書き可能である、請求項2記載の装置。 - 前記プログラムメモリ(9)の検査が終了した後、前記目下のプログラム経過に相応する内容が、前記緩衝メモリ(7)から前記レジスタ(1)へ伝送されて戻される、請求項3記載の装置。
- 前記レジスタ(1)は、前記検査の終了後に、検査されるべきコマンドアドレスを、設定された値だけ高める加算器(2)に通じており、
当該加算器は前記第2の切換スイッチ(6)と接続されており、当該第2の切換スイッチは、前記所定の値だけ高められたコマンドアドレスを緩衝メモリ(7)内に格納する、請求項3記載の装置。 - 前記第1の切換スイッチ(5)および/または前記第2の切換スイッチ(6)は、時間マルチプレックス方法における前記プログラム経過を可能にする、請求項2、3または5記載の装置。
- 前記コマンドカウンタ(8)は、検査されるべきコマンドアドレスを伝送するために、信号線路(16)を介して、前記外部検査モジュール(11)と接続されている、請求項1記載の装置。
- 前記外部検査モジュール(11)は、前記プログラムメモリ(9)の開始および終了を検出する、請求項7記載の装置。
- 前記信号線路は双方向に構成されている、請求項7記載の装置。
- 前記コマンドカウンタ(8)は、前記プログラムメモリ検査の開始および終了を検出する、請求項7記載の装置。
- 前記プログラムメモリ検査の開始および終了は、コマンドカウンタ(8)から前記検査モジュール(11)に、前記信号線路(16)を介して伝送される、請求項10記載の装置。
- 前記コマンドカウンタ(8)は、前記プログラム検査を制御するコマンドデコーダ(10)と接続されている、請求項1記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008010233.4 | 2008-02-21 | ||
DE102008010233A DE102008010233A1 (de) | 2008-02-21 | 2008-02-21 | Anordnung zur Überprüfung eines Programmspeichers einer Recheneinheit |
PCT/EP2008/066325 WO2009103372A1 (de) | 2008-02-21 | 2008-11-27 | Anordnung zur überprüfung eines programmspeichers einer recheneinheit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011512603A true JP2011512603A (ja) | 2011-04-21 |
JP5193314B2 JP5193314B2 (ja) | 2013-05-08 |
Family
ID=40505689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010547064A Active JP5193314B2 (ja) | 2008-02-21 | 2008-11-27 | 計算ユニットのプログラムメモリを検査するための装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8464100B2 (ja) |
EP (1) | EP2248021B1 (ja) |
JP (1) | JP5193314B2 (ja) |
KR (1) | KR101570031B1 (ja) |
AT (1) | ATE519157T1 (ja) |
DE (1) | DE102008010233A1 (ja) |
WO (1) | WO2009103372A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018213618A1 (de) * | 2018-06-20 | 2019-12-24 | Robert Bosch Gmbh | Kryptografiemodul und Betriebsverfahren hierfür |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720996A (en) * | 1980-07-09 | 1982-02-03 | Fujitsu Ltd | Memory diagnostic control system |
JPS62107354A (ja) * | 1985-11-05 | 1987-05-18 | Nec Corp | マイクロプログラム制御装置 |
JPH0561692A (ja) * | 1991-09-05 | 1993-03-12 | Nec Corp | マイクロプロセツサの割込み制御装置 |
JPH1115741A (ja) * | 1997-06-26 | 1999-01-22 | Denso Corp | 電子制御装置 |
JP2002163155A (ja) * | 2000-11-29 | 2002-06-07 | Rb Controls Co | ガス器具のマイコン制御装置 |
JP2007026084A (ja) * | 2005-07-15 | 2007-02-01 | Renesas Technology Corp | マイクロプロセッサ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2906117A1 (de) | 1979-02-17 | 1980-09-04 | Licentia Gmbh | Schaltungsanordnung zum pruefen des programmablaufs in einem mikroprozessorsteuerwerk |
DE19647159A1 (de) | 1996-11-14 | 1998-06-04 | Siemens Ag | Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen |
US5894549A (en) * | 1997-12-12 | 1999-04-13 | Scenix Semiconductor, Inc. | System and method for fault detection in microcontroller program memory |
DE10037992A1 (de) | 2000-08-03 | 2002-02-21 | Siemens Ag | Verfahren zum Betreiben eines Logik- und Speicherelemente aufweisenden Bausteins |
CN100458717C (zh) | 2001-11-12 | 2009-02-04 | 西门子公司 | 测试和/或运行存储器的方法以及带有该存储器的装置 |
US7770071B2 (en) * | 2005-10-06 | 2010-08-03 | The Invention Science Fund I, Inc | Mote servicing |
JP4893427B2 (ja) * | 2006-06-30 | 2012-03-07 | 株式会社デンソー | マイクロコンピュータシステム |
-
2008
- 2008-02-21 DE DE102008010233A patent/DE102008010233A1/de not_active Withdrawn
- 2008-11-27 AT AT08872594T patent/ATE519157T1/de active
- 2008-11-27 US US12/735,530 patent/US8464100B2/en active Active
- 2008-11-27 JP JP2010547064A patent/JP5193314B2/ja active Active
- 2008-11-27 WO PCT/EP2008/066325 patent/WO2009103372A1/de active Application Filing
- 2008-11-27 EP EP08872594A patent/EP2248021B1/de active Active
- 2008-11-27 KR KR1020107018574A patent/KR101570031B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720996A (en) * | 1980-07-09 | 1982-02-03 | Fujitsu Ltd | Memory diagnostic control system |
JPS62107354A (ja) * | 1985-11-05 | 1987-05-18 | Nec Corp | マイクロプログラム制御装置 |
JPH0561692A (ja) * | 1991-09-05 | 1993-03-12 | Nec Corp | マイクロプロセツサの割込み制御装置 |
JPH1115741A (ja) * | 1997-06-26 | 1999-01-22 | Denso Corp | 電子制御装置 |
JP2002163155A (ja) * | 2000-11-29 | 2002-06-07 | Rb Controls Co | ガス器具のマイコン制御装置 |
JP2007026084A (ja) * | 2005-07-15 | 2007-02-01 | Renesas Technology Corp | マイクロプロセッサ |
Also Published As
Publication number | Publication date |
---|---|
KR20100123837A (ko) | 2010-11-25 |
US20110264963A1 (en) | 2011-10-27 |
ATE519157T1 (de) | 2011-08-15 |
US8464100B2 (en) | 2013-06-11 |
JP5193314B2 (ja) | 2013-05-08 |
WO2009103372A1 (de) | 2009-08-27 |
DE102008010233A1 (de) | 2009-08-27 |
EP2248021A1 (de) | 2010-11-10 |
EP2248021B1 (de) | 2011-08-03 |
KR101570031B1 (ko) | 2015-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7533302B2 (en) | Trace and debug method and system for a processor | |
US10281525B2 (en) | Semiconductor device and diagnostic test method for both single-point and latent faults using first and second scan tests | |
US20110179255A1 (en) | Data processing reset operations | |
JP2581018B2 (ja) | データ処理装置 | |
JP5193314B2 (ja) | 計算ユニットのプログラムメモリを検査するための装置 | |
KR20060110359A (ko) | 자동차내의 임계 안전 컴퓨터 시스템을 위한 통합형시스템용 디바이스 및 방법 | |
JP5082407B2 (ja) | アクセス競合試験におけるアクセス競合発生システム | |
US10754743B2 (en) | Apparatus and method using debug status storage element | |
US10818374B2 (en) | Testing read-only memory using memory built-in self-test controller | |
US8448019B2 (en) | Processor, information processing apparatus, and method of controlling processor | |
JP5057911B2 (ja) | マルチプロセッサシステム | |
KR100318315B1 (ko) | 원칩마이크로컴퓨터 | |
JP2548378B2 (ja) | Rasチェック機能検査方式 | |
US9342359B2 (en) | Information processing system and information processing method | |
JP2729122B2 (ja) | 情報処理装置 | |
KR19990047011A (ko) | 마이크로컴퓨터의 테스트장치 | |
JP2001034500A (ja) | マイクロコンピュータ故障診断装置およびマイクロコンピュータ故障診断方法 | |
JP2007213415A (ja) | メモリ装置 | |
JP2599795B2 (ja) | マイクロプロセッサ搭載回路の試験方法 | |
KR20000027054A (ko) | 마이크로 컨트롤러 및 그의 진단 검사 방법 | |
JP2008210366A (ja) | 半導体集積回路 | |
JPS5931800B2 (ja) | 制御メモリ診断方式 | |
JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
KR20040080916A (ko) | 마이크로컴퓨터 | |
JPH04142626A (ja) | マイクロプロセッサの停止制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120530 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120827 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5193314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |