JP2729122B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2729122B2 JP2729122B2 JP3332461A JP33246191A JP2729122B2 JP 2729122 B2 JP2729122 B2 JP 2729122B2 JP 3332461 A JP3332461 A JP 3332461A JP 33246191 A JP33246191 A JP 33246191A JP 2729122 B2 JP2729122 B2 JP 2729122B2
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- port
- control register
- information processing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【技術分野】本発明は情報処理装置に関し、特に情報処
理装置内の診断インタフェースのポート制御レジスタの
リセットに関する。
理装置内の診断インタフェースのポート制御レジスタの
リセットに関する。
【０００２】
【従来技術】情報処理装置は、一般にその装置の障害検
出や正常性を確認するために保守診断装置との間に診断
インタフェースを備え、ポート制御レジスタの状態値に
より診断インタフェースの有効（イネーブル）／無効の
判別を行う。図３においてはポート制御レジスタ１２が
論理“１”のときアンドゲート１３を通して診断インタ
フェースが有効となる。
出や正常性を確認するために保守診断装置との間に診断
インタフェースを備え、ポート制御レジスタの状態値に
より診断インタフェースの有効（イネーブル）／無効の
判別を行う。図３においてはポート制御レジスタ１２が
論理“１”のときアンドゲート１３を通して診断インタ
フェースが有効となる。
【０００３】また、情報処理装置は電源投入後のパワー
オンリセット動作やシステム全体あるいは個別装置の初
期化を行うためイニシャライズ動作（初期設定動作）を
行う。このような動作によりポート制御レジスタ１２は
オア回路１０を介して論理“０”に初期化され診断イン
タフェースは無効状態となる。この初期化状態から診断
を行う場合、ポートセット指示によりアンド回路１１を
介してポート制御レジスタ１２を論理“１”に設定し、
診断インタフェースを動作可能とする。なお、診断イン
タフェースを切り離す場合は、ポートリセット指示を行
い、オア回路１０を介してポート制御レジスタ１２を論
理“０”に設定すれば良い。
オンリセット動作やシステム全体あるいは個別装置の初
期化を行うためイニシャライズ動作（初期設定動作）を
行う。このような動作によりポート制御レジスタ１２は
オア回路１０を介して論理“０”に初期化され診断イン
タフェースは無効状態となる。この初期化状態から診断
を行う場合、ポートセット指示によりアンド回路１１を
介してポート制御レジスタ１２を論理“１”に設定し、
診断インタフェースを動作可能とする。なお、診断イン
タフェースを切り離す場合は、ポートリセット指示を行
い、オア回路１０を介してポート制御レジスタ１２を論
理“０”に設定すれば良い。
【０００４】上述した図３のポート制御回路において、
図４に示されている診断プログラムを実行する場合につ
いて説明する。図４は被診断回路に対しＮ個のデータパ
ターンを順次実行する簡単な診断フローチャートであ
る。このフローチャートにおいてデータ設定（ステップ
４２）の前にイニシャライズ動作（ステップ４１）が入
っているのは、データパターンの繰返し時に直前に使用
したデータパターンの影響を避けるためである。
図４に示されている診断プログラムを実行する場合につ
いて説明する。図４は被診断回路に対しＮ個のデータパ
ターンを順次実行する簡単な診断フローチャートであ
る。このフローチャートにおいてデータ設定（ステップ
４２）の前にイニシャライズ動作（ステップ４１）が入
っているのは、データパターンの繰返し時に直前に使用
したデータパターンの影響を避けるためである。
【０００５】しかし、このイニシャライズ動作を実行す
ると、図３を用いて説明したように、ポート制御レジス
タ１２が論理“０”となり、診断インタフェースが切離
され以後の診断が実行できない。従って、図４のフロー
チャートのイニシャライズとデータ設定との間にポート
セット動作を追加しないと図３のポート制御回路では動
作しない。そのため、ポートセット動作の追加によりプ
ログラムステップ数の増加や診断実行時間が長くなると
いう欠点があった。
ると、図３を用いて説明したように、ポート制御レジス
タ１２が論理“０”となり、診断インタフェースが切離
され以後の診断が実行できない。従って、図４のフロー
チャートのイニシャライズとデータ設定との間にポート
セット動作を追加しないと図３のポート制御回路では動
作しない。そのため、ポートセット動作の追加によりプ
ログラムステップ数の増加や診断実行時間が長くなると
いう欠点があった。
【０００６】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は診断実行時間を
短縮することのできる情報処理装置を提供することであ
る。
ためになされたものであり、その目的は診断実行時間を
短縮することのできる情報処理装置を提供することであ
る。
【０００７】
【発明の構成】本発明による情報処理装置は、自装置が
診断モードに変化するときセットされ、自装置全体の初
期設定時にリセットされる制御レジスタと、この制御レ
ジスタがセット状態になっているときイネーブル状態と
なる診断インタフェースと、自装置全体の初期設定後、
前記診断インターフェースを介して被診断回路に対して
診断データを与える保守診断回路と、自装置が診断モー
ドである時、前記制御レジスタのリセットを抑止する手
段とを有することを特徴とする。
診断モードに変化するときセットされ、自装置全体の初
期設定時にリセットされる制御レジスタと、この制御レ
ジスタがセット状態になっているときイネーブル状態と
なる診断インタフェースと、自装置全体の初期設定後、
前記診断インターフェースを介して被診断回路に対して
診断データを与える保守診断回路と、自装置が診断モー
ドである時、前記制御レジスタのリセットを抑止する手
段とを有することを特徴とする。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は１ポートの診断インタフェースを有する装置
の一実施例、図２は２ポートの診断インタフェースを有
する装置の一実施例の主要部を夫々示すブロック図であ
り、図３と同等部分は同一符号により示されている。
る。図１は１ポートの診断インタフェースを有する装置
の一実施例、図２は２ポートの診断インタフェースを有
する装置の一実施例の主要部を夫々示すブロック図であ
り、図３と同等部分は同一符号により示されている。
【０００９】まず、図１においてポート制御レジスタ１
２が論理“１”のときアンドゲート１３を通して診断イ
ンタフェースが有効となる。ポート制御レジスタ１２
は、パワーオンリセット、ポートリセット指示あるいは
アンドゲート４０の出力のいずれかが論理“１”になる
と論理“０”となり診断インタフェースを無効とする。
２が論理“１”のときアンドゲート１３を通して診断イ
ンタフェースが有効となる。ポート制御レジスタ１２
は、パワーオンリセット、ポートリセット指示あるいは
アンドゲート４０の出力のいずれかが論理“１”になる
と論理“０”となり診断インタフェースを無効とする。
【００１０】ポート制御レジスタ１２の初期値は論理
“０”であり、診断動作を実行するためにはポートセッ
ト指示により状態値を論理“１”に変更する。また、診
断モードに変化するため、診断モードレジスタ（図示省
略）を論理“１”に設定する。以上で診断動作可能とな
り、実際に診断を実行する。
“０”であり、診断動作を実行するためにはポートセッ
ト指示により状態値を論理“１”に変更する。また、診
断モードに変化するため、診断モードレジスタ（図示省
略）を論理“１”に設定する。以上で診断動作可能とな
り、実際に診断を実行する。
【００１１】ここでアンドゲート４０は図示せぬ診断モ
ードレジスタに論理“１”が設定されているときはイニ
シャライズ指示を抑止し、診断モードでないときにはイ
ニシャライズ指示を実行する。従って、診断モードに設
定されている時にはポート制御レジスタ１２はリセット
されず診断インタフェースの有効状態を継続する。
ードレジスタに論理“１”が設定されているときはイニ
シャライズ指示を抑止し、診断モードでないときにはイ
ニシャライズ指示を実行する。従って、診断モードに設
定されている時にはポート制御レジスタ１２はリセット
されず診断インタフェースの有効状態を継続する。
【００１２】次に、図２の装置について説明する。図は
２つの診断インタフェースを有する第２の実施例の装置
内のポート制御回路のブロック図であり、ポート０又は
ポート１の一方のみ有効となる排他的制御方式によるも
のである。本装置ではポート０、ポート１に対応して２
つのポート制御レジスタ１２及び２２を備えている。
２つの診断インタフェースを有する第２の実施例の装置
内のポート制御回路のブロック図であり、ポート０又は
ポート１の一方のみ有効となる排他的制御方式によるも
のである。本装置ではポート０、ポート１に対応して２
つのポート制御レジスタ１２及び２２を備えている。
【００１３】ポート０制御レジスタ１２が論理“１”の
ときにはアンドゲート２１を通してポート１セット指示
を抑止し、またポート１制御レジスタ２２が論理“１”
のときにはアンドゲート１１を通してポート０セット指
示を抑止する。この結果、診断インタフェースはアンド
ゲート１３及び２３、オアゲート３０によりどちらか一
方のみを受付け可能となる。アンドゲート４０及びオア
ゲート１０、２０は図１の場合と同様に動作する。
ときにはアンドゲート２１を通してポート１セット指示
を抑止し、またポート１制御レジスタ２２が論理“１”
のときにはアンドゲート１１を通してポート０セット指
示を抑止する。この結果、診断インタフェースはアンド
ゲート１３及び２３、オアゲート３０によりどちらか一
方のみを受付け可能となる。アンドゲート４０及びオア
ゲート１０、２０は図１の場合と同様に動作する。
【００１４】従って、この第２の実施例においても診断
モードに設定されている状態では、イニシャライズが抑
止され、ポート０制御レジスタ１２又はポート１制御レ
ジスタ２２の診断インタフェース有効状態は変化しない
のである。
モードに設定されている状態では、イニシャライズが抑
止され、ポート０制御レジスタ１２又はポート１制御レ
ジスタ２２の診断インタフェース有効状態は変化しない
のである。
【００１５】ここで、図１及び図２のポート制御回路を
備える被診断装置に対して図４に示されている診断プロ
グラムを実行した場合、イニシャライズ動作がデータパ
ターン変更の度に繰返し実行されてもアンドゲート４０
によりポート制御レジスタ１２及び２２はリセットされ
ない。よって、診断インタフェースの有効性を継続しつ
つ、診断プログラム上のイニシャライズ指示の本来の目
的である被診断回路の初期化を行うことができる。
備える被診断装置に対して図４に示されている診断プロ
グラムを実行した場合、イニシャライズ動作がデータパ
ターン変更の度に繰返し実行されてもアンドゲート４０
によりポート制御レジスタ１２及び２２はリセットされ
ない。よって、診断インタフェースの有効性を継続しつ
つ、診断プログラム上のイニシャライズ指示の本来の目
的である被診断回路の初期化を行うことができる。
【００１６】従って、図３に示されている従来のポート
制御回路では図４の診断プログラムをそのまま実行でき
なかったのに対し、図１又は図２の実施例の回路ではこ
の診断プログラムのフローチャートどおり実行できるの
である。すなわち、イニシャライズ指示の後、パターン
１のデータ設定がなされ、被診断回路に対して診断デー
タが与えられる（ステップ４１→４２）。そして，その
診断データによる結果判定がなされる（ステップ４
３）。以上の処理は全パターン終了まで繰返される（ス
テップ４４）。
制御回路では図４の診断プログラムをそのまま実行でき
なかったのに対し、図１又は図２の実施例の回路ではこ
の診断プログラムのフローチャートどおり実行できるの
である。すなわち、イニシャライズ指示の後、パターン
１のデータ設定がなされ、被診断回路に対して診断デー
タが与えられる（ステップ４１→４２）。そして，その
診断データによる結果判定がなされる（ステップ４
３）。以上の処理は全パターン終了まで繰返される（ス
テップ４４）。
【００１７】
【発明の効果】以上説明したように本発明は、保守診断
装置からのイニシャライズ指示を受信したとき通常状態
ではそのまま実行し、診断モードに設定されている状態
ではポート制御レジスタのリセットを抑止することによ
り、診断インタフェースの有効性を継続することがで
き、診断プログラムに診断インタフェースの再接続とい
う余分な命令ステップを追加する必要がないので診断実
行時間を短縮できるという効果がある。
装置からのイニシャライズ指示を受信したとき通常状態
ではそのまま実行し、診断モードに設定されている状態
ではポート制御レジスタのリセットを抑止することによ
り、診断インタフェースの有効性を継続することがで
き、診断プログラムに診断インタフェースの再接続とい
う余分な命令ステップを追加する必要がないので診断実
行時間を短縮できるという効果がある。
【図１】本発明の第１の実施例による情報処理装置の主
要部の構成を示すブロック図である。
要部の構成を示すブロック図である。
【図２】本発明の第２の実施例による情報処理装置の主
要部の構成を示すブロック図である。
要部の構成を示すブロック図である。
【図３】従来の情報処理装置の主要部の構成を示すブロ
ック図である。
ック図である。
【図４】診断プログラムの例を示すフローチャートであ
る。
る。
１０，２０，３０ オア回路 １１，１３，２１，２３，４０ アンド回路 １２，２２ ポート制御レジスタ
Claims (1)
- 【請求項１】 自装置が診断モードに変化するときセッ
トされ、自装置全体の初期設定時にリセットされる制御
レジスタと、この制御レジスタがセット状態になってい
るときイネーブル状態となる診断インタフェースと、自
装置全体の初期設定後、前記診断インターフェースを介
して被診断回路に対して診断データを与える保守診断回
路と、自装置が診断モードである時、前記制御レジスタ
のリセットを抑止する手段とを有することを特徴とする
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332461A JP2729122B2 (ja) | 1991-11-21 | 1991-11-21 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332461A JP2729122B2 (ja) | 1991-11-21 | 1991-11-21 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05143198A JPH05143198A (ja) | 1993-06-11 |
| JP2729122B2 true JP2729122B2 (ja) | 1998-03-18 |
Family
ID=18255236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3332461A Expired - Fee Related JP2729122B2 (ja) | 1991-11-21 | 1991-11-21 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2729122B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5067111B2 (ja) * | 2007-10-18 | 2012-11-07 | 富士通セミコンダクター株式会社 | 半導体集積回路及びデバッグモード決定方法 |
-
1991
- 1991-11-21 JP JP3332461A patent/JP2729122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05143198A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6948010B2 (en) | Method and apparatus for efficiently moving portions of a memory block | |
| US6591378B1 (en) | Debug controller in a data processor and method therefor | |
| JP2513417B2 (ja) | 情報処理装置 | |
| US5428623A (en) | Scannable interface to nonscannable microprocessor | |
| JP2729122B2 (ja) | 情報処理装置 | |
| JPH0157824B2 (ja) | ||
| JPH0877035A (ja) | 中央処理装置及びマイクロコンピュータ | |
| US7072816B1 (en) | Method and system for providing hierarchical self-checking in ASIC simulation | |
| JP2648029B2 (ja) | インサーキット・エミュレータ | |
| JP2504263B2 (ja) | デ―タ処理装置 | |
| JP2924392B2 (ja) | マイクロコンピュータシステム | |
| JPH096641A (ja) | 情報処理装置 | |
| JP2697695B2 (ja) | アダプタ装置 | |
| JP2906881B2 (ja) | マイクロコンピュータ | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JP2004302727A (ja) | Ｆｐｇａの動作チェック方式 | |
| JPS6091455A (ja) | 論理回路のシミユレ−シヨン方式 | |
| JPH0675810A (ja) | 入出力装置に対するアクセス処理関数の検証方法 | |
| JPH07281922A (ja) | 計算機のｃｐｕ診断方法 | |
| JPH01162960A (ja) | Ｉ／ｏインターフェース制御回路の診断方式 | |
| JPS63146103A (ja) | シ−ケンス制御装置 | |
| JP2000113021A (ja) | ハード・ソフト連動シミュレーション方法 | |
| JPH05143378A (ja) | 情報処理装置 | |
| JPS5953581B2 (ja) | 情報処理装置のリセット方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |