JPH096641A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、特定処理を実行する専用ハードウ
ェアに汎用性を持たせて特定処理内容を変更可能とした
情報処理装置を提供する。 【構成】 情報処理を行う情報処理装置において、論理
情報が入力されることにより、特定の情報処理を実行す
る論理回路を内部に形成するプログラム可能な論理素子
５と、この論理素子５に接続され、接続情報が入力され
ることにより、論理回路の動作が保証されるように論理
素子５との接続関係を変更するインターフェース手段６
と、論理素子５に論理情報を入力し、また、インターフ
ェース手段６に接続情報を入力する情報入力手段３，４
とを備えた情報処理装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特定の情報処理を行う
専用のハードウェアを備えた情報処理装置に関する。

【０００２】

【従来の技術】各種情報処理を行う計算機システムにお
いては、例えば複雑な制御を実時間に対応して行わせる
ために、また、例えば複雑な計算を実用的な時間内に終
了させるために、処理速度をいかにして速くするかとい
うことが重要な課題となっている。

【０００３】この問題に対応するため、その情報処理装
置の使用目的に適合する特定の処理について、通常であ
ればソフトウェアで行うべき処理を専用のハードウェア
装置に置き換えて高速化を図ることが広く行われてい
る。

【０００４】このような特定処理のハードウェア化のた
めには、長期間にわたる開発が必要である。しかしなが
ら、近年の製品の短ライフサイクル化に伴い、専用ハー
ドウェアの開発期間の短縮化が要望されている。

【０００５】このような状況下において、比較的大規模
な回路をユーザ側でプログラム可能とするフィールド・
プログラマブル・ゲート・アレイ（ＦＰＧＡ）と呼ばれ
る論理素子が開発され、注目を集めている。

【０００６】通常のゲート・アレイでは、特定処理内容
の決定後に、論理ゲートを構成する基本セル間に配線を
施して専用ハードウェアとしてのカスタムＬＳＩを作成
する。これに対して、ＦＰＧＡでは配線工程を必要とす
ることなく、論理情報が入力されるだけで特定ハードウ
ェアを構成することができるようになっている。

【０００７】したがって、ＦＰＧＡを用いることにより
専用ハードウェアの開発期間の短縮化が可能となりつつ
ある。また、ＦＰＧＡは、その論理情報の与え方により
幾つかの種類に分けることができる。

【０００８】第１の種類は、論理情報を１回のみ書き込
み可能なタイプであり、この１度の書き込みによってＦ
ＰＧＡは専用ハードウェア化される。第２の種類は、Ｓ
ＲＡＭタイプのＦＰＧＡと呼ばれるもので、論理情報を
書き換え可能となっている。このタイプはさらにＦＰＧ
Ａ自体に不揮発性のメモリを備えたものと、不揮発性メ
モリを備えていないものに別れている。不揮発性メモリ
を備えていないものでは、ハードウェア立ち上げ時に他
の記憶媒体から論理情報が読み込まられて当該ＦＰＧＡ
が専用ハードウェア化される。

【０００９】

【発明が解決しようとする課題】しかしながら、たとえ
ＦＰＧＡを用いても、特定処理が必要とされる度に、そ
の特定処理向けの専用ハードウェアが開発されなければ
ならない実情には変わりがない。

【００１０】したがって、計算機システム全体としてみ
れば、新たな特定処理を用いる必要が生じる度に、専用
ハードウェアを組み込んだ専用の情報処理装置を開発す
る必要があることになる。

【００１１】このため、ＦＰＧＡにより専用ハードウェ
アが短期間に供給されても、情報処理装置全体は、新た
な特定処理に対する汎用性に乏しいという問題点を相変
わらず有している。

【００１２】本発明は、このような実情を考慮してなさ
れたもので、特定処理を実行する専用ハードウェアを備
え、当該専用ハードウェアに汎用性を持たせて特定処理
内容を変更可能とした情報処理装置を提供することを目
的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に対応する発明は、情報処理を行う情報処
理装置において、論理情報が入力されることにより、特
定の情報処理を実行する論理回路を内部に形成するプロ
グラム可能な論理素子と、この論理素子に接続され、接
続情報が入力されることにより、論理回路の動作が保証
されるように論理素子との接続関係を変更するインター
フェース手段と、論理素子に論理情報を入力し、また、
インターフェース手段に接続情報を入力する情報入力手
段とを備えた情報処理装置である。

【００１４】また、請求項２に対応する発明は、請求項
１に対応する発明において、情報入力手段が、少なくと
も論理情報及び接続情報を保存する記憶手段と、論理情
報もしくは接続情報を論理素子もしくはインターフェー
ス手段に入力する入力制御手段とを備え、記憶手段と入
力制御手段とインターフェース手段とがバスに接続さ
れ、このバスを介して論理情報及び接続情報が入力さ
れ、バス及びインターフェース手段を介して特定の情報
処理の実行指示を可能とした情報処理装置である。

【００１５】さらに、請求項３に対応する発明は、請求
項１に対応する発明において、特定の情報処理が、ＭＰ
Ｕのコプロセッサが行う処理と同等の処理であり、イン
ターフェース手段がローカルバスを介してＭＰＵに直接
接続された情報処理装置である。

【００１６】さらにまた、請求項４に対応する発明は、
請求項１に対応する発明において、インターフェース手
段をバスに接続し、特定の情報処理は、バスを流通する
データを監視することで、システムを自己診断する処理
とした情報処理装置である。

【００１７】

【作用】したがって、まず、請求項１に対応する発明の
情報処理装置においては、論理情報を入力されたプログ
ラマブルな論理素子により、論理情報の内容にしたがっ
て特定の情報処理が実行可能となっている。このような
プログラマブルな論理素子として、例えばＳＲＡＭタイ
プのＦＰＧＡが考えられる。

【００１８】しかし、内部の論理回路内容が変更される
と、ＦＰＧＡの入出力端子から入出力される信号の内容
も変更されてしまうので、仮に特定の情報処理の内容を
変更するとそのままでは当該論理素子（ＦＰＧＡ）は使
用不可能となる。

【００１９】そこで、接続関係がプログラマブルに変更
可能なインターフェース手段を設け、このインターフェ
ース手段に接続情報を与えることにより当該インターフ
ェース手段と上記論理素子（ＦＰＧＡ）との間の接続関
係を適正なものにする。すなわち、上記論理情報に従う
論理素子内の論理回路の動作が保証されるような接続関
係に変更するのである。

【００２０】ここで、当該インターフェース手段は、外
部に対しては、例えばシステムバス、ローカルバス、各
種機器に接続可能であるから、情報処理装置内に論理回
路とそのインターフェースからなる特定の情報処理を実
行する専用ハードウェアが設けられたのと見掛上同等に
なる。

【００２１】さらに、情報入力手段によって、論理素子
に論理情報を入力し、また、インターフェース手段に接
続情報を入力することができる。したがって、論理情報
を変更すれば上記特定の情報処理内容が変更されること
になり、論理情報変更前とは別の専用ハードウエアが実
現されることになる。この場合、論理情報変更に伴っ
て、接続情報も変更する必要がある。

【００２２】したがって、本発明の情報処理装置を専用
ハードウエアを備えた製品として出荷した後でも、入力
情報を変更するだけで、他の特定の情報処理を実行可能
な専用ハードウエアを備えた製品に変更できることにな
る。

【００２３】また、請求項２に対応する発明の情報処理
装置においては、請求項１に対応する発明と同様に作用
する他、情報入力手段は、記憶手段と入力制御手段とを
備えている。

【００２４】また、これらの記憶手段及び入力制御手段
と上記インターフェース手段とは、例えばシステムバス
のようなバスに接続されている。したがって、この情報
処理装置においては、上記専用ハードウェアがバスに接
続されて動作することになる。

【００２５】さらに、情報入力手段による情報入力は、
例えばＭＰＵの制御により、また例えば入力制御手段に
ＤＭＡ転送手段を設けてＤＭＡ転送をすることにより、
バスを介して行われる。

【００２６】したがって、情報入力の変更容易で使い勝
手のよいシステムを構築することができる。さらに、請
求項３に対応する発明の情報処理装置においては、請求
項１に対応する発明と同様に作用する他、論理素子がＭ
ＰＵのコプロセッサとしての機能を有する。

【００２７】したがって、インターフェース手段をロー
カルバスを介してＭＰＵに直接接続することで、専用ハ
ードウエアはコプロセッサとして動作する。さらにま
た、請求項４に対応する発明の情報処理装置において
は、請求項１に対応する発明と同様に作用する他、イン
ターフェース手段がシステムバスなどのバスに接続され
ている。

【００２８】また、論理情報を入力された論理素子によ
って、当該バス上を流通するデータが監視され、診断処
理が行われる。したがって、情報処理装置の動作に影響
を与えることなく、かつソフトウェア処理だけでは診断
困難な診断内容についても、自己診断を行うことができ
る。

【００２９】

【実施例】以下、本発明の実施例について説明する。 （第１の実施例）図１は本発明に係る情報処理装置の第
１の実施例を示す構成図であり、図２は同実施例のバス
インターフェース・コントロール部の詳細構成図であ
る。

【００３０】この情報処理装置は、システムバス１に接
続され、装置全体を制御するＭＰＵ２と、システムバス
１に接続されるバスインターフェース・コントロール部
３と、バスインターフェース・コントロール部３に接続
される記憶素子４，論理素子５，インターフェース手段
としての第２のインターフェース部６と、システムバス
１に接続される図示しない各種機器とによって構成され
ている。

【００３１】また、この情報処理装置においては、記憶
素子４と論理素子５と第２のインターフェース部６とが
相互に接続されている。論理素子５は、プログラムによ
り論理回路構成の変更可能な素子であり、例えばＳＲＡ
ＭタイプのＦＰＧＡが用いられている。

【００３２】記憶素子４は、論理素子５をプログラミン
グする際に、一旦、論理情報を保存するためのものであ
り、論理素子５のプログラミング後は、専用ハードウェ
アの一部として使用される場合もある。

【００３３】第２のインターフェース部６は、論理素子
５及び記憶素子４及びバスインターフェース・コントロ
ール部３との接続関係をプログラマブルに変更可能な素
子を内臓し、論理素子５がプログラミングされるとき、
論理素子５及び記憶素子４との接続を必要な対応関係を
有するものに変更する。

【００３４】これらの記憶素子４、論理素子５及び第２
のインターフェース部６は、論理情報等のプログラミン
グ後、専用ハードウェア７を構成することになる。この
とき、論理素子５は、専用ハードウェア７の本体とな
り、第２のインターフェース部６は、専用ハードウェア
７内のインターフェース部となる。また、記憶素子４
は、専用ハードウェア７が必要とするときは、そのメモ
リ部となる。このメモリ部に対しては、第２のインター
フェース部６を介してデータの入出力が行われることと
なる。

【００３５】また、専用ハードウェア７は、第２のイン
ターフェース部を介して図示しない他の機器に接続され
ることも可能である。バスインターフェース・コントロ
ール部３は、システムバス１に対するインターフェース
機能を備えると共に、記憶素子４、論理素子５及び第２
のインターフェース部６の各ブロックを専用ハードウェ
ア化するために、記憶素子４への論理情報入力，論理素
子５への論理情報書き込み命令出力，第２のインターフ
ェース部６内の接続変更命令出力等を行って各ブロック
をコントロールする。

【００３６】また、バスインターフェース・コントロー
ル部３は、第２のインターフェース部６とのデータ入出
力が可能であり、各ブロックが専用ハードウェア化した
後の専用ハードウェア７に対するデータ入出力用インタ
ーフェースとなっている。

【００３７】さらに、バスインターフェース・コントロ
ール部３の詳細な構成を図２を用いて説明する。バスイ
ンターフェース・コントロール部３は、システムバス１
に接続されるＩ／Ｆ・ＤＭＡコントロール部３１と、レ
ジスタコントロール部３２と、アドレスレジスタ３３
と、データレジスタ３４と、コマンドレジスタ３５と、
ブロックコントロール部３６とによって構成されてい
る。

【００３８】Ｉ／Ｆ・ＤＭＡコントロール部３１は、レ
ジスタコントロール部３２と、第２のインターフェース
部６とに接続されている。Ｉ／Ｆ・ＤＭＡコントロール
部３１は、第２のインターフェース部６との接続を介す
ることにより、論理情報設定後の専用ハードウェア７と
の間でデータ入出力等を行う。

【００３９】一方、Ｉ／Ｆ・ＤＭＡコントロール部３１
との接続を介して、レジスタコントロール部３２は、記
憶素子４、論理素子５及び第２のインターフェース部６
の各ブロックへの制御信号の出力と、記憶素子４との間
のデータ入出力とを行う。

【００４０】レジスタコントロール部３２は、アドレス
レジスタ３３、データレジスタ３４及びコマンドレジス
タ３５の各内部レジスタに対するリード・ライトと、各
ブロックの動作を制御するコマンドを発行に関する制御
とを行う。

【００４１】レジスタコントロール部３２は、ブロック
コントロール部３６へコマンド有効信号を入力すること
で、ブロックコントロール部３６にコマンド発行のタイ
ミングを与える。

【００４２】ブロックコントロール部３６は、コマンド
有効信号を受信するとコマンドレジスタ３５に格納され
たコマンドを、対応するブロック４，５，６に発行す
る。このとき、ブロックコントロール部３６が発行する
コマンドは、記憶素子４の制御，記憶素子４のデータを
論理素子５や第２のインターフェース部６に読み込ませ
る制御のコマンド等である。

【００４３】基本的には、このコマンド発行タイミング
は、コマンドレジスタ３５へのライトのタイミングから
生成されるが、各ブロック４，５，６の制御部がコマン
ドを受けられない状態にあるときは、ブロックコントロ
ール部３６においてコマンド発行を待たせる制御が行わ
れる。

【００４４】また、レジスタコントロール部３２は、記
憶素子４に対するデータ入出力をアドレスレジスタ３３
及びデータレジスタ３４を介して行う。アドレスレジス
タ３３は、記憶素子４のアドレスを指定するのに用いら
れる。

【００４５】データレジスタ３４は、記憶素子４と間で
リード・ライトされるデータを格納するのに用いられ
る。一方、Ｉ／Ｆ・ＤＭＡコントロール部３１は、内部
に状態（ステータス）を保持するレジスタであるステー
タス部３１ａを備え、これにより、上記各内部レジスタ
３３，３４，３５への書き込みの可否、読み込みの可
否、その他必要な状態を保持して、外部からの状態確認
を可能としている。

【００４６】データ転送については、Ｉ／Ｆ・ＤＭＡコ
ントロール部３１がスレーブモードとなり、ＭＰＵ２の
制御によって行われる一般的なデータ入出力の他、Ｉ／
Ｆ・ＤＭＡコントロール部３１がバスマスタとなって行
われるＤＭＡ（Direct Memory Access）転送によるデー
タ入出力が可能となっている。

【００４７】Ｉ／Ｆ・ＤＭＡコントロール部３１による
ＤＭＡ転送により、データ，アドレス，コマンドのブロ
ック転送が可能となる。各内部レジスタ３３，３４，３
５のＤＭＡ転送は、データ，アドレス，コマンドに対
し、ＤＭＡコントロール部内のＤＭＡ制御レジスタ（図
示せず）の設定によって任意の組み合わせで転送可能と
なっている。

【００４８】また、Ｉ／Ｆ・ＤＭＡコントロール部３１
は、第２のインターフェース部６と接続されているの
で、論理情報が読み込まれた専用ハードウェア７の性質
によっては、専用ハードウェア７そのものがバスマスタ
となって、システムバス１に直接バスアクセスすること
も可能である。

【００４９】次に、図３を用いて、ソフトウェア構成を
説明する。図３（ａ）は、専用ハードウェア化前のソフ
トウェア構成である。このソフトウェアでは、アプリケ
ーションプログラム１１ａ、システムプログラム１２
（ＯＳ）、ハードウェアを制御するデバイスドライバ１
３の他に、論理素子５及び第２のインターフェース部６
に論理情報及び接続情報を読み込ませるための制御を行
うドライバ１４が必要となる。

【００５０】システムプログラム１２は、このドライバ
１４を介して論理素子５等に論理情報を読み込ませるこ
とができる。アプリケーションプログラム１１ａは、こ
の動作を行うシステムコールを呼び出すことで、任意の
論理情報を読み込ませることができる。つまり、この場
合のアプリケーションプログラム１１ａは、論理情報及
び接続情報を読み込ませるためのものであり、論理情報
及び接続情報を変更するためのツールとしての機能もサ
ポートしている。

【００５１】図３（ｂ）は、専用ハードウェア化後のソ
フトウェア構成である。例えば従来例で示した専用ハー
ドウエアでは、そのソフトウェア構成は、アプリケーシ
ョンプログラム１１ｂ、システムプログラム１２（Ｏ
Ｓ）、ハードウェアを制御するデバイスドライバ１３か
らなり、本実施例におけるソフトウェア構成も、専用ハ
ードウェア７に対応するプログラムであれば、図３（ｂ
−１）に示すように従来例と同様な構成を有することに
なる。

【００５２】しかし、例えば従来例の専用ハードウェア
から本実施例の専用ハードウェア７に切り換えた場合、
従来例の専用ハードウェアにおけるアプリケーションプ
ログラムを使用できるようにするため、図３（ｂ−２）
に示すように、システムプログラム１２及びデバイスド
ライバ１３と専用ハードウェア７の間に変換用のドライ
バ１５を設けてもよい。

【００５３】なお、この場合のアプリケーションプログ
ラム１１ｂは、専用ハードウェア７を使用し、何等かの
目的のために用いられる一般的なアプリケーションソフ
トである。

【００５４】また、特に図示しないが、記憶手段として
のハードディスク，光磁気ディスク，ＲＯＭ等の他の記
憶領域が設けられ、論理情報，接続情報、また、ＤＭＡ
転送を用いるときの一連の操作手順等のデータが、これ
に保存されている。

【００５５】なお、入力制御手段は、例えばバスインタ
ーフェース・コントロール部３によって構成されてお
り、情報入力手段は、例えば上記他の記憶領域とバスイ
ンターフェース・コントロール部３と記憶素子４とによ
って構成されている。

【００５６】次に、以上のように構成された本実施例の
情報処理装置の動作について説明する。まず、記憶素子
４、論理素子５及び第２のインターフェース部６の専用
ハードウェア７化の手順について、図４の流れ図を用い
て説明する。

【００５７】本実施例の場合、記憶素子４に対するデー
タ入力方法として、バスインターフェース・コントロー
ル部３のステータスを読みながらＭＰＵ２を介して入力
する方法と、ＤＭＡ転送による方法がある。

【００５８】ＤＭＡ転送を用いずＭＰＵ２を介してデー
タ入力を行う場合（ＳＴ１）、まず、実現したいハード
ウェアの全ての論理情報がドライバ１４によって、バス
インターフェース・コントロール部３を介して記憶素子
４に書き込まれる（ＳＴ２）。

【００５９】次に、ドライバ１４は、バスインターフェ
ース・コントロール部３に、記憶された論理情報を記憶
素子４から論理素子５に読み込ませる命令を発行させ
る。これにより、例えばＦＰＧＡからなる論理素子５に
は論理情報が読み込まれ、論理素子５は実現したい専用
ハードウェア７の本体部となる（ＳＴ３）。

【００６０】さらに、専用ハードウェア７本体及び必要
な場合はメモリと接続するための接続情報が、ドライバ
１４によって、バスインターフェース・コントロール部
３を介して記憶素子４に書き込まれる（ＳＴ４）。

【００６１】そして、ドライバ１４は、バスインターフ
ェース・コントロール部３に、記憶された接続情報を記
憶素子４から第２のインターフェース部６に読み込ませ
る命令を発行させる。これにより、第２のインターフェ
ース部６には接続情報が読み込まれ、第２のインターフ
ェース部６は実現したい専用ハードウェア７内のインタ
ーフェース部となる（ＳＴ５）。

【００６２】ここで、記憶素子４を専用ハードウェア７
のメモリ部として使用する場合は、上記接続情報には、
第２のインターフェース部６と記憶素子４との接続関係
も含まれている。

【００６３】さらに、バスインターフェース・コントロ
ール部３を介してシステムバス１と接続されるような構
成にする場合には、上記接続情報には、第２のインター
フェース部６とバスインターフェース・コントロール部
３との接続関係も含まれる。

【００６４】以上の手続きにより、特定処理を実行でき
る専用ハードウェア７が動作可能な状態となる。一方、
ＤＭＡ転送を用いてデータ入力を行う場合（ＳＴ１）、
バスマスタとなったバスインターフェース・コントロー
ル部３が、図１に図示しない他の記憶領域に保存されて
いる一連の操作手順，論理情報，接続情報等のデータを
読み込み、論理素子５，第２のインターフェース部６に
入力する（ＳＴ６）。

【００６５】したがって、ＤＭＡ転送によるデータ入力
が終了した時点で、論理素子５及び第２のインターフェ
ース部６、さらに必要な場合は記憶素子４を含む各ブロ
ックは専用ハードウェア７として動作可能な状態となっ
ている。

【００６６】次に、専用ハードウェア７化した記憶素子
４，論理素子５，第２のインターフェース部６は、第２
のインターフェース部６を専用ハードウェア７のインタ
ーフェースとして、一般的な専用ハードウェアと同様に
動作し、図３（ｂ）に示すようにアプリケーションプロ
グラム１１ｂ、システムプログラム１２（ＯＳ）、デバ
イスドライバ１３を介して動作可能となる。

【００６７】また、前述したように、第２のインターフ
ェース部６を他の機器、あるいはバス等に接続すること
も可能である。上述したように、本実施例による情報処
理装置は、論理素子５と第２のインターフェース部６と
を設け、これらに論理情報，接続情報をバスインターフ
ェース・コントロール部３によって入力して、上記論理
情報に従って特定処理を実行できる専用ハードウェア７
化を行えるようにしたので、従来ソフトウェアで処理し
ていた特定処理を専用ハードウェア７で高速に処理でき
ると共に、論理情報，接続情報の変更のみで、特定処理
の内容を変更することができる。

【００６８】したがって、汎用性の高い専用ハードウェ
アを有する情報処理装置を提供することができる。特定
処理を行う専用ハードウェア７として、例えば論理シミ
ュレータにすることができる。この場合、シミュレーシ
ョンしたい論理を論理素子５上に実現し、実際に動作さ
せて論理を検証することが可能である。これによってソ
フトウェアで検証するよりも高速に論理の検証が可能と
なる。

【００６９】また、例えば専用ハードウェア７に画像の
圧縮伸長などの演算処理をおこなわせることもできる。
一方、本実施例による情報処理装置は、記憶素子４を備
え、これを各ブロックの専用ハードウェア７化時には、
論理情報，接続情報の情報入力手段の一部として用い、
専用ハードウェア７化後は、専用ハードウエア７のメモ
リ部として用いることができるので、効率よく論理情
報，接続情報が入力できると共に、メモリ部を有する専
用ハードウェア７を提供することができ、メモリ資源の
有効活用を図ることができる。

【００７０】さらに、本実施例による情報処理装置は、
アプリケーションプログラム１１ａのソフトウェアレベ
ルから自由に論理情報及び接続情報を組み替えることが
できるので、柔軟性、汎用性が高く使い勝手のよい特定
処理内容変更手段を実現することができる。

【００７１】したがって、本実施例の発明を用いれば、
従来専用ハードウエアとして供給していたものの代わり
に、アプリケーションプログラム１１ａに対応する論理
情報及び接続情報を含む入力データと必要なデバイスド
ライバ１３を供給するだけで、従来の専用ハードウエア
そのものを交換したのと同等な効果を得ることができ
る。

【００７２】なお、本実施例において、バスインターフ
ェース・コントロール部３は、システムバス１に接続さ
れるとしたが、本発明では、システムバスに接続される
ローカルバス等にバスインターフェース・コントロール
部３が接続されてもよい。

【００７３】さらに、本発明においては、論理素子５及
び第２のインターフェース部６内にそれぞれ例えばフラ
ッシュメモリといった不揮発性メモリを設けて、一度、
専用ハードウェア７化した論理素子５，第２のインター
フェース部６に対する論理情報，接続情報の入力は、次
に別の専用ハードウェア化を行うまで不要にする構成に
してもよい。

【００７４】さらにまた、本実施例においては、バスイ
ンターフェース・コントロール部３を介して専用ハード
ウェア７をシステムバス１に接続する構成とした。しか
し、本発明では、バスインターフェース・コントロール
部３はシステムバス１に直接接続せず、バスインターフ
ェース・コントロール部３の一部機能を含む専用ハード
ウェア化手段を別に設けて各ブロック４，５，６に接続
し、この専用ハードウェア化手段によって各ブロック
４，５，６を専用ハードウェア７化するようにしてもよ
い。このとき、第２のインターフェース部６は、システ
ムバス１等のバスに直接接続すればよい。 （第２の実施例）図５は本発明に係る情報処理装置の第
１の実施例を示す構成図であり、図１と同一部分には同
一符号を付して説明を省略し、ここでは異なる部分につ
いてのみ述べる。

【００７５】この情報処理装置は、第１の実施例の構成
に加え、第２のインターフェース部６とＭＰＵ２との間
にローカルバス８を備えている。専用ハードウェア７化
については、第１の実施例と同様である。

【００７６】また、本実施例における専用ハードウェア
７は、ＭＰＵ２のコプロセッサとして動作する。したが
って、動作時には、専用ハードウェア７は、バスインタ
ーフェース・コントロール部３及びシステムバス１を介
することなく、ローカルバス８を通じてＭＰＵ２からの
命令を直接受けることになる。

【００７７】ＭＰＵ２のコプロセッサとして専用ハード
ウェア７を設けたので、演算実行に際し、実行させるソ
フトウェアをコプロセッサを使用するものに対応させる
必要がある。

【００７８】つまり、ＭＰＵが専用ハードウェア７に対
してコプロセッサ命令を発行できるように、コンパイラ
オプションを設定し直して再コンパイルを行う必要があ
る。このようにすれば、実行させるべきソフトウェア
は、専用ハードウェア７すなわちコプロセッサを用いて
高速に実行されることになる。

【００７９】なお、コンパイラの種類によっては、コプ
ロセッサ命令を発行するがコプロセッサを搭載しないシ
ステム上ではエミュレーションを行うようにコンパイル
するものもあり、このようなコンパイラでコンパイルさ
れたソフトウェアは、本実施例の装置にそのまま適用で
きる。

【００８０】上述したように、本実施例による情報処理
装置は、第１の実施例と同様な構成部分により第１の実
施例と同様の効果が得られる他、ローカルバス８により
ＭＰＵ２と第２のインターフェース部６とを接続し、論
理情報の内容を当該ＭＰＵ２に対するコプロセッサに対
応するものにしたので、浮動小数点のコプロセッサを備
えていないシステムや高速フーリエ変換などの特殊な演
算を頻繁に行うシステムにおいて、専用ハードウェア７
がコプロセッサとして動作して情報処理の高速化を図る
ことができる。 （第３の実施例）本実施例は、第１の実施例における専
用ハードウェア７を情報処理装置のシステム診断を行う
用途として用いるものである。

【００８１】まず、例えばバスインターフェース・コン
トロール部３を介して専用ハードウェア７でシステムバ
ス１の監視を行い、そのトレース結果を第２のインター
フェース部６から外部の機器に出力することができる。

【００８２】また、このトレース結果をソフトウェアで
処理することにより。より一層、高度な自己診断機能が
実現可能となる。例えばソフトウェアのデバック時に、
バスをトレースすることやバスの監視を行って外部に出
力することが可能となる。

【００８３】次に、例えば専用のスキャンコントローラ
の代わりに専用ハードウェア７を用い、第２のインター
フェース部６を介してスキャンの信号を入出力すること
により、ＬＳＩのバウンダリースキャン機能を実現さ
せ、自己診断を行うことができる。すなわち、ＩＥＥＥ
におけるＪ−ＴＡＧを実施することが可能となる。

【００８４】これらによりシステム全体の診断を行うこ
とができる。したがって、システムの信頼性、保守性を
向上させることができる。また、本発明は、その要旨を
逸脱しない範囲で種々変形が可能である。

【００８５】

【発明の効果】以上詳記したように本発明によれば、特
定処理を実行する専用ハードウェアを内容変更可能な論
理素子及びインターフェースで構成させることで、当該
専用ハードウェアに汎用性を持たせて特定処理内容を変
更可能とした情報処理装置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る情報処理装置の第１の実施例を示
す構成図。

【図２】同実施例のバスインターフェース・コントロー
ル部の詳細構成図。

【図３】同実施例のソフトウェア構成図。

【図４】同実施例の動作を説明する流れ図。

【図５】本発明に係る情報処理装置の第２の実施例を示
す構成図。

【符号の説明】

１…システムバス、２…ＭＰＵ、３…バスインターフェ
ース・コントロール部、４…記憶素子、５…論理素子、
６…第２のインターフェース部、７…専用ハードウェ
ア、８…ローカルバス。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 情報処理を行う情報処理装置において、 論理情報が入力されることにより、特定の情報処理を実
   行する論理回路を内部に形成するプログラム可能な論理
   素子と、 この論理素子に接続され、接続情報が入力されることに
   より、前記論理回路の動作が保証されるように前記論理
   素子との接続関係を変更するインターフェース手段と、 前記論理素子に前記論理情報を入力し、また、前記イン
   ターフェース手段に前記接続情報を入力する情報入力手
   段とを備えたことを特徴とする情報処理装置。
2. 【請求項２】 前記情報入力手段は、 少なくとも前記論理情報及び前記接続情報を保存する記
   憶手段と、 前記論理情報もしくは前記接続情報を前記論理素子もし
   くは前記インターフェース手段に入力する入力制御手段
   とを備え、 前記記憶手段と入力制御手段と前記インターフェース手
   段とがバスに接続され、 このバスを介して前記論理情報及び前記接続情報が入力
   され、 前記バス及び前記インターフェース手段を介して前記特
   定の情報処理の実行指示を可能としたことを特徴とする
   請求項１記載の情報処理装置。
3. 【請求項３】 前記特定の情報処理は、ＭＰＵのコプ
   ロセッサが行う処理と同等の処理であり、 前記インターフェース手段がローカルバスを介してＭＰ
   Ｕに直接接続されたことを特徴とする請求項１記載の情
   報処理装置。
4. 【請求項４】 前記インターフェース手段をバスに接続
   し、 前記特定の情報処理は、前記バスを流通するデータを監
   視することで、システムを自己診断する処理であること
   を特徴とする請求項１記載の情報処理装置。