JPH0675821A - 論理装置試験システム - Google Patents
論理装置試験システムInfo
- Publication number
- JPH0675821A JPH0675821A JP4250701A JP25070192A JPH0675821A JP H0675821 A JPH0675821 A JP H0675821A JP 4250701 A JP4250701 A JP 4250701A JP 25070192 A JP25070192 A JP 25070192A JP H0675821 A JPH0675821 A JP H0675821A
- Authority
- JP
- Japan
- Prior art keywords
- test
- program
- control
- microprocessors
- personal computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 効率的で融通性に富んだテストプログラムの
作成を容易とし、該テストプログラムの変更や修正を容
易にかつ短時間で行わせる。 【構成】 被試験装置部位４，６各々に搭載されたマイ
クロプロセッサ５，７には予め評価が完了した試験要素
やドライバプログラムのみをプログラミングしたＲＯＭ
５ａ，７ａが実装されている。マイクロプロセッサ５，
７はパーソナルコンピュータ１によって起動されると、
制御インタフェース２およびマルチプレクサ装置３を介
してパーソナルコンピュータ１から送られてきた組合せ
や試験手順、および各種制御データによって試験要素お
よびドライバプログラムを実行する。被試験装置部位
４，６では試験要素によって入出力装置制御やメモリ制
御、および割込み制御などが行われ、ドライバプログラ
ムによって高速で複雑な制御を必要とするＬＳＩなどの
制御が行われる。
作成を容易とし、該テストプログラムの変更や修正を容
易にかつ短時間で行わせる。 【構成】 被試験装置部位４，６各々に搭載されたマイ
クロプロセッサ５，７には予め評価が完了した試験要素
やドライバプログラムのみをプログラミングしたＲＯＭ
５ａ，７ａが実装されている。マイクロプロセッサ５，
７はパーソナルコンピュータ１によって起動されると、
制御インタフェース２およびマルチプレクサ装置３を介
してパーソナルコンピュータ１から送られてきた組合せ
や試験手順、および各種制御データによって試験要素お
よびドライバプログラムを実行する。被試験装置部位
４，６では試験要素によって入出力装置制御やメモリ制
御、および割込み制御などが行われ、ドライバプログラ
ムによって高速で複雑な制御を必要とするＬＳＩなどの
制御が行われる。
Description
【０００１】
【技術分野】本発明は論理装置試験システムに関し、特
にマイクロプロセッサを複数搭載した装置のテストプロ
グラムによる試験方法に関する。
にマイクロプロセッサを複数搭載した装置のテストプロ
グラムによる試験方法に関する。
【０００２】
【従来技術】従来、この種の試験方法としては、複数の
マイクロプロセッサを搭載した被試験装置の試験に使用
されるテストプログラムの被試験装置への読込みや実行
を、ＩＣＥ（インサーキットエミュレータ）を直接マイ
クロプロセッサに接続することで行わせる方法がある。
マイクロプロセッサを搭載した被試験装置の試験に使用
されるテストプログラムの被試験装置への読込みや実行
を、ＩＣＥ（インサーキットエミュレータ）を直接マイ
クロプロセッサに接続することで行わせる方法がある。
【０００３】また、被試験装置側にＯＳ（オペレーティ
ングシステム）やモニタプログラムなどの機能を持た
せ、外部装置から被試験装置にテストプログラムそのも
のを転送する方法もある。
ングシステム）やモニタプログラムなどの機能を持た
せ、外部装置から被試験装置にテストプログラムそのも
のを転送する方法もある。
【０００４】このような従来の試験方法では、被試験装
置で使用されるプログラム言語を使用して外部のコンピ
ュータによってテストプログラムを作成し、そのテスト
プログラムを用いて実機によるデバッグと評価とを行う
もので、製品の初期における機能のデバッグや評価試験
に関しては非効率で融通性に乏しいという問題がある。
そのため、試験進行中に突発的に発生するテストプログ
ラムの変更や修正に時間がかかるという問題もある。
置で使用されるプログラム言語を使用して外部のコンピ
ュータによってテストプログラムを作成し、そのテスト
プログラムを用いて実機によるデバッグと評価とを行う
もので、製品の初期における機能のデバッグや評価試験
に関しては非効率で融通性に乏しいという問題がある。
そのため、試験進行中に突発的に発生するテストプログ
ラムの変更や修正に時間がかかるという問題もある。
【０００５】また、論理結合された複数のマイクロプロ
セッサを搭載した被試験部位間の試験を行う場合、それ
ら被試験部位間におけるタイミング制御が困難であるた
め、被試験部位間の試験を実施するテストプログラムの
作成が困難であるという問題がある。
セッサを搭載した被試験部位間の試験を行う場合、それ
ら被試験部位間におけるタイミング制御が困難であるた
め、被試験部位間の試験を実施するテストプログラムの
作成が困難であるという問題がある。
【０００６】さらに、被試験装置内ですべてを実行する
テストプログラムの作成においてはその装置のハードウ
ェアを熟知したプログラマを採用する必要があり、人材
の確保が困難であるという問題がある。
テストプログラムの作成においてはその装置のハードウ
ェアを熟知したプログラマを採用する必要があり、人材
の確保が困難であるという問題がある。
【０００７】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、効率的で融通性に富ん
だテストプログラムを容易に作成することができ、該テ
ストプログラムの変更や修正を容易にかつ短時間で行う
ことができる論理装置試験システムの提供を目的とす
る。
点を除去すべくなされたもので、効率的で融通性に富ん
だテストプログラムを容易に作成することができ、該テ
ストプログラムの変更や修正を容易にかつ短時間で行う
ことができる論理装置試験システムの提供を目的とす
る。
【０００８】
【発明の構成】本発明による論理装置試験システムは、
複数のマイクロプロセッサが搭載された被試験装置の試
験を行う論理装置試験システムであって、前記複数のマ
イクロプロセッサ各々に設けられ、前記被試験装置内の
各回路を夫々制御しかつ予め評価試験が完了した複数の
試験要素を格納する格納手段と、前記複数のマイクロプ
ロセッサ各々を外部から起動する起動手段と、前記起動
手段によって起動された前記マイクロプロセッサに対し
て前記試験要素の実行手順および前記試験要素に与える
データを外部から入力する入力手段とを設けたことを特
徴とする。
複数のマイクロプロセッサが搭載された被試験装置の試
験を行う論理装置試験システムであって、前記複数のマ
イクロプロセッサ各々に設けられ、前記被試験装置内の
各回路を夫々制御しかつ予め評価試験が完了した複数の
試験要素を格納する格納手段と、前記複数のマイクロプ
ロセッサ各々を外部から起動する起動手段と、前記起動
手段によって起動された前記マイクロプロセッサに対し
て前記試験要素の実行手順および前記試験要素に与える
データを外部から入力する入力手段とを設けたことを特
徴とする。
【０００９】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１０】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、試験範囲Ａ内の被試験装置
部位４，６は夫々に搭載されたマイクロプロセッサ５，
７によって制御され、論理インタフェース８によって互
いに接続されている。マイクロプロセッサ５，７には評
価の完了した試験要素のみをプログラミングしたＲＯＭ
５ａ，７ａが実装されている。
ック図である。図において、試験範囲Ａ内の被試験装置
部位４，６は夫々に搭載されたマイクロプロセッサ５，
７によって制御され、論理インタフェース８によって互
いに接続されている。マイクロプロセッサ５，７には評
価の完了した試験要素のみをプログラミングしたＲＯＭ
５ａ，７ａが実装されている。
【００１１】ここで、試験要素とはマイクロプロセッサ
５，７によって制御される入出力装置（図示せず）の制
御やメモリ（図示せず）の制御、および割込み制御など
を夫々独立に行うために被試験装置部位４，６に共通し
て定義されたプログラムである。また、試験要素だけで
は制御できず、高速で複雑な制御を必要とする専用ＬＳ
Ｉ（図示せず）などの制御はドライバプログラムとして
定義されたプログラムによって行われる。
５，７によって制御される入出力装置（図示せず）の制
御やメモリ（図示せず）の制御、および割込み制御など
を夫々独立に行うために被試験装置部位４，６に共通し
て定義されたプログラムである。また、試験要素だけで
は制御できず、高速で複雑な制御を必要とする専用ＬＳ
Ｉ（図示せず）などの制御はドライバプログラムとして
定義されたプログラムによって行われる。
【００１２】さらに、試験要素やドライバプログラムは
予めその評価が完了されており、それらの組合せや手順
を被試験装置部位４，６に応じて変えることで被試験装
置部位４，６各々の試験を行うことができる。
予めその評価が完了されており、それらの組合せや手順
を被試験装置部位４，６に応じて変えることで被試験装
置部位４，６各々の試験を行うことができる。
【００１３】パーソナルコンピュータ１からはＲＯＭ５
ａ，７ａ内の試験要素やドライバプログラムの組合せと
試験手順と試験要素やドライバプログラムに与える各種
制御データとが送出される。パーソナルコンピュータ１
から送出されたデータはマルチプレクサ装置３で分岐さ
れ、制御インタフェース２を介して目的の被試験装置に
転送される。
ａ，７ａ内の試験要素やドライバプログラムの組合せと
試験手順と試験要素やドライバプログラムに与える各種
制御データとが送出される。パーソナルコンピュータ１
から送出されたデータはマルチプレクサ装置３で分岐さ
れ、制御インタフェース２を介して目的の被試験装置に
転送される。
【００１４】制御インタフェース２としてＧＰＩＢ（Ｇ
ｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａｃｅ
Ｂｕｓ）やＲＳ２３２Ｃなどの一般的なバス方式を使用
すれば、パーソナルコンピュータ１でプログラム作成が
容易な文字列による符号を用いることができる。
ｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａｃｅ
Ｂｕｓ）やＲＳ２３２Ｃなどの一般的なバス方式を使用
すれば、パーソナルコンピュータ１でプログラム作成が
容易な文字列による符号を用いることができる。
【００１５】図２は本発明の一実施例におけるテストプ
ログラムと試験要素およびドライバプログラムとの関係
を示す図である。図において、パーソナルコンピュータ
１内のテストプログラム１ａは試験要素５ａ−１やドラ
イバプログラム５ａ−２の組合せと試験手順と試験要素
５ａ−１やドライバプログラム５ａ−２に与える各種制
御データとがプログラミングされたものである。
ログラムと試験要素およびドライバプログラムとの関係
を示す図である。図において、パーソナルコンピュータ
１内のテストプログラム１ａは試験要素５ａ−１やドラ
イバプログラム５ａ−２の組合せと試験手順と試験要素
５ａ−１やドライバプログラム５ａ−２に与える各種制
御データとがプログラミングされたものである。
【００１６】また、テストプログラム１ａは制御インタ
フェース２上に符号列で送出され、被試験装置部位４で
あるマイクロプロセッサ周辺回路４ａや専用ＬＳＩ４ｂ
における動作結果を制御インタフェース２を介して符号
列で受取る。ここで、符号列とは試験要素５ａ−１の組
合せや試験要素５ａ−１に与える各種制御データを符号
化した文字列のことを示す。
フェース２上に符号列で送出され、被試験装置部位４で
あるマイクロプロセッサ周辺回路４ａや専用ＬＳＩ４ｂ
における動作結果を制御インタフェース２を介して符号
列で受取る。ここで、符号列とは試験要素５ａ−１の組
合せや試験要素５ａ−１に与える各種制御データを符号
化した文字列のことを示す。
【００１７】パーソナルコンピュータ１はテストプログ
ラム１ａの持つ試験手順にしたがって、符号化した文字
列を組合せた制御文を送出する。ＲＯＭ５ａ内の試験要
素５ａ−１およびドライバプログラム５ａ−２からなる
プログラムは送られてきた制御文にしたがって被試験装
置部位４をアクセスし、被試験装置部位４の試験を実行
する。この試験において、試験要素５ａ−１およびドラ
イバプログラム５ａ−２から文字列を返送する場合もあ
る。
ラム１ａの持つ試験手順にしたがって、符号化した文字
列を組合せた制御文を送出する。ＲＯＭ５ａ内の試験要
素５ａ−１およびドライバプログラム５ａ−２からなる
プログラムは送られてきた制御文にしたがって被試験装
置部位４をアクセスし、被試験装置部位４の試験を実行
する。この試験において、試験要素５ａ−１およびドラ
イバプログラム５ａ−２から文字列を返送する場合もあ
る。
【００１８】図３は本発明の一実施例による試験例を示
す図である。図においてはマイクロプロセッサ周辺回路
４ａが変換回路の場合を示している。このマイクロプロ
セッサ周辺回路４ａがデータＢをデータＣに変換する変
換論理を有していたとすると、マイクロプロセッサ周辺
回路４ａにデータＢを書込んだときにデータＣが返送さ
れてくることを確認しなければならない。
す図である。図においてはマイクロプロセッサ周辺回路
４ａが変換回路の場合を示している。このマイクロプロ
セッサ周辺回路４ａがデータＢをデータＣに変換する変
換論理を有していたとすると、マイクロプロセッサ周辺
回路４ａにデータＢを書込んだときにデータＣが返送さ
れてくることを確認しなければならない。
【００１９】したがって、パーソナルコンピュータ１の
テストプログラム１ａは「＜ＩＷＷ：ａ，Ｂ＜ＩＲＷ：
ａ，１；」という２つの試験要素５ａ−１を組合せた制
御文を制御インタフェース２上に送出する。尚、「ａ」
はマイクロプロセッサ周辺回路４ａのＩＯアドレスであ
る。
テストプログラム１ａは「＜ＩＷＷ：ａ，Ｂ＜ＩＲＷ：
ａ，１；」という２つの試験要素５ａ−１を組合せた制
御文を制御インタフェース２上に送出する。尚、「ａ」
はマイクロプロセッサ周辺回路４ａのＩＯアドレスであ
る。
【００２０】マイクロプロセッサ５は制御インタフェー
ス２を介して上記の制御文を受取ると、ＲＯＭ５ａ内の
「ＩＷＷ」および「ＩＲＷ」という２つの試験要素５ａ
−１を実行する。すなわち、マイクロプロセッサ周辺回
路４ａにデータＢを書込み、マイクロプロセッサ周辺回
路４ａから１ワード読取って制御インタフェース２に
「＃Ｃ；」という文字列を返送する。
ス２を介して上記の制御文を受取ると、ＲＯＭ５ａ内の
「ＩＷＷ」および「ＩＲＷ」という２つの試験要素５ａ
−１を実行する。すなわち、マイクロプロセッサ周辺回
路４ａにデータＢを書込み、マイクロプロセッサ周辺回
路４ａから１ワード読取って制御インタフェース２に
「＃Ｃ；」という文字列を返送する。
【００２１】パーソナルコンピュータ１内のテストプロ
グラム１ａはマイクロプロセッサ周辺回路４ａに書込ん
だＢという試験データに対して、マイクロプロセッサ周
辺回路４ａから返送されてきたデータが正常な変換則か
ら導出されたデータＣと一致することを確認すると終了
する。このとき、変換則に合わないデータが返送されて
きたときには障害メッセージを表示する。
グラム１ａはマイクロプロセッサ周辺回路４ａに書込ん
だＢという試験データに対して、マイクロプロセッサ周
辺回路４ａから返送されてきたデータが正常な変換則か
ら導出されたデータＣと一致することを確認すると終了
する。このとき、変換則に合わないデータが返送されて
きたときには障害メッセージを表示する。
【００２２】このように、被試験装置部位４，６内のマ
イクロプロセッサ周辺回路４ａ，６ａや専用ＬＳＩ４
ｂ，６ｂ（マイクロプロセッサ周辺回路６ａおよび専用
ＬＳＩ６ｂは図示せず）を夫々制御する試験要素５ａ−
１やドライバプログラム５ａ−２を予め評価してからマ
イクロプロセッサ５，７内のＲＯＭ５ａ，７ａに格納し
ておき、被試験装置部位４，６の試験時にパーソナルコ
ンピュータ１からマイクロプロセッサ５，７を起動する
とともに試験要素５ａ−１やドライバプログラム５ａ−
２の実行手順およびデータを入力することによって、効
率的で融通性に富んだテストプログラムを容易に作成す
ることができ、該テストプログラムの変更や修正を容易
にかつ短時間で行うことができる。
イクロプロセッサ周辺回路４ａ，６ａや専用ＬＳＩ４
ｂ，６ｂ（マイクロプロセッサ周辺回路６ａおよび専用
ＬＳＩ６ｂは図示せず）を夫々制御する試験要素５ａ−
１やドライバプログラム５ａ−２を予め評価してからマ
イクロプロセッサ５，７内のＲＯＭ５ａ，７ａに格納し
ておき、被試験装置部位４，６の試験時にパーソナルコ
ンピュータ１からマイクロプロセッサ５，７を起動する
とともに試験要素５ａ−１やドライバプログラム５ａ−
２の実行手順およびデータを入力することによって、効
率的で融通性に富んだテストプログラムを容易に作成す
ることができ、該テストプログラムの変更や修正を容易
にかつ短時間で行うことができる。
【００２３】例えば、論理インタフェース８の試験を行
う場合、従来であれば被試験装置部位４，６に接続され
る夫々のマイクロプロセッサ５，７内に別々のテストプ
ログラムが転送される。この場合、外部に複数の被試験
装置部位４，６内のテストプログラムを同時に監視し、
制御する共通部を持たないことになる。
う場合、従来であれば被試験装置部位４，６に接続され
る夫々のマイクロプロセッサ５，７内に別々のテストプ
ログラムが転送される。この場合、外部に複数の被試験
装置部位４，６内のテストプログラムを同時に監視し、
制御する共通部を持たないことになる。
【００２４】したがって、マイクロプロセッサ５，７の
テストプログラムは論理インタフェース８のアクセスタ
イミングをとることが非常に困難となる。すなわち、被
試験装置部位４から論理インタフェース８に対してデー
タを送出し、被試験装置部位６で規定タイミング内に該
データを受信する試験を考えた場合、夫々が送受信する
タイミングは共通部を持たない別々の２つのテストプロ
グラムで個別に制御することはできない。
テストプログラムは論理インタフェース８のアクセスタ
イミングをとることが非常に困難となる。すなわち、被
試験装置部位４から論理インタフェース８に対してデー
タを送出し、被試験装置部位６で規定タイミング内に該
データを受信する試験を考えた場合、夫々が送受信する
タイミングは共通部を持たない別々の２つのテストプロ
グラムで個別に制御することはできない。
【００２５】これに対して、本実施例ではマイクロプロ
セッサ５，７に対して試験要素５ａ−１やドライバプロ
グラム５ａ−２の実行手順およびデータを入力するだけ
で、複数の被試験装置部位４，６に対して適切なタイミ
ング指示を行うことができるとともに、被試験装置部位
４，６に対して送受信相互の切換えを行うこともでき
る。よって、本実施例では論理インタフェース８の試験
を容易に行うことができ、プログラム転送に伴う時間的
ロスを最小にすることができる。
セッサ５，７に対して試験要素５ａ−１やドライバプロ
グラム５ａ−２の実行手順およびデータを入力するだけ
で、複数の被試験装置部位４，６に対して適切なタイミ
ング指示を行うことができるとともに、被試験装置部位
４，６に対して送受信相互の切換えを行うこともでき
る。よって、本実施例では論理インタフェース８の試験
を容易に行うことができ、プログラム転送に伴う時間的
ロスを最小にすることができる。
【００２６】また、パーソナルコンピュータ１と被試験
装置部位４，６とを接続する制御インタフェース２をＧ
ＰＩＢやＲＳ２３２Ｃなどの一般的でパーソナルコンピ
ュータ１からの制御が容易なインタフェースを使用すれ
ば、パーソナルコンピュータ１から制御インタフェース
２へのデータの送受にほとんどすべての高級プログラム
言語を使用することができる。通常、マイクロプロセッ
サ５，７で高級プログラム言語が使用されることは少な
いので、テストプログラムにマイクロプロセッサ５，７
で使用される言語を使用する必要がなくなり、プログラ
マが使い慣れた高級プログラム言語でテストプログラム
を作成できるメリットは大きい。
装置部位４，６とを接続する制御インタフェース２をＧ
ＰＩＢやＲＳ２３２Ｃなどの一般的でパーソナルコンピ
ュータ１からの制御が容易なインタフェースを使用すれ
ば、パーソナルコンピュータ１から制御インタフェース
２へのデータの送受にほとんどすべての高級プログラム
言語を使用することができる。通常、マイクロプロセッ
サ５，７で高級プログラム言語が使用されることは少な
いので、テストプログラムにマイクロプロセッサ５，７
で使用される言語を使用する必要がなくなり、プログラ
マが使い慣れた高級プログラム言語でテストプログラム
を作成できるメリットは大きい。
【００２７】これによって、テストプログラムの作成に
パーソナルコンピュータ１の持つ高級プログラム言語や
ＯＳ、および各種コンパイラなどを最大限利用すること
ができるので、テストプログラムの開発時間の短縮や修
正が容易となる。
パーソナルコンピュータ１の持つ高級プログラム言語や
ＯＳ、および各種コンパイラなどを最大限利用すること
ができるので、テストプログラムの開発時間の短縮や修
正が容易となる。
【００２８】さらに、被試験装置部位４，６を直接制御
するプログラムがパーソナルコンピュータ１内に存在し
ないため、制御インタフェース２で定義された符号列の
みでテストプログラムの使用を記述することができる。
このため、ハードウェアやアセンブラなどの素養のない
プログラマでも被試験装置部位４，６に対するテストプ
ログラムの作成が可能となる。
するプログラムがパーソナルコンピュータ１内に存在し
ないため、制御インタフェース２で定義された符号列の
みでテストプログラムの使用を記述することができる。
このため、ハードウェアやアセンブラなどの素養のない
プログラマでも被試験装置部位４，６に対するテストプ
ログラムの作成が可能となる。
【００２９】
【発明の効果】以上説明したように本発明によれば、被
試験装置内の各回路を夫々制御しかつ予め評価試験が完
了した複数の試験要素を複数のマイクロプロセッサ各々
の格納手段に格納し、複数のマイクロプロセッサ各々を
外部から起動するとともに、この起動されたマイクロプ
ロセッサに対して試験要素の実行手順および試験要素に
与えるデータを外部から入力することによって、効率的
で融通性に富んだテストプログラムを容易に作成するこ
とができ、該テストプログラムの変更や修正を容易にか
つ短時間で行うことができるという効果がある。
試験装置内の各回路を夫々制御しかつ予め評価試験が完
了した複数の試験要素を複数のマイクロプロセッサ各々
の格納手段に格納し、複数のマイクロプロセッサ各々を
外部から起動するとともに、この起動されたマイクロプ
ロセッサに対して試験要素の実行手順および試験要素に
与えるデータを外部から入力することによって、効率的
で融通性に富んだテストプログラムを容易に作成するこ
とができ、該テストプログラムの変更や修正を容易にか
つ短時間で行うことができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例におけるテストプログラムと
試験要素およびドライバプログラムとの関係を示す図で
ある。
試験要素およびドライバプログラムとの関係を示す図で
ある。
【図３】本発明の一実施例による試験例を示す図であ
る。
る。
１ パーソナルコンピュータ ２ 制御インタフェース ４，６ 被試験装置部位 ４ａ マイクロプロセッサ周辺回路 ４ｂ 専用ＬＳＩ ５，７ マイクロプロセッサ ５ａ，７ａ ＲＯＭ ５ａ−１ 試験要素 ５ａ−２ ドライバプログラム ８ 論理インタフェース
Claims (2)
- 【請求項１】 複数のマイクロプロセッサが搭載された
被試験装置の試験を行う論理装置試験システムであっ
て、前記複数のマイクロプロセッサ各々に設けられ、前
記被試験装置内の各回路を夫々制御しかつ予め評価試験
が完了した複数の試験要素を格納する格納手段と、前記
複数のマイクロプロセッサ各々を外部から起動する起動
手段と、前記起動手段によって起動された前記マイクロ
プロセッサに対して前記試験要素の実行手順および前記
試験要素に与えるデータを外部から入力する入力手段と
を設けたことを特徴とする論理装置試験システム。 - 【請求項２】 前記試験要素の組合せでは制御不能な回
路を夫々制御するドライバプログラムを前記格納手段に
格納するようにしたことを特徴とする請求項１記載の論
理装置試験システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250701A JPH0675821A (ja) | 1992-08-26 | 1992-08-26 | 論理装置試験システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250701A JPH0675821A (ja) | 1992-08-26 | 1992-08-26 | 論理装置試験システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675821A true JPH0675821A (ja) | 1994-03-18 |
Family
ID=17211761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4250701A Pending JPH0675821A (ja) | 1992-08-26 | 1992-08-26 | 論理装置試験システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675821A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801972A (en) * | 1996-08-02 | 1998-09-01 | Nec Corporation | Individual test program producing system |
| CN111487519A (zh) * | 2020-04-07 | 2020-08-04 | 长江存储科技有限责任公司 | 测试系统及方法 |
-
1992
- 1992-08-26 JP JP4250701A patent/JPH0675821A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801972A (en) * | 1996-08-02 | 1998-09-01 | Nec Corporation | Individual test program producing system |
| CN111487519A (zh) * | 2020-04-07 | 2020-08-04 | 长江存储科技有限责任公司 | 测试系统及方法 |
| CN111487519B (zh) * | 2020-04-07 | 2024-05-07 | 长江存储科技有限责任公司 | 测试系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6668339B1 (en) | Microprocessor having a debug interruption function | |
| JPH06250871A (ja) | Ｃｐｕコア、該ｃｐｕコアを有するａｓｉｃ、及び該ａｓｉｃを備えたエミュレーションシステム | |
| US5566303A (en) | Microcomputer with multiple CPU'S on a single chip with provision for testing and emulation of sub CPU's | |
| US5734927A (en) | System having registers for receiving data, registers for transmitting data, both at a different clock rate, and control circuitry for shifting the different clock rates | |
| JPH0728670A (ja) | 情報処理装置 | |
| JPH11272493A (ja) | エミュレ―ションのためのｃｐｕ初期化方法 | |
| JP2005070950A (ja) | プログラム処理装置 | |
| JPH0675821A (ja) | 論理装置試験システム | |
| JP2002535749A (ja) | 複数の命令ソースからの命令を実行するプロセッサおよび方法 | |
| Namimoto et al. | TX series Based on TRONCHIP Architecture | |
| US20030145175A1 (en) | Multiprocessor system having respective control programs of a plurality of processors stored contiguously in a memory | |
| JPS6349851A (ja) | シミユレ−シヨンシステム | |
| JPH08272770A (ja) | マイクロコントローラディベロップメントシステム | |
| JPH0550016B2 (ja) | ||
| KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
| JPH096641A (ja) | 情報処理装置 | |
| JPS6295644A (ja) | マイクロプロセッサ用プログラムデバッグ装置 | |
| JPH0895610A (ja) | プログラマブルコントローラ | |
| JPH11296408A (ja) | 組み込み機器用ソフトウエア論理シミュレータ | |
| JPH04112341A (ja) | マイクロコンピュータｌｓｉ | |
| JPS625446A (ja) | マイクロプロセツサの制御方法および装置 | |
| JPS59202548A (ja) | デバツグ装置 | |
| JPH03288256A (ja) | マイクロプロセッサシステム | |
| JPS5930146A (ja) | マイクロプログラムデバツグ装置 | |
| JP2001051873A (ja) | デバッグ装置 |