JPH04112341A - マイクロコンピュータｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータＬＳＩに関し、特にプロ
グラムデバッグ機能を内蔵しているマイクロコンピュー
タＬＳＩに関する。

〔従来の技術〕

マイクロコンピュータを利用したシステム（以後ターゲ
ットシステムと呼ぶ）を開発する際には、作成したプロ
グラムの実行状況やマイクロコンピュータの内部スター
テスが所定どおり動作しているかどうかをチエツク（以
後このような作業をデバッグと呼ぶ）しながら行ってい
く。

このような目的のなめイン・サーキット・エミュレータ
く以後エミュレータと呼ぶ）と呼ばれるものが開発され
、−船釣に用いられている。このエミュレータは、ター
ゲットシステム上に実装されているマイクロコンピュー
タの代わりに装着して、あたかもマイクロコンピュータ
があるのがのごとく動作し、例えばあるアドレスでの内
部レジスタ値、モードなどの内部状態を監視できるよう
になっている（以後エミュレーション動作と呼ぶ）。

第３図及び第４図を参照して従来のマイクロコンピュー
タ用のエミュレータについて説明する。

第４図は、マイクロコンピュータの動作を示す波形図で
あり、クロック５０の立ち上かり工・ンシ５３てアドレ
ス５１としてｎなるアドレスが出力される。このマイク
ロコンピュータは次の立ち上がりエツジ５４でデータバ
ス５２にｎなるデータを取り込み実行する。このような
動作を各クロックごとに実行していく。

このような動作を行なうマイクロコンピュータ用エミュ
レータを第３図に示す、以下説明する。

同図に示すように、ＣＰＵ４２が内部状態を確認したい
マイクロコンピュータＬＳＩである。

ＣＰＵ４２は命令フェッチ用のアドレスを発生するアド
レス発生部４４とフェッチされたデータをデコードする
命令デコーダ４５とデコードされた命令を実行する命令
実行部４３から構成されている。

エミュレータは実際のマイクロコンピュータと同じ動作
をする必要があるので、ＣＰＵ４２から出力されるアド
レス信号４６と同じ信号をターゲットアドレス３４とし
てエミュレータ外部に出力し、またメモリから呼び出さ
れた命令データ３７をエミュレータ外部から入力される
ようになっている。

エミュレータの基本機能として監視機能かあるが、ここ
て゛はＣＰＵ４２から出力されるアドレスを監視してい
る。イベント検出部３１にあらかじめ設定したアドレス
と同じアドレスがＣＰＵ４２から出力されると、イベン
ト検出部３１はその旨の一致信号３２を出力する。この
出力された一致信号はバス制御部３３とセレクト３９に
入力されている。エミュレータがエミュレーションを行
なっているときには、バス制御部３３はＣＰＵ４２から
出力されるアドレスはターゲットアドレス３４としてそ
のまま出力する９また、セレクタ３９はターゲットから
の命令データ３７をＣＰＵ４２に入力可能なように選択
されている。

ＣＰＵ４２の内部状態を確認するには、ＣＰＵ４２の種
々の命令を組み合わせて実行させその結果をＣＰＵの外
部に出力させて確認する。このエミュレータでは、この
ための命令をオルタネ−トメモリに格納しておく。これ
は、ターゲットシステム上のメモリにはこのような命令
を格納しておくことができないためである。このオルタ
ネ−トメモリが選択され命令が実行されるた内部状態が
エミュレータメインバス４０に出力され、内部状態が確
認できる。

前述したイベント検出部から一致信号３２が出力される
と、バス制御部３３はＣＰＵ４２からのアドレス信号を
バス３９ではなくバス３５を通してオルタネ−トメモリ
３６に入力する。また、セレクタは命令データをターゲ
ットの命令データ３７ではなくオルタネ−トメモリから
のデータにするように入力光を切り換える。これにより
ＣＰＵ４２の内部状態を確認するための命令を次々に実
行していく。

このようにエミュレータを構成することにより、ＣＰＵ
４２の内部状態を確認していた。

〔発明が解決しようとする課題〕

このように、従来のマイクロコンピュータＬＳＩには内
部状態を確認するための手段がないため、マイクロコン
ピュータの内部状態を確認するためには複雑なインサー
キットエミュレータか必要になり開発費の増大を招いた
。

また、第３図に示すエミュレータをそのままＬＳＩ化す
るためにはオルタネ−トメモリが必要であり、ＬＳＩ面
積の増大をまねきコスト高となってしまうと欠点があっ
た。

本発明の目的は、インサーキットエミュレータを使用す
ることなく内部状態が確認できるマイクロコンピュータ
ＬＳＩを提供することにある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータＬＳＩは、ＣＰＵが実行
する命令データを外部から入力し保持する手段と、前記
レジスタが前記命令データを出力するタイミグを指定す
るための手段と、前記レジスタから出力された命令デー
タと前記レジスタ以外の少なくとも一つの系統から与え
られる命令データとを制御信号により切り換えて前記Ｃ
ＰＵに出力する選択手段とを有することを特徴とする。

〔実施例〕

第１図に本発明の一実施例を示す。マイクロコンピュー
タ１には第４図で示す動作をするＣＰＵ１７が含まれて
いる。このＣＰＵは従来技術の項で説明したＣＰＵ４２
と同様に命令実行部１つとアドレス発生部２０、命令デ
コーダ１８から構成されている。

通常のエミュレーション時には、セレクト５はこのマイ
クロコンピュータ外部から与えられた選択信号３により
、命令データをバス４から入力するようになっている。

内部状態、例えばあるアドレスでの種々の内部レジスタ
値、内部モードを確認するために本実施例では次の様に
行なっている。ｔずシリアルバス１１を通して内部状態
を確認するために必要な命令をシリアル・パラレル変換
部１２に送る。送られたデータはパラレルデータに変換
される。この時の変換方法は既存技術で十分実現可能な
のでここでは特に記載しない。変換されたデータはバス
１０ｂを通してマイクロコンピュータの命令語調幅のレ
ジスタ９に入力され保持される。このレジスタ９は、制
御信号８がアクティブの時には保持された命令が、非ア
クティブの時にはノーオペレーション（ＮＯＰ）命令が
自動的にハス１０ａに出力されるようになっている。レ
ジスタ制御部６はマイクロコンピュータＬＳＩＩ外部か
ら与えられる信号７により制御信号８を生成する。

次にＬＳＩ外部から与えられた選択信号３により、命令
の入力光としてレジスタ９が選択されると、レジスタ９
の出力がバス１３を通して命令実行部（ここではＣＰＵ
１７）に送られる。

次に１クロック間だけレジスタ制御信号７をアクティブ
にするとレジスタ制御部６はレジスタ制御信号８を生成
し、保持された命令を出力するようレジスタ９を制御す
る。出力された命令はＣＰＵ１７に送られ実行される。

その実行された結果はデータバス１６に出力され、パラ
レル・シリアル変換部に入力される。変換後シリアルバ
ス１４を通してＬＳＩ外部に出力される。これによりＬ
ＳＩ外部で内部状態を確認することができる。

制御信号７は１クロツタ間だけアクティブになり、その
後は非アクティブになるのでレジスタ９はＮＯＰ命令を
実行しつづける。従って、この間、マイクロコンピュー
タはあたがも停止しているがごとく振舞うことになる。

この間に次の命令をシリアル経由でレジスタ９に保持さ
せ、同じ方法で実行させていく。このようにして、内部
状態を確認していく６ 第２図はこ本発明の第２の実施例を説明するためのブロ
ック図である。本実施例では第１の実施例に加えてイベ
ント検出部を設けたマイクロコンピュータである。イベ
ント検出部２１はアドレス２を監視するようになってい
る。もちろんこれは種々の方法が考えられる。あらかじ
めこのイベント検出部にデータを設定しておき、出力さ
れるアドレスがこの設定されたデータと一致した場合に
は、その旨の一致信号２２を出力する。この一致信号２
２によりセレクタ５は命令データの入力光をレジスタ９
の出力１０ａに切り換える。この他の動作は第１の実施
例と同じである。

〔発明の効果〕

本発明により、インサーキットエミュレータを用いるこ
となく内部状態を確認できるため、エミュレータの開発
のための時間、費用が削減できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するためのブロッ
ク図、第２図は本発明の第２の実施例を説明するための
ブロック図、第３図は従来技術によるインサーキットエ
ミュレータのブロック図、第４図はマイクロコンピュー
タＬＳＩのタイミング図である。 １・・・マイクロコンピュータＬＳＩ、２・・・アドレ
スバス、３・・・選択信号３．４・・・ターゲット命令
データ、５・・・セレクタ、６・・・レジスタ制御部、
７・・・制御信号、８・・・レジスタ制御信号、９・・
・レジスタ、１０ａ・・・命令用データバス、１０ｂ・
・・命令用データバス、１１・・・シリアルデータバス
、１２・・・シリアル−パラレル変換部、１３・・・命
令用データバス、１４・・・シリアルデータバス、１５
・・・パーｙしルーシリアル変換部、１６・・・データ
バス、１７・・・ＣＰＵ、１８・・・命令デコーダ、１
つ・・・命令実行部、２０・・・アドレス発生部、２１
・・・イベント検出部、２２・・・一致信号、３０・・
・インサーキットエミュレータ、３１・・・イベント検
出部、３２・・・一致信号、３３・・・バス制御部、３
４・・・ターゲットアドレス、３５・・・アドレスバス
、３６・・・オルタネ−トメモリ、３７・・・ターゲッ
ト命令データ、３８・・・命令用データバス、３９・・
・セレクタ、４０・・・エミュレータメインバス、４１
・・・命令用データバス、４２・・・ＣＰＵ、４３・・
・命令実行部、４４・・・アドレス発生部、４５・・・
命令デコーダ、４６・・・アドレスバス、５０・・・ク
ロック、５１・・・アドレス、５２・・・命令データ、
５３・・・立ち上がりエツジ。

Claims (1)

【特許請求の範囲】
1. ＣＰＵが実行する命令データを外部から入力し保持する
   手段と、前記レジスタが前記命令データを出力するタイ
   ミグを指定するための手段と、前記レジスタから出力さ
   れた命令データと前記レジスタ以外の少なくとも一つの
   系統から与えられる命令データとを制御信号により切り
   換えて前記ＣＰＵに出力する選択手段とを有することを
   特徴とするマイクロコンピュータＬＳＩ。