JPH06314213A - デバッグ装置 - Google Patents
デバッグ装置Info
- Publication number
- JPH06314213A JPH06314213A JP5102552A JP10255293A JPH06314213A JP H06314213 A JPH06314213 A JP H06314213A JP 5102552 A JP5102552 A JP 5102552A JP 10255293 A JP10255293 A JP 10255293A JP H06314213 A JPH06314213 A JP H06314213A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- instruction
- cache memory
- memory
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
- G06F11/364—Software debugging by tracing the execution of the program tracing values on a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Abstract
(57)【要約】
【目的】キャッシュメモリを内蔵するマイクロプロセッ
サに対するデバッグ装置において、特定番地でマイクロ
プロセッサが読み込む命令をブレーク命令にすり替える
ことでブレーク機能を実現し、フォアグランドモニタを
使用せずバックグランドモニタのみを使用することによ
り、ユーザが使用するメモリ空間に制限を与えずプログ
ラムの実行にリアルタイム性のあるプログラムデバッグ
ができることを目的とする。 【構成】キャッシュメモリを内蔵するマイクロプロセッ
サ１０１に、キャッシュメモリをクリアすることを指示
する入力端子ＣＨＥＣＬＲ１１３とブレーク命令が実行
されたことを示す出力端子ＴＲＰＡＫ１１２を備える。
更に、マイクロプロセッサ１０１のデータバスには命令
すり替え回路１０３が接続され、アドレスバスはＴＲＰ
ＡＫ１１２と共に使用してバックグランドモニタをアク
セスするよう構成される。キャッシュメモリのクリアは
バックグランドモニタの開始時と終了時に実行する。
サに対するデバッグ装置において、特定番地でマイクロ
プロセッサが読み込む命令をブレーク命令にすり替える
ことでブレーク機能を実現し、フォアグランドモニタを
使用せずバックグランドモニタのみを使用することによ
り、ユーザが使用するメモリ空間に制限を与えずプログ
ラムの実行にリアルタイム性のあるプログラムデバッグ
ができることを目的とする。 【構成】キャッシュメモリを内蔵するマイクロプロセッ
サ１０１に、キャッシュメモリをクリアすることを指示
する入力端子ＣＨＥＣＬＲ１１３とブレーク命令が実行
されたことを示す出力端子ＴＲＰＡＫ１１２を備える。
更に、マイクロプロセッサ１０１のデータバスには命令
すり替え回路１０３が接続され、アドレスバスはＴＲＰ
ＡＫ１１２と共に使用してバックグランドモニタをアク
セスするよう構成される。キャッシュメモリのクリアは
バックグランドモニタの開始時と終了時に実行する。
Description
【０００１】
【産業上の利用分野】本発明は、キャッシュメモリを内
蔵するマイクロプロセッサのデバッグ装置、特に任意の
アドレスに対するブレーク処理を実行するデバッグ装置
に関する。
蔵するマイクロプロセッサのデバッグ装置、特に任意の
アドレスに対するブレーク処理を実行するデバッグ装置
に関する。
【０００２】
【従来の技術】最近のマイクロプロセッサでは、メモリ
アクセスの高速化のために、キャッシュメモリを内蔵す
るものが増えている。しかし、マイクロプロセッサが高
性能化する半面、このようなマイクロプロセッサを使用
したシステムのデバッグ作業は、困難なものになってき
ている。このようなマイクロプロセッサでは、メモリア
クセスがキャッシュメモリにミスヒットした場合にしか
出力されないため、メモリアクセスをトレースして現在
のプログラムの実行状態を監視することができなくなっ
ているからである。
アクセスの高速化のために、キャッシュメモリを内蔵す
るものが増えている。しかし、マイクロプロセッサが高
性能化する半面、このようなマイクロプロセッサを使用
したシステムのデバッグ作業は、困難なものになってき
ている。このようなマイクロプロセッサでは、メモリア
クセスがキャッシュメモリにミスヒットした場合にしか
出力されないため、メモリアクセスをトレースして現在
のプログラムの実行状態を監視することができなくなっ
ているからである。
【０００３】このようなマイクロプロセッサを使用する
システムのデバッグを行う場合には、デバッグ装置を用
いる。デバッグ装置では、プログラムの実行過程だけを
トレースする場合には、マイクロプロセッサのキャッシ
ュメモリを不活性にし（この状態をキャッシュ・オフ状
態と呼ぶ）、マイクロプロセッサの必要とするアクセス
を全て外部に出力させることにより実現させる。但し、
このようなトレース方法は、マイクロプロセッサがキャ
ッシュメモリを使用する通常の状態とは実行時間に大き
な差がでてしまうため、リアルタイム性が要求される装
置の場合には、あまり有効なデバッグ方法とは言えな
い。デバッグ装置を使用して、リアルタイム性のあるデ
バッグを行うためには、ブレーク機能を使用する。ブレ
ーク機能は、プログラムの任意のアドレスでマイクロプ
ロセッサに分岐を実行させ、分岐先にユーザが知りたい
マイクロプロセッサの内部状態やプログラムの途中結果
を出力させるプログラムを用意しておき、予期した通り
の処理が実行されたかを観察するための機能である。
システムのデバッグを行う場合には、デバッグ装置を用
いる。デバッグ装置では、プログラムの実行過程だけを
トレースする場合には、マイクロプロセッサのキャッシ
ュメモリを不活性にし（この状態をキャッシュ・オフ状
態と呼ぶ）、マイクロプロセッサの必要とするアクセス
を全て外部に出力させることにより実現させる。但し、
このようなトレース方法は、マイクロプロセッサがキャ
ッシュメモリを使用する通常の状態とは実行時間に大き
な差がでてしまうため、リアルタイム性が要求される装
置の場合には、あまり有効なデバッグ方法とは言えな
い。デバッグ装置を使用して、リアルタイム性のあるデ
バッグを行うためには、ブレーク機能を使用する。ブレ
ーク機能は、プログラムの任意のアドレスでマイクロプ
ロセッサに分岐を実行させ、分岐先にユーザが知りたい
マイクロプロセッサの内部状態やプログラムの途中結果
を出力させるプログラムを用意しておき、予期した通り
の処理が実行されたかを観察するための機能である。
【０００４】従来のブレーク機能の実現方法について、
図６を使用して説明する。ここでは、特に最近の従来例
として、『特開平０３−０７８０３８（インサーキット
エミュレータ）』について説明する。
図６を使用して説明する。ここでは、特に最近の従来例
として、『特開平０３−０７８０３８（インサーキット
エミュレータ）』について説明する。
【０００５】図６は、従来のブレーク装置の構成図であ
る。６０１はキャッシュメモリを内蔵するマイクロプロ
セッサ、６０２はユーザのシステムで用意されたユーザ
メモリ、６０３はデバッグ装置を使用するために必要な
ユーザメモリ上のフロントエンドモニタ部（デバッグ装
置のユーザはデバッグ装置用にこの領域を用意する必要
がある）、６０４はユーザメモリとは別にブレーク装置
上に存在するバックグランドモニタ部、６０５はフロン
トエンドモニタの操作によってユーザ空間からバックグ
ランドモニタ部を分離するメモリ空間切り替え回路、１
０４はユーザがブレークポイントを設定するブレークポ
イントレジスタ、１０６は比較器、１１４は比較器の比
較結果が一致したことを通知するＴＲＰＲＱ信号、１０
８はＴＲＰＲＱ１１４がアクティブになった場合にマイ
クロプロセッサの読み込む命令コードを特定の分岐命令
（ブレーク命令と呼ぶ）にすり替える命令すり替え回路
である。
る。６０１はキャッシュメモリを内蔵するマイクロプロ
セッサ、６０２はユーザのシステムで用意されたユーザ
メモリ、６０３はデバッグ装置を使用するために必要な
ユーザメモリ上のフロントエンドモニタ部（デバッグ装
置のユーザはデバッグ装置用にこの領域を用意する必要
がある）、６０４はユーザメモリとは別にブレーク装置
上に存在するバックグランドモニタ部、６０５はフロン
トエンドモニタの操作によってユーザ空間からバックグ
ランドモニタ部を分離するメモリ空間切り替え回路、１
０４はユーザがブレークポイントを設定するブレークポ
イントレジスタ、１０６は比較器、１１４は比較器の比
較結果が一致したことを通知するＴＲＰＲＱ信号、１０
８はＴＲＰＲＱ１１４がアクティブになった場合にマイ
クロプロセッサの読み込む命令コードを特定の分岐命令
（ブレーク命令と呼ぶ）にすり替える命令すり替え回路
である。
【０００６】ブレーク機能を使用する場合には、ユーザ
はデバッグを実行する前に、ブレークポイントレジスタ
１０４に割り込みを発生させるアドレスを設定する。比
較器１０６は、マイクロプロセッサ６０１の出力するア
ドレスバス１１１上の内容と、ブレークポイントレジス
タ１０４の内容を比較して、一致した場合にはＴＲＰＲ
Ｑ１１４をアクティブにする。ＴＲＰＲＱ１１４がアク
ティブになると、命令すり替え回路１０３は、マイクロ
プロセッサがその時点で読み込む命令コードをブレーク
命令に置き換える。
はデバッグを実行する前に、ブレークポイントレジスタ
１０４に割り込みを発生させるアドレスを設定する。比
較器１０６は、マイクロプロセッサ６０１の出力するア
ドレスバス１１１上の内容と、ブレークポイントレジス
タ１０４の内容を比較して、一致した場合にはＴＲＰＲ
Ｑ１１４をアクティブにする。ＴＲＰＲＱ１１４がアク
ティブになると、命令すり替え回路１０３は、マイクロ
プロセッサがその時点で読み込む命令コードをブレーク
命令に置き換える。
【０００７】その後の処理は、図７を参照して説明す
る。
る。
【０００８】ここでは、ａ番地にブレークポイントが設
定されていて、ａ番地のアクセスでブレーク命令が読み
込まれるものとする。
定されていて、ａ番地のアクセスでブレーク命令が読み
込まれるものとする。
【０００９】マイクロプロセッサはブレーク命令を実行
すると、フロントエンドモニタの先頭に分岐する。フロ
ントエンドモニタとは、デバッグ装置が使用するユーザ
メモリ上の空間である。フロントエンドモニタでは、キ
ャッシュメモリをキャッシュ・オフの状態に変更し、ブ
レークの要因分析を行う。要因分析の結果、確かにトラ
ップすべきであると判断した場合には、メモリ空間切り
替え回路６０５に指示してそれ以降のアクセスではユー
ザメモリをアクセスせずバックグランドモニタ部６０４
をアクセスさせる。バックグランドモニタはユーザ空間
とは独立なデバッグ装置上のメモリ空間である。バック
グランドモニタでは内部レジスタのダンプ等の処理を行
った後、最後にＲＥＴＩ命令を実行して、ブレーク命令
に置き変る前の命令（再開命令）から実行を再開する。
再開命令だけはキャッシュオフで動作するが、それ以降
は再度キャッシュオンの状態に戻す。これらのキャッシ
ュの制御はフロントエンドモニタ部によって制御する。
すると、フロントエンドモニタの先頭に分岐する。フロ
ントエンドモニタとは、デバッグ装置が使用するユーザ
メモリ上の空間である。フロントエンドモニタでは、キ
ャッシュメモリをキャッシュ・オフの状態に変更し、ブ
レークの要因分析を行う。要因分析の結果、確かにトラ
ップすべきであると判断した場合には、メモリ空間切り
替え回路６０５に指示してそれ以降のアクセスではユー
ザメモリをアクセスせずバックグランドモニタ部６０４
をアクセスさせる。バックグランドモニタはユーザ空間
とは独立なデバッグ装置上のメモリ空間である。バック
グランドモニタでは内部レジスタのダンプ等の処理を行
った後、最後にＲＥＴＩ命令を実行して、ブレーク命令
に置き変る前の命令（再開命令）から実行を再開する。
再開命令だけはキャッシュオフで動作するが、それ以降
は再度キャッシュオンの状態に戻す。これらのキャッシ
ュの制御はフロントエンドモニタ部によって制御する。
【００１０】
【発明が解決しようとする課題】従来のデバッグ装置で
は、キャッシュメモリ内蔵のマイクロプロセッサに対し
てブレーク機能を実現するために、フロントエンドモニ
タを動作させることが必要であった。フロントエンドモ
ニタが必要な理由を以下（〜）に示す。
は、キャッシュメモリ内蔵のマイクロプロセッサに対し
てブレーク機能を実現するために、フロントエンドモニ
タを動作させることが必要であった。フロントエンドモ
ニタが必要な理由を以下（〜）に示す。
【００１１】バックグランドモニタへの切り替えを行
うための機能がないため。
うための機能がないため。
【００１２】キャッシュオフへの切り替えをモニタプ
ログラムで制御するため。この処理をバックグランドモ
ニタで実行した場合には、マイクロプロセッサの内部で
はフォアグランドモニタとバックグランドモニタの区別
がないため、バックグランドモニタ実行中にキャッシュ
メモリに登録された命令が、ユーザ空間実行中にもヒッ
トする場合があり、誤動作が発生する。フォアグランド
モニタで実行すれば、それはユーザメモリ上の空間であ
るため、後にキャッシュメモリがヒットしても誤動作は
発生しない。キャッシュ内に登録されるブレーク命令
を消去する手段がないため。このため、ブレーク処理か
らの再開命令はキャッシュオフで動作させ、先にキャッ
シュ内に登録されたブレーク命令を無視させている。し
かし、再度先に設定されていたブレークポイントと同じ
アドレスをアクセスした場合に、キャッシュメモリにヒ
ットしてしまうと何度もブレーク処理を繰り返しプログ
ラム終了までブレークポイントを解除できなくなってし
まう。このため、従来はフロントエンドモニタ部で本当
にブレークしてもよいかどうかを判定する必要があっ
た。
ログラムで制御するため。この処理をバックグランドモ
ニタで実行した場合には、マイクロプロセッサの内部で
はフォアグランドモニタとバックグランドモニタの区別
がないため、バックグランドモニタ実行中にキャッシュ
メモリに登録された命令が、ユーザ空間実行中にもヒッ
トする場合があり、誤動作が発生する。フォアグランド
モニタで実行すれば、それはユーザメモリ上の空間であ
るため、後にキャッシュメモリがヒットしても誤動作は
発生しない。キャッシュ内に登録されるブレーク命令
を消去する手段がないため。このため、ブレーク処理か
らの再開命令はキャッシュオフで動作させ、先にキャッ
シュ内に登録されたブレーク命令を無視させている。し
かし、再度先に設定されていたブレークポイントと同じ
アドレスをアクセスした場合に、キャッシュメモリにヒ
ットしてしまうと何度もブレーク処理を繰り返しプログ
ラム終了までブレークポイントを解除できなくなってし
まう。このため、従来はフロントエンドモニタ部で本当
にブレークしてもよいかどうかを判定する必要があっ
た。
【００１３】このような理由により、従来のデバッグ装
置では、フロントエンドモニタを使用していた。しか
し、フロントエンドモニタはユーザシステムの資源（ユ
ーザ装置上のアドレスバス等の制御信号、ユーザメモリ
等）を使用するため、ユーザの使用するメモリ空間（特
にプログラムの使用するアドレスや容量）に制限がかせ
られてしまうという欠点があった。
置では、フロントエンドモニタを使用していた。しか
し、フロントエンドモニタはユーザシステムの資源（ユ
ーザ装置上のアドレスバス等の制御信号、ユーザメモリ
等）を使用するため、ユーザの使用するメモリ空間（特
にプログラムの使用するアドレスや容量）に制限がかせ
られてしまうという欠点があった。
【００１４】また、ユーザが開発中のシステムをデバッ
グするのに、デバッグ装置自身がユーザ装置を使用する
ことにより、ユーザシステムで誤動作が発生した場合に
は、モニタプログラム自身も誤動作してしまうため、デ
バッグ装置の本来の機能が発揮できない場合もある。
グするのに、デバッグ装置自身がユーザ装置を使用する
ことにより、ユーザシステムで誤動作が発生した場合に
は、モニタプログラム自身も誤動作してしまうため、デ
バッグ装置の本来の機能が発揮できない場合もある。
【００１５】更に、上記に述べたように、キャッシュ
メモリ内に残るブレーク命令を消去する手段がないた
め、ブレーク処理を行わない場合にも不必要にフロント
エンドモニタが動作してしまい、ユーザプログラムの実
行にリアルタイム性がなくなるという欠点も有してい
た。
メモリ内に残るブレーク命令を消去する手段がないた
め、ブレーク処理を行わない場合にも不必要にフロント
エンドモニタが動作してしまい、ユーザプログラムの実
行にリアルタイム性がなくなるという欠点も有してい
た。
【００１６】
【課題を解決するための手段】上述した問題点を解決す
るため、本発明のデバッグ装置では、キャッシュメモリ
を内蔵するマイクロプロセッサのデバッグ装置におい
て、前記マイクロプロセッサは、内蔵するキャッシュメ
モリの消去機能と、マイクロプロセッサ外部から前記キ
ャッシュメモリの消去を指示するキャッシュクリア端子
と、特定の分岐命令を実行したことをマイクロプロセッ
サ外部に通知するブレークアクノリッジ端子を有し、マ
イクロプロセッサのメモリアクセスをトレースし、特定
番地でマイクロプロセッサが読み込む命令を前記分岐命
令にすり替える命令すり替え回路と、マイクロプロセッ
サに対してユーザ空間とは別のデバッグ装置特有のメモ
リ空間を供給するバックグランドモニタ部を有し、命令
をすり替えた後で前記ブレークアクノリッジ端子がアク
ティブとなった後はバックグランドモニタ部のプログラ
ムを実行し、バックグランドモニタ部のプログラムの開
始時と終了時に前記マイクロプロセッサのキャッシュク
リア端子を介して、キャッシュメモリの消去を指示する
ことを特長とする。
るため、本発明のデバッグ装置では、キャッシュメモリ
を内蔵するマイクロプロセッサのデバッグ装置におい
て、前記マイクロプロセッサは、内蔵するキャッシュメ
モリの消去機能と、マイクロプロセッサ外部から前記キ
ャッシュメモリの消去を指示するキャッシュクリア端子
と、特定の分岐命令を実行したことをマイクロプロセッ
サ外部に通知するブレークアクノリッジ端子を有し、マ
イクロプロセッサのメモリアクセスをトレースし、特定
番地でマイクロプロセッサが読み込む命令を前記分岐命
令にすり替える命令すり替え回路と、マイクロプロセッ
サに対してユーザ空間とは別のデバッグ装置特有のメモ
リ空間を供給するバックグランドモニタ部を有し、命令
をすり替えた後で前記ブレークアクノリッジ端子がアク
ティブとなった後はバックグランドモニタ部のプログラ
ムを実行し、バックグランドモニタ部のプログラムの開
始時と終了時に前記マイクロプロセッサのキャッシュク
リア端子を介して、キャッシュメモリの消去を指示する
ことを特長とする。
【００１７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
図１を参照すると、本発明の第１の実施例は、キャッシ
ュメモリを内蔵するマイクロプロセッサ１０１と、ユー
ザメモリ１０２、命令すり替え回路１０３、ブレークポ
イントレジスタ１０４、バックグランドモニタ部１０
５、ブレークポイントレジスタ１０４の内容とアドレス
バス１１１の内容を比較する比較器１０６と、マイクロ
プロセッサ１０１がブレーク命令を実行したことを外部
に通知する信号ＴＲＰＡＫ１１２、ＴＲＰＡＫ１１２が
アクティブになった後マイクロプロセッサからのアクセ
スをユーザメモリ１０２からバックグランドモニタ部１
０５へと切り替えるメモリ空間切り替え回路１０７と、
マイクロプロセッサの内部キャッシュを消去することを
バックグランドモニタ部１０５から指示するための信号
ＣＨＥＣＬＲ１１３から構成される。更に、マイクロプ
ロセッサ１０１の内部構成の一実施例を図２を使用して
説明する。図２を参照すると、マイクロプロセッサ１０
１は、実行ユニット２０１と、ＲＡＭ部２０２、バリッ
ド部２０３、デコーダ部２０４と、出力端子であるアド
レスバス１１１とＴＲＰＡＫ１１２、入出力端子である
データバス１０８、入力端子であるＣＨＥＣＬＲ１１３
から構成される。特にキャッシュメモリはＲＡＭ部２０
２とバリッド部２０７とデコーダ部２０８から構成され
る。
る。図１は本発明の一実施例を示すブロック図である。
図１を参照すると、本発明の第１の実施例は、キャッシ
ュメモリを内蔵するマイクロプロセッサ１０１と、ユー
ザメモリ１０２、命令すり替え回路１０３、ブレークポ
イントレジスタ１０４、バックグランドモニタ部１０
５、ブレークポイントレジスタ１０４の内容とアドレス
バス１１１の内容を比較する比較器１０６と、マイクロ
プロセッサ１０１がブレーク命令を実行したことを外部
に通知する信号ＴＲＰＡＫ１１２、ＴＲＰＡＫ１１２が
アクティブになった後マイクロプロセッサからのアクセ
スをユーザメモリ１０２からバックグランドモニタ部１
０５へと切り替えるメモリ空間切り替え回路１０７と、
マイクロプロセッサの内部キャッシュを消去することを
バックグランドモニタ部１０５から指示するための信号
ＣＨＥＣＬＲ１１３から構成される。更に、マイクロプ
ロセッサ１０１の内部構成の一実施例を図２を使用して
説明する。図２を参照すると、マイクロプロセッサ１０
１は、実行ユニット２０１と、ＲＡＭ部２０２、バリッ
ド部２０３、デコーダ部２０４と、出力端子であるアド
レスバス１１１とＴＲＰＡＫ１１２、入出力端子である
データバス１０８、入力端子であるＣＨＥＣＬＲ１１３
から構成される。特にキャッシュメモリはＲＡＭ部２０
２とバリッド部２０７とデコーダ部２０８から構成され
る。
【００１８】次に、図１及び図２を参照して、本実施例
の動作について説明する。
の動作について説明する。
【００１９】ブレーク機能を使用する場合には、ユーザ
はデバッグを実行する前に、ブレークポイントレジスタ
１０４に割り込みを発生させるアドレスを設定してプロ
グラムを実行する。比較器１０６は常にブレークポイン
トレジスタ１０４とアドレスバス１１１の内容を比較し
て、一致した場合にはＴＲＰＲＱ１１４によって命令す
り替え回路１０３に通知する。命令すり替え回路１０３
は、ＴＲＰＲＱ１１４がアクティブになると、ユーザメ
モリ１０２から読み込んだ命令コードに替ってブレーク
命令（分岐命令でも良い）をデータバス１、１０８に出
力する。これによって、マイクロプロセッサ１０１内の
ＲＡＭ部２０２にブレーク命令が書込まれる。同時に、
キャッシュメモリ内に書込んだ情報が有効であることを
示すために、バリッド部２０３の対応するエントリがセ
ットされる。実行ユニット２０１が命令を実行する場合
には、キャッシュメモリを索引し、キャッシュメモリが
ヒットする場合にはＲＡＭ部２０２から命令コードを読
み込む。実行ユニット２０１が命令を実行し、それがブ
レーク命令であった場合には、ＴＲＰＡＫ１１２をアク
ティブにする。ＴＲＰＡＫ１１２がアクティブになると
バリッド部２０３がクリアされることにより、キャッシ
ュメモリがクリアされることになる。この時点でキャッ
シュメモリをクリアするのは、この後、バックグランド
モニタに切り替わった時、ユーザ空間で既にキャッシュ
メモリに登録された命令コードが使用されると誤動作が
発生するからである。このようなキャッシュメモリのク
リアは、ＣＨＥＣＬＲ１１３によって、マイクロプロセ
ッサ外部からも指示が可能となっている。
はデバッグを実行する前に、ブレークポイントレジスタ
１０４に割り込みを発生させるアドレスを設定してプロ
グラムを実行する。比較器１０６は常にブレークポイン
トレジスタ１０４とアドレスバス１１１の内容を比較し
て、一致した場合にはＴＲＰＲＱ１１４によって命令す
り替え回路１０３に通知する。命令すり替え回路１０３
は、ＴＲＰＲＱ１１４がアクティブになると、ユーザメ
モリ１０２から読み込んだ命令コードに替ってブレーク
命令（分岐命令でも良い）をデータバス１、１０８に出
力する。これによって、マイクロプロセッサ１０１内の
ＲＡＭ部２０２にブレーク命令が書込まれる。同時に、
キャッシュメモリ内に書込んだ情報が有効であることを
示すために、バリッド部２０３の対応するエントリがセ
ットされる。実行ユニット２０１が命令を実行する場合
には、キャッシュメモリを索引し、キャッシュメモリが
ヒットする場合にはＲＡＭ部２０２から命令コードを読
み込む。実行ユニット２０１が命令を実行し、それがブ
レーク命令であった場合には、ＴＲＰＡＫ１１２をアク
ティブにする。ＴＲＰＡＫ１１２がアクティブになると
バリッド部２０３がクリアされることにより、キャッシ
ュメモリがクリアされることになる。この時点でキャッ
シュメモリをクリアするのは、この後、バックグランド
モニタに切り替わった時、ユーザ空間で既にキャッシュ
メモリに登録された命令コードが使用されると誤動作が
発生するからである。このようなキャッシュメモリのク
リアは、ＣＨＥＣＬＲ１１３によって、マイクロプロセ
ッサ外部からも指示が可能となっている。
【００２０】その後、実行ユニットは特定アドレスへ分
岐して、分岐先アドレスをアドレスバス１１１へ出力す
る。メモリ空間切り替え回路１０７はＴＲＰＡＫ１１１
によってブレーク命令が実行されたことを検出すると、
それ以降のアクセスはユーザメモリをアクセスせずバッ
クグランドモニタ部１０５をアクセスするよう動作す
る。バックグランドモニタ部１０５には、マイクロプロ
セッサの実行状態をメモリ上に出力するプログラムが書
かれており、以降マイクロプロセッサはバックグランド
モニタ部１０５のプログラムを実行する。それ以降の動
作については、図３のタイミング図を使用して説明す
る。バックグランドモニタ部では、ブレーク処理での要
因分析等の処理を行った後、キャッシュのクリアを指示
し、最後にＲＥＴＩ命令を実行してユーザプログラムを
再開する。バックグランドモニタ部からのキャッシュク
リアの指示はＣＨＥＣＬＲ１１３によって、マイクロプ
ロセッサに通知される。これによって、先にキャッシュ
メモリに登録されたブレーク命令を消去することがで
き、一連のブレーク処理を終了する。
岐して、分岐先アドレスをアドレスバス１１１へ出力す
る。メモリ空間切り替え回路１０７はＴＲＰＡＫ１１１
によってブレーク命令が実行されたことを検出すると、
それ以降のアクセスはユーザメモリをアクセスせずバッ
クグランドモニタ部１０５をアクセスするよう動作す
る。バックグランドモニタ部１０５には、マイクロプロ
セッサの実行状態をメモリ上に出力するプログラムが書
かれており、以降マイクロプロセッサはバックグランド
モニタ部１０５のプログラムを実行する。それ以降の動
作については、図３のタイミング図を使用して説明す
る。バックグランドモニタ部では、ブレーク処理での要
因分析等の処理を行った後、キャッシュのクリアを指示
し、最後にＲＥＴＩ命令を実行してユーザプログラムを
再開する。バックグランドモニタ部からのキャッシュク
リアの指示はＣＨＥＣＬＲ１１３によって、マイクロプ
ロセッサに通知される。これによって、先にキャッシュ
メモリに登録されたブレーク命令を消去することがで
き、一連のブレーク処理を終了する。
【００２１】このように、本実施例では、フロントエン
ドモニタを使用せずバックグランドモニタのみ使用す
る。また、従来バックグランドモニタの中で操作してい
たキャッシュオフへの遷移は行わず、バックグランドモ
ニタの開始時と終了時にキャッシュをクリアすること
で、常にキャッシュオンの状態でブレーク処理を実行す
ることが実現できた。
ドモニタを使用せずバックグランドモニタのみ使用す
る。また、従来バックグランドモニタの中で操作してい
たキャッシュオフへの遷移は行わず、バックグランドモ
ニタの開始時と終了時にキャッシュをクリアすること
で、常にキャッシュオンの状態でブレーク処理を実行す
ることが実現できた。
【００２２】次に、図４，図５を参照して本発明の第２
の実施例を説明する。
の実施例を説明する。
【００２３】図４は、第１の実施例の命令すり替え回路
１０３がマイクロプロセッサ４０１に内蔵され、比較器
１０６からの出力であるＴＲＰＲＱ１１４がマイクロプ
ロセッサ４０１の入力端子に接続される以外は同一の動
作をするため、それ以外の説明は省略する。図５にマイ
クロプロセッサ４０１の内部ブロック図を示す。５０１
はＴＲＰＲＱ１１４が接続される入力端子、５０２は命
令すり替え回路をマルチプレクサで構成したものであ
る。マルチプレクサ５０２はＴＲＰＲＱ５０１がアクテ
ィブになった場合にのみブレーク命令を選択し、それ以
外の場合にはデータバス４０２を選択する。全体の動作
は、実施例１と同一であるため省略する。
１０３がマイクロプロセッサ４０１に内蔵され、比較器
１０６からの出力であるＴＲＰＲＱ１１４がマイクロプ
ロセッサ４０１の入力端子に接続される以外は同一の動
作をするため、それ以外の説明は省略する。図５にマイ
クロプロセッサ４０１の内部ブロック図を示す。５０１
はＴＲＰＲＱ１１４が接続される入力端子、５０２は命
令すり替え回路をマルチプレクサで構成したものであ
る。マルチプレクサ５０２はＴＲＰＲＱ５０１がアクテ
ィブになった場合にのみブレーク命令を選択し、それ以
外の場合にはデータバス４０２を選択する。全体の動作
は、実施例１と同一であるため省略する。
【００２４】
【発明の効果】以上説明したように、キャッシュメモリ
を内蔵するマイクロプロセッサのデバッグ装置におい
て、前記マイクロプロセッサは、内蔵するキャッシュメ
モリの消去機能と、マイクロプロセッサ外部から前記キ
ャッシュメモリの消去を指示するキャッシュクリア端子
と、特定の分岐命令を実行したことをマイクロプロセッ
サ外部に通知するブレークアクノリッジ端子を有し、マ
イクロプロセッサのメモリアクセスをトレースし、特定
番地でマイクロプロセッサが読み込む命令を前記分岐命
令にすり替える命令すり替え回路と、マイクロプロセッ
サに対してユーザ空間とは別のデバッグ装置特有のメモ
リ空間を供給するバックグランドモニタ部を有し、命令
をすり替えた後で前記ブレークアクノリッジ端子がアク
ティブとなった後はバックグランドモニタ部のプログラ
ムを実行し、バックグランドモニタ部のプログラムの開
始時と終了時に前記マイクロプロセッサのキャッシュク
リア端子を介して、キャッシュメモリの消去を指示する
よう構成したことにより、フロントエンドモニタを使用
せずバックグランドモニタでしか処理しないためにユー
ザの使用するメモリ空間（特にプログラムの使用するア
ドレスや容量）に一切制限を与えずにいかなるユーザシ
ステムにも使用できるという効果を有する。また、バッ
クグランドモニタはデバッグ装置内の資源しか使用しな
いため、ユーザが開発中のシステムが誤動作するような
状況でも、モニタプログラム自身は誤動作しないため、
有効なプログラムデバッグが可能となった。
を内蔵するマイクロプロセッサのデバッグ装置におい
て、前記マイクロプロセッサは、内蔵するキャッシュメ
モリの消去機能と、マイクロプロセッサ外部から前記キ
ャッシュメモリの消去を指示するキャッシュクリア端子
と、特定の分岐命令を実行したことをマイクロプロセッ
サ外部に通知するブレークアクノリッジ端子を有し、マ
イクロプロセッサのメモリアクセスをトレースし、特定
番地でマイクロプロセッサが読み込む命令を前記分岐命
令にすり替える命令すり替え回路と、マイクロプロセッ
サに対してユーザ空間とは別のデバッグ装置特有のメモ
リ空間を供給するバックグランドモニタ部を有し、命令
をすり替えた後で前記ブレークアクノリッジ端子がアク
ティブとなった後はバックグランドモニタ部のプログラ
ムを実行し、バックグランドモニタ部のプログラムの開
始時と終了時に前記マイクロプロセッサのキャッシュク
リア端子を介して、キャッシュメモリの消去を指示する
よう構成したことにより、フロントエンドモニタを使用
せずバックグランドモニタでしか処理しないためにユー
ザの使用するメモリ空間（特にプログラムの使用するア
ドレスや容量）に一切制限を与えずにいかなるユーザシ
ステムにも使用できるという効果を有する。また、バッ
クグランドモニタはデバッグ装置内の資源しか使用しな
いため、ユーザが開発中のシステムが誤動作するような
状況でも、モニタプログラム自身は誤動作しないため、
有効なプログラムデバッグが可能となった。
【００２５】更に、常にキャッシュオンの状態でマイク
ロプロセッサを動作させることが可能であるため、リア
ルタイム性のあるユーザプログラムの実行が可能となっ
た。
ロプロセッサを動作させることが可能であるため、リア
ルタイム性のあるユーザプログラムの実行が可能となっ
た。
【図１】本発明を実施した第１の実施例のブロック図。
【図２】図１のマイクロプロセッサ１０１の内部構成を
示す内部ブロック図。
示す内部ブロック図。
【図３】本発明の動作を表すタイミング図。
【図４】本発明を実施した第２の実施例のブロック図。
【図５】図４のマイクロプロセッサ４０１の内部構成を
示す内部ブロック図。
示す内部ブロック図。
【図６】従来のデバッグ装置のブロック図。
【図７】従来のデバッグ装置の動作を表すタイミング
図。
図。
１０１ マイクロプロセッサ １０２ ユーザメモリ（メモリ装置又は主記憶でもよ
い） １０３ 命令すり替え回路 １０４ ブレークポイントレジスタ １０５ バックグランドモニタ部 １０６ 比較器 １０７ メモリ空間切り替え回路 １０８ データバス１、マイクロプロセッサに接続す
るデータバス １０９ データバス２ １１０ ユーザ空間へのアドレスバス １１１ アドレスバス、マイクロプロセッサに接続す
るアドレスバス １１２ ＴＲＰＡＫ、トラップアクノリッジ １１３ ＣＨＥＣＬＲ、キャッシュクリア ２０１ 命令実行ユニット ２０２ ＲＡＭ部、キャッシュメモリの一要素 ２０３ バリッド部、キャッシュメモリの一要素 ２０４ デコーダ部、実行ユニットの出力するアドレ
スを入力しキャッシュメモリの索引するエントリを決定
する。 ４０１ マイクロプロセッサ ４０２ データバス１ ５０１ ＴＲＰＲＱ、入力端子 ５０２ 命令すり替え回路、又はマルチプレクサ ６０１ 従来のマイクロプロセッサ ６０２ 従来のデバッグ装置を使用するユーザメモリ ６０３ フロントエンドモニタ部、ユーザメモリ６０
２内を使用する ６０４ 従来のバックグランドモニタ部 ６０５ 従来のメモリ空間切り替え回路
い） １０３ 命令すり替え回路 １０４ ブレークポイントレジスタ １０５ バックグランドモニタ部 １０６ 比較器 １０７ メモリ空間切り替え回路 １０８ データバス１、マイクロプロセッサに接続す
るデータバス １０９ データバス２ １１０ ユーザ空間へのアドレスバス １１１ アドレスバス、マイクロプロセッサに接続す
るアドレスバス １１２ ＴＲＰＡＫ、トラップアクノリッジ １１３ ＣＨＥＣＬＲ、キャッシュクリア ２０１ 命令実行ユニット ２０２ ＲＡＭ部、キャッシュメモリの一要素 ２０３ バリッド部、キャッシュメモリの一要素 ２０４ デコーダ部、実行ユニットの出力するアドレ
スを入力しキャッシュメモリの索引するエントリを決定
する。 ４０１ マイクロプロセッサ ４０２ データバス１ ５０１ ＴＲＰＲＱ、入力端子 ５０２ 命令すり替え回路、又はマルチプレクサ ６０１ 従来のマイクロプロセッサ ６０２ 従来のデバッグ装置を使用するユーザメモリ ６０３ フロントエンドモニタ部、ユーザメモリ６０
２内を使用する ６０４ 従来のバックグランドモニタ部 ６０５ 従来のメモリ空間切り替え回路
Claims (1)
- 【請求項１】 キャッシュメモリを内蔵するマイクロプ
ロセッサのデバッグ装置において、前記マイクロプロセ
ッサは、内蔵するキャッシュメモリの消去機能と、マイ
クロプロセッサ外部から前記キャッシュメモリの消去を
指示するキャッシュクリア端子と、特定の分岐命令を実
行したことをマイクロプロセッサ外部に通知するブレー
クアクノリッジ端子を有し、マイクロプロセッサのメモ
リアクセスをトレースし、特定番地でマイクロプロセッ
サが読み込む命令を前記分岐命令にすり替える命令すり
替え回路と、マイクロプロセッサに対してユーザ空間と
は別のデバッグ装置特有のメモリ空間を供給するバック
グランドモニタ部を有し、命令をすり替えた後で前記ブ
レークアクノリッジ端子がアクティブとなった後はバッ
クグランドモニタ部のプログラムを実行し、バックグラ
ンドモニタ部のプログラムの開始時と終了時に前記マイ
クロプロセッサのキャッシュクリア端子を介して、キャ
ッシュメモリの消去を指示することを特長とするデバッ
グ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5102552A JP2731692B2 (ja) | 1993-04-28 | 1993-04-28 | デバッグ装置 |
| US08/234,566 US5455936A (en) | 1993-04-28 | 1994-04-28 | Debugger operable with only background monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5102552A JP2731692B2 (ja) | 1993-04-28 | 1993-04-28 | デバッグ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06314213A true JPH06314213A (ja) | 1994-11-08 |
| JP2731692B2 JP2731692B2 (ja) | 1998-03-25 |
Family
ID=14330412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5102552A Expired - Fee Related JP2731692B2 (ja) | 1993-04-28 | 1993-04-28 | デバッグ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5455936A (ja) |
| JP (1) | JP2731692B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103024A (ja) * | 2002-09-11 | 2004-04-02 | Agere Systems Inc | キャッシュをベースとしたソフトウェア・ブレークポイントを有するプロセッサ・システム |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513417B2 (ja) * | 1993-07-05 | 1996-07-03 | 日本電気株式会社 | 情報処理装置 |
| JPH0744419A (ja) * | 1993-08-03 | 1995-02-14 | Nec Ic Microcomput Syst Ltd | マイコン開発支援装置 |
| US5596713A (en) * | 1993-12-08 | 1997-01-21 | Zenith Data Systems Corporation | Method to prevent data loss in an electrically erasable read only memory |
| JP2927180B2 (ja) * | 1994-06-22 | 1999-07-28 | 株式会社日立製作所 | 情報処理プログラムのデバッグ方法およびそのためのデバッガ |
| US5964893A (en) * | 1995-08-30 | 1999-10-12 | Motorola, Inc. | Data processing system for performing a trace function and method therefor |
| US5862370A (en) * | 1995-09-27 | 1999-01-19 | Vlsi Technology, Inc. | Data processor system with instruction substitution filter for deimplementing instructions |
| US5758061A (en) * | 1995-12-15 | 1998-05-26 | Plum; Thomas S. | Computer software testing method and apparatus |
| US5764884A (en) * | 1996-10-31 | 1998-06-09 | International Business Machines Corp. | Method and apparatus for improved instruction counting schemes |
| US5983017A (en) * | 1996-11-12 | 1999-11-09 | Lsi Logic Corporation | Virtual monitor debugging method and apparatus |
| JP3356007B2 (ja) * | 1997-06-27 | 2002-12-09 | 日本電気株式会社 | グラフィックスｌｓｉ |
| US7260745B1 (en) | 1999-10-01 | 2007-08-21 | Stmicroelectronics Ltd. | Detection of information on an interconnect |
| US7793261B1 (en) | 1999-10-01 | 2010-09-07 | Stmicroelectronics Limited | Interface for transferring debug information |
| US6665816B1 (en) | 1999-10-01 | 2003-12-16 | Stmicroelectronics Limited | Data shift register |
| US6412043B1 (en) | 1999-10-01 | 2002-06-25 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
| US6701405B1 (en) | 1999-10-01 | 2004-03-02 | Hitachi, Ltd. | DMA handshake protocol |
| US6772325B1 (en) * | 1999-10-01 | 2004-08-03 | Hitachi, Ltd. | Processor architecture and operation for exploiting improved branch control instruction |
| US6615370B1 (en) | 1999-10-01 | 2003-09-02 | Hitachi, Ltd. | Circuit for storing trace information |
| US6449712B1 (en) | 1999-10-01 | 2002-09-10 | Hitachi, Ltd. | Emulating execution of smaller fixed-length branch/delay slot instructions with a sequence of larger fixed-length instructions |
| US6460174B1 (en) | 1999-10-01 | 2002-10-01 | Stmicroelectronics, Ltd. | Methods and models for use in designing an integrated circuit |
| US6591369B1 (en) | 1999-10-01 | 2003-07-08 | Stmicroelectronics, Ltd. | System and method for communicating with an integrated circuit |
| US6487683B1 (en) | 1999-10-01 | 2002-11-26 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
| US7072817B1 (en) * | 1999-10-01 | 2006-07-04 | Stmicroelectronics Ltd. | Method of designing an initiator in an integrated circuit |
| US6918065B1 (en) | 1999-10-01 | 2005-07-12 | Hitachi, Ltd. | Method for compressing and decompressing trace information |
| US6463553B1 (en) | 1999-10-01 | 2002-10-08 | Stmicroelectronics, Ltd. | Microcomputer debug architecture and method |
| US6629115B1 (en) | 1999-10-01 | 2003-09-30 | Hitachi, Ltd. | Method and apparatus for manipulating vectored data |
| US6779145B1 (en) | 1999-10-01 | 2004-08-17 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
| US6598177B1 (en) | 1999-10-01 | 2003-07-22 | Stmicroelectronics Ltd. | Monitoring error conditions in an integrated circuit |
| US6633971B2 (en) | 1999-10-01 | 2003-10-14 | Hitachi, Ltd. | Mechanism for forward data in a processor pipeline using a single pipefile connected to the pipeline |
| US6601189B1 (en) | 1999-10-01 | 2003-07-29 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
| US6553460B1 (en) | 1999-10-01 | 2003-04-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
| US6684348B1 (en) | 1999-10-01 | 2004-01-27 | Hitachi, Ltd. | Circuit for processing trace information |
| US6928073B2 (en) * | 1999-10-01 | 2005-08-09 | Stmicroelectronics Ltd. | Integrated circuit implementing packet transmission |
| US6693914B1 (en) | 1999-10-01 | 2004-02-17 | Stmicroelectronics, Inc. | Arbitration mechanism for packet transmission |
| US6574651B1 (en) | 1999-10-01 | 2003-06-03 | Hitachi, Ltd. | Method and apparatus for arithmetic operation on vectored data |
| US6820195B1 (en) | 1999-10-01 | 2004-11-16 | Hitachi, Ltd. | Aligning load/store data with big/little endian determined rotation distance control |
| US6349371B1 (en) | 1999-10-01 | 2002-02-19 | Stmicroelectronics Ltd. | Circuit for storing information |
| US6412047B2 (en) | 1999-10-01 | 2002-06-25 | Stmicroelectronics, Inc. | Coherency protocol |
| US6502210B1 (en) | 1999-10-01 | 2002-12-31 | Stmicroelectronics, Ltd. | Microcomputer debug architecture and method |
| US6629207B1 (en) | 1999-10-01 | 2003-09-30 | Hitachi, Ltd. | Method for loading instructions or data into a locked way of a cache memory |
| US6457118B1 (en) | 1999-10-01 | 2002-09-24 | Hitachi Ltd | Method and system for selecting and using source operands in computer system instructions |
| US6298394B1 (en) | 1999-10-01 | 2001-10-02 | Stmicroelectronics, Ltd. | System and method for capturing information on an interconnect in an integrated circuit |
| US6567932B2 (en) | 1999-10-01 | 2003-05-20 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
| US6530047B1 (en) | 1999-10-01 | 2003-03-04 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
| US6557119B1 (en) | 1999-10-01 | 2003-04-29 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
| US6826191B1 (en) | 1999-10-01 | 2004-11-30 | Stmicroelectronics Ltd. | Packets containing transaction attributes |
| US6542983B1 (en) | 1999-10-01 | 2003-04-01 | Hitachi, Ltd. | Microcomputer/floating point processor interface and method |
| US6434665B1 (en) | 1999-10-01 | 2002-08-13 | Stmicroelectronics, Inc. | Cache memory store buffer |
| US6732307B1 (en) | 1999-10-01 | 2004-05-04 | Hitachi, Ltd. | Apparatus and method for storing trace information |
| US6598128B1 (en) | 1999-10-01 | 2003-07-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
| JP2001142692A (ja) * | 1999-10-01 | 2001-05-25 | Hitachi Ltd | ２つの異なる固定長命令セットを実行するマイクロプロセッサ、マイクロコンピュータおよび命令実行方法 |
| US6408381B1 (en) | 1999-10-01 | 2002-06-18 | Hitachi, Ltd. | Mechanism for fast access to control space in a pipeline processor |
| US6351803B2 (en) | 1999-10-01 | 2002-02-26 | Hitachi Ltd. | Mechanism for power efficient processing in a pipeline processor |
| US6546480B1 (en) | 1999-10-01 | 2003-04-08 | Hitachi, Ltd. | Instructions for arithmetic operations on vectored data |
| US6859891B2 (en) | 1999-10-01 | 2005-02-22 | Stmicroelectronics Limited | Apparatus and method for shadowing processor information |
| US7000078B1 (en) * | 1999-10-01 | 2006-02-14 | Stmicroelectronics Ltd. | System and method for maintaining cache coherency in a shared memory system |
| US7266728B1 (en) | 1999-10-01 | 2007-09-04 | Stmicroelectronics Ltd. | Circuit for monitoring information on an interconnect |
| US6590907B1 (en) | 1999-10-01 | 2003-07-08 | Stmicroelectronics Ltd. | Integrated circuit with additional ports |
| US6915416B2 (en) * | 2000-12-28 | 2005-07-05 | Texas Instruments Incorporated | Apparatus and method for microcontroller debugging |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0340901A3 (en) * | 1988-03-23 | 1992-12-30 | Du Pont Pixel Systems Limited | Access system for dual port memory |
| JP2867453B2 (ja) * | 1989-08-22 | 1999-03-08 | 横河電機株式会社 | インサーキットエミュレータ |
| US5236153A (en) * | 1992-06-25 | 1993-08-17 | Laconte Richard J | Longitudinal floating pivot track fitting |
-
1993
- 1993-04-28 JP JP5102552A patent/JP2731692B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-28 US US08/234,566 patent/US5455936A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103024A (ja) * | 2002-09-11 | 2004-04-02 | Agere Systems Inc | キャッシュをベースとしたソフトウェア・ブレークポイントを有するプロセッサ・システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2731692B2 (ja) | 1998-03-25 |
| US5455936A (en) | 1995-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314213A (ja) | デバッグ装置 | |
| US7533302B2 (en) | Trace and debug method and system for a processor | |
| EP2686772B1 (en) | Diagnosing code using single step execution | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| JP2006507586A (ja) | 埋め込みシステムの解析装置及び方法 | |
| JP2513417B2 (ja) | 情報処理装置 | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| US6615368B1 (en) | System and method for debugging highly integrated data processors | |
| JP3000779B2 (ja) | プロセッサの実行状態の情報収集方法 | |
| JP2808757B2 (ja) | デバッグ用マイクロプロセッサ | |
| JPS59202546A (ja) | デバツグ装置 | |
| JP2701799B2 (ja) | マイクロコンピュータ | |
| JPH08161195A (ja) | アドレストレース格納装置及びアドレストレース生成方法 | |
| KR100658485B1 (ko) | 마이크로프로세서 개발시스템 | |
| JPS59202548A (ja) | デバツグ装置 | |
| JP2001318802A (ja) | インサーキットエミュレータ | |
| JP2773042B2 (ja) | インサーキットエミュレータのバス切替方法 | |
| JPS6382525A (ja) | トレ−ス機能付マイクロプロセツサ | |
| JPH0793180A (ja) | マイクロプロセッサ | |
| JPH05165672A (ja) | プロセッサ | |
| JPH05313937A (ja) | ウインドウコントロール方式、及びエミュレータ | |
| JPS61163445A (ja) | コンピユ−タの開発支援システム | |
| JPH04259043A (ja) | インサーキット・エミュレータ | |
| JP2001273167A (ja) | ハードウエアブレーク回路 | |
| JPS63238636A (ja) | ブレ−クポイント方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |
|
| LAPS | Cancellation because of no payment of annual fees |