JP2513417B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2513417B2 JP2513417B2 JP5165548A JP16554893A JP2513417B2 JP 2513417 B2 JP2513417 B2 JP 2513417B2 JP 5165548 A JP5165548 A JP 5165548A JP 16554893 A JP16554893 A JP 16554893A JP 2513417 B2 JP2513417 B2 JP 2513417B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- interrupt
- signal
- interrupt request
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
に、ブレイクポイントの設定が可能な情報処理装置に関
する。
に、ブレイクポイントの設定が可能な情報処理装置に関
する。
【０００２】
【従来の技術】従来、情報処理装置の性能を向上させる
手段の一つとして、パイプライン構造を用いる方法があ
る。このパイプライン構造を持つ情報処理装置の内部
は、独立した機能を持つユニットに分かれ、各ユニット
が並列に動作するように結合されている（特開平３−１
７５５３９号公報参照）。
手段の一つとして、パイプライン構造を用いる方法があ
る。このパイプライン構造を持つ情報処理装置の内部
は、独立した機能を持つユニットに分かれ、各ユニット
が並列に動作するように結合されている（特開平３−１
７５５３９号公報参照）。
【０００３】図５は従来のこの種のパイプライン構造を
もつ情報処理装置２３の基本的な一例のブロック図であ
る。まず各ユニットの動作について説明する。バス制御
ユニット２は、この情報処理装置２３の外部メモリや周
辺デバイスとのデータの転送を行うユニットである。プ
リフェッチユニット３は、命令コードの先取りを制御す
るユニットで、先取りした命令をプリフェッチユニット
３内のバッファに蓄えておくものである。命令デコード
ユニット４は、プリフェッチユニット３内のバッファに
先取りされた命令を順次取り出し、次に実行ユニット５
へのデータ形式にデコードする。実行ユニット５は、デ
コードされた命令に従って実行するユニットである。
もつ情報処理装置２３の基本的な一例のブロック図であ
る。まず各ユニットの動作について説明する。バス制御
ユニット２は、この情報処理装置２３の外部メモリや周
辺デバイスとのデータの転送を行うユニットである。プ
リフェッチユニット３は、命令コードの先取りを制御す
るユニットで、先取りした命令をプリフェッチユニット
３内のバッファに蓄えておくものである。命令デコード
ユニット４は、プリフェッチユニット３内のバッファに
先取りされた命令を順次取り出し、次に実行ユニット５
へのデータ形式にデコードする。実行ユニット５は、デ
コードされた命令に従って実行するユニットである。
【０００４】このような情報処理装置を始め、種々の情
報処理装置において、インサーキットエミュレータを用
いたプログラムのデバッグにブレイクを用いる方法があ
るが、このブレイクについて説明する。デバッグを行う
人は、インサーキットエミュレータのモニタプログラム
の実行中にユーザプログラムを停止させるアドレス（ブ
レイクポイント）を設定しておく。このユーザプログラ
ムを実行させ、ユーザプログラムの実行を停止させるア
ドレスを検出するブレイク検出回路により、ブレイクポ
イントの設定されている命令が実行される前後に割込み
を発生させ、命令の制御をモニタプログラムに移して、
レジスタの内容を見たり、メモリの内容を見るといった
処理を行うための機能である。
報処理装置において、インサーキットエミュレータを用
いたプログラムのデバッグにブレイクを用いる方法があ
るが、このブレイクについて説明する。デバッグを行う
人は、インサーキットエミュレータのモニタプログラム
の実行中にユーザプログラムを停止させるアドレス（ブ
レイクポイント）を設定しておく。このユーザプログラ
ムを実行させ、ユーザプログラムの実行を停止させるア
ドレスを検出するブレイク検出回路により、ブレイクポ
イントの設定されている命令が実行される前後に割込み
を発生させ、命令の制御をモニタプログラムに移して、
レジスタの内容を見たり、メモリの内容を見るといった
処理を行うための機能である。
【０００５】図６は図５のパイプライン構造を持つ情報
処理装置のブレイク動作の流れを示したブロック図であ
る。バス制御ユニット２によりデータバス８からのフェ
ッチが行われるときに、情報処理装置１ｂの外部のブレ
イク検出回路２１により、実行すべき命令のアドレスが
ブレイクポイントのアドレスと一致したときにアクティ
ブになるよう作られた外部ブレイク信号６をフェッチさ
れた命令２２と同時にプリフェッチユニット３に取込
む。この外部ブレイク信号６の情報は、フェッチした情
報とともに実行ユニット５までも持ち込まれる。
処理装置のブレイク動作の流れを示したブロック図であ
る。バス制御ユニット２によりデータバス８からのフェ
ッチが行われるときに、情報処理装置１ｂの外部のブレ
イク検出回路２１により、実行すべき命令のアドレスが
ブレイクポイントのアドレスと一致したときにアクティ
ブになるよう作られた外部ブレイク信号６をフェッチさ
れた命令２２と同時にプリフェッチユニット３に取込
む。この外部ブレイク信号６の情報は、フェッチした情
報とともに実行ユニット５までも持ち込まれる。
【０００６】命令デコードユニット４から実行ユニット
５への情報の移動を、図４の模式図を用いて説明する。
命令デコードユニット４内部には、デコードされた命令
２５と外部ブレイク信号６の情報を持つバッファ２７が
ある。この情報は、それぞれ実行ユニット５内部の命令
実行処理部９、割込み制御部２６ｂへ送り込まれる。ま
た命令デコードユニット４はデコードされた命令２５と
外部ブレイク信号６の情報を実行ユニット５に送り込む
際に命令入力信号１８をアクティブにする。この命令入
力信号１８も割込み制御部２６ｂへ送り込まれる。
５への情報の移動を、図４の模式図を用いて説明する。
命令デコードユニット４内部には、デコードされた命令
２５と外部ブレイク信号６の情報を持つバッファ２７が
ある。この情報は、それぞれ実行ユニット５内部の命令
実行処理部９、割込み制御部２６ｂへ送り込まれる。ま
た命令デコードユニット４はデコードされた命令２５と
外部ブレイク信号６の情報を実行ユニット５に送り込む
際に命令入力信号１８をアクティブにする。この命令入
力信号１８も割込み制御部２６ｂへ送り込まれる。
【０００７】次に、以下の（１）〜（３）の３点の場合
における実行ユニット５の内部動作について説明する。
における実行ユニット５の内部動作について説明する。
【０００８】（１）命令コードの１バイト目にブレイク
ポイントが設定されていた場合で、セレクタで命令実行
前にデバッグ割込みを出力すると設定した場合 命令実行処理部９にブレイクポイントが設定されていた
命令コードの１バイト目のデコードされた命令２５が入
力されたとき、ブレイク検出回路２１でアクティブとな
った外部ブレイク信号６が割込み制御部内のＤ−フリッ
プフロップ（以下、フリップフロップをＦ／Ｆと記す）
１０に入力されるとともに、命令デコードユニット４よ
り命令コードが実行される直前を知らせる命令入力信号
１８が出力されＤ−Ｆ／Ｆ１０に入力される。この時点
で、Ｄ−Ｆ／Ｆ１０の出力である命令実行前用割込み信
号２８がアクティブになる。次に、命令実行処理部９に
取込まれた命令の実行が終了したときに出力される命令
実行終了信号１９が出力された時点で、Ｄ−Ｆ／Ｆ１１
の出力命令実行後用割込み信号２９がアクティブにな
る。このＤ−Ｆ／Ｆ１０，１１の出力がセレクタ１４の
入力Ａ、入力Ｂとしてそれぞれ入力される。ここでセレ
クタ１４は、レジスタ１６からの選択入力１５によりデ
バッグ用割込みの出力を命令実行前（セレクタ１４の入
力Ａ）を選択しているので、前記命令実行前用割込み信
号２８が入力された時点（命令実行前）にデバッグ用割
込み３０を発生する。割込み処理部１７は、サンプリン
グタイミングで上記デバッグ用割込み３０を受付け、後
続の命令の実行を中断して他のアドレスに実行を移す。
このときの動作タイミングを図７に示す。
ポイントが設定されていた場合で、セレクタで命令実行
前にデバッグ割込みを出力すると設定した場合 命令実行処理部９にブレイクポイントが設定されていた
命令コードの１バイト目のデコードされた命令２５が入
力されたとき、ブレイク検出回路２１でアクティブとな
った外部ブレイク信号６が割込み制御部内のＤ−フリッ
プフロップ（以下、フリップフロップをＦ／Ｆと記す）
１０に入力されるとともに、命令デコードユニット４よ
り命令コードが実行される直前を知らせる命令入力信号
１８が出力されＤ−Ｆ／Ｆ１０に入力される。この時点
で、Ｄ−Ｆ／Ｆ１０の出力である命令実行前用割込み信
号２８がアクティブになる。次に、命令実行処理部９に
取込まれた命令の実行が終了したときに出力される命令
実行終了信号１９が出力された時点で、Ｄ−Ｆ／Ｆ１１
の出力命令実行後用割込み信号２９がアクティブにな
る。このＤ−Ｆ／Ｆ１０，１１の出力がセレクタ１４の
入力Ａ、入力Ｂとしてそれぞれ入力される。ここでセレ
クタ１４は、レジスタ１６からの選択入力１５によりデ
バッグ用割込みの出力を命令実行前（セレクタ１４の入
力Ａ）を選択しているので、前記命令実行前用割込み信
号２８が入力された時点（命令実行前）にデバッグ用割
込み３０を発生する。割込み処理部１７は、サンプリン
グタイミングで上記デバッグ用割込み３０を受付け、後
続の命令の実行を中断して他のアドレスに実行を移す。
このときの動作タイミングを図７に示す。
【０００９】（２）命令コードの１バイト目にブレイク
ポイントが設定されていた場合で、セレクタで命令実行
後にデバッグ割込みを出力すると設定した場合 Ｄ−Ｆ／Ｆ１０，１１の出力がセレクタ１４に入力され
るまでは上記（１）の場合と同じであるので説明は省略
する。セレクタ１４は、レジスタ１６からの選択入力１
５によりデバッグ用割込みの出力を命令実行後（セレク
タ１４の入力Ｂ）を選択しているので、前記命令実行後
用割込み信号２９が入力された時点（命令実行後）にデ
バッグ用割込み３０を発生する。よって割込み処理部１
７は（１）の場合と同様に割込みを受付ける。このとき
の動作タイミングを図８に示す。
ポイントが設定されていた場合で、セレクタで命令実行
後にデバッグ割込みを出力すると設定した場合 Ｄ−Ｆ／Ｆ１０，１１の出力がセレクタ１４に入力され
るまでは上記（１）の場合と同じであるので説明は省略
する。セレクタ１４は、レジスタ１６からの選択入力１
５によりデバッグ用割込みの出力を命令実行後（セレク
タ１４の入力Ｂ）を選択しているので、前記命令実行後
用割込み信号２９が入力された時点（命令実行後）にデ
バッグ用割込み３０を発生する。よって割込み処理部１
７は（１）の場合と同様に割込みを受付ける。このとき
の動作タイミングを図８に示す。
【００１０】（３）命令コードの２バイト目以降にブレ
イクポイントが設定されていた場合 命令実行処理部９にブレイクポイントが設定されていた
命令コードの２バイト目以降のデコードされた命令２５
が入力されたとき、ブレイク検出回路２１でアクティブ
となった外部ブレイク信号６が割込み制御部内のＤ−Ｆ
／Ｆ１０に入力される。このとき、まだ命令の実行途中
であるので、命令入力信号１８を出力しない。よって、
Ｄ−Ｆ／Ｆ１０が外部ブレイク信号６を無視してしま
い、命令実行前用割込み信号２８は出力されない。ま
た、Ｄ−Ｆ／Ｆ１１も命令実行前用割込み信号２８を入
力としているので、命令実行後用割込み信号２９は出力
できない。よって、デバッグ用割込み３０は出力されな
い。このときの動作タイミングを図９に示す（例として
命令コードの２バイト目にブレイクポイントが設定され
ている場合を示す。）。
イクポイントが設定されていた場合 命令実行処理部９にブレイクポイントが設定されていた
命令コードの２バイト目以降のデコードされた命令２５
が入力されたとき、ブレイク検出回路２１でアクティブ
となった外部ブレイク信号６が割込み制御部内のＤ−Ｆ
／Ｆ１０に入力される。このとき、まだ命令の実行途中
であるので、命令入力信号１８を出力しない。よって、
Ｄ−Ｆ／Ｆ１０が外部ブレイク信号６を無視してしま
い、命令実行前用割込み信号２８は出力されない。ま
た、Ｄ−Ｆ／Ｆ１１も命令実行前用割込み信号２８を入
力としているので、命令実行後用割込み信号２９は出力
できない。よって、デバッグ用割込み３０は出力されな
い。このときの動作タイミングを図９に示す（例として
命令コードの２バイト目にブレイクポイントが設定され
ている場合を示す。）。
【００１１】
【発明が解決しようとする課題】上述した従来の情報処
理装置は、ブレイクポイントを命令コードの２バイト目
以降に設定した場合には外部ブレイク信号６発生時に命
令入力信号１８が出力されないので、割込み要求信号が
出力されず、割込み処理が無視されてしまうという問題
を有する。このため、ユーザーは必ず命令の１バイト目
にブレイクポイントを設定しなければならないという制
限を有する。また、デバッグ途中のプログラムには、多
くのバグが内在しているので、ブレイクポイントで停止
しないと暴走要因となり、最悪の場合、情報処理装置が
制御する周辺デバイスや周辺機器で、過電流が流れた
り、入出力がショートするなどによる応用装置の破壊に
至ることもあるという問題も有している。
理装置は、ブレイクポイントを命令コードの２バイト目
以降に設定した場合には外部ブレイク信号６発生時に命
令入力信号１８が出力されないので、割込み要求信号が
出力されず、割込み処理が無視されてしまうという問題
を有する。このため、ユーザーは必ず命令の１バイト目
にブレイクポイントを設定しなければならないという制
限を有する。また、デバッグ途中のプログラムには、多
くのバグが内在しているので、ブレイクポイントで停止
しないと暴走要因となり、最悪の場合、情報処理装置が
制御する周辺デバイスや周辺機器で、過電流が流れた
り、入出力がショートするなどによる応用装置の破壊に
至ることもあるという問題も有している。
【００１２】したがって、本発明の目的は、命令実行前
にブレイクポイントを設定可能な情報処理装置におい
て、命令コードの２バイト目以降にブレイクポイントが
設定された場合でも、ブレイクポイントが設定されてい
たことを記憶していて、命令実行後にデバッグ用割込み
を出力することにより、割込み処理を必ず実行すること
ができる情報処理装置を提供することにある。
にブレイクポイントを設定可能な情報処理装置におい
て、命令コードの２バイト目以降にブレイクポイントが
設定された場合でも、ブレイクポイントが設定されてい
たことを記憶していて、命令実行後にデバッグ用割込み
を出力することにより、割込み処理を必ず実行すること
ができる情報処理装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明の情報処理装置
は、フェッチした命令コードに対して内部状態を確認す
るためにあらかじめ決められたタイミングにおいて入力
される外部からのデバッグ用割込み発生要求信号による
割込み要求があったとき、内部での前記命令コードの実
行までの処理と前記割込み要求の実行までの処理を同期
化する情報処理装置であって、前記外部からのデバッグ
用割込み要求信号と前記命令コードが実行される直前を
知らせる信号を利用して前記命令コードが実行される前
に割込み要求を出力する信号である第１の割込み要求信
号を出力する第１の割り込み要求信号作成手段と、前記
外部からのデバッグ用割込み要求信号と命令の実行終了
を知らせる信号とを利用して前記命令コードが実行され
た後に割込み要求を出力する信号である第２の割込み要
求信号を出力する第２の割り込み要求信号出力手段とを
備えた割込み要求信号作成回路を有する。
は、フェッチした命令コードに対して内部状態を確認す
るためにあらかじめ決められたタイミングにおいて入力
される外部からのデバッグ用割込み発生要求信号による
割込み要求があったとき、内部での前記命令コードの実
行までの処理と前記割込み要求の実行までの処理を同期
化する情報処理装置であって、前記外部からのデバッグ
用割込み要求信号と前記命令コードが実行される直前を
知らせる信号を利用して前記命令コードが実行される前
に割込み要求を出力する信号である第１の割込み要求信
号を出力する第１の割り込み要求信号作成手段と、前記
外部からのデバッグ用割込み要求信号と命令の実行終了
を知らせる信号とを利用して前記命令コードが実行され
た後に割込み要求を出力する信号である第２の割込み要
求信号を出力する第２の割り込み要求信号出力手段とを
備えた割込み要求信号作成回路を有する。
【００１４】本発明の情報処理装置では、上記構成に加
えて、前記命令コードの先頭アドレスに同期して外部か
らのデバッグ用割込み要求信号を入力した場合には、第
１の割込み要求信号によりデバッグ用割込みを発生し、
前記命令コードの２バイト目以降のアドレスに同期して
外部からのデバッグ用割込み要求信号を入力した場合に
は、第２の割込み要求信号によりデバッグ用割込みを発
生する手段を有することや、内部に設けられた切換え指
令を与えるレジスタと、該レジスタの出力により、デバ
ッグ用割込みの出力タイミングを命令実行前にするか命
令実行後にするかを選択する選択回路と、前記命令コー
ドの先頭アドレスに同期して外部からのデバッグ用割込
み要求信号を入力した場合に、前記選択回路にて命令実
行前にデバッグ用割込みを設定しているときには、第１
の割込み要求信号を用い、命令実行後にデバッグ用割込
みを設定しているときには、第２の割込み要求信号を用
いて、デバッグ用割込みを発生する手段と、前記命令コ
ードの２バイト目以降のアドレスに同期して外部からの
デバッグ用割込み要求信号を入力した場合には前記切換
え指定を与えるレジスタの設定にかかわらず、第２の割
込み要求信号を用いてデバッグ用割込みを命令実行後に
発生する手段とを有することができる。
えて、前記命令コードの先頭アドレスに同期して外部か
らのデバッグ用割込み要求信号を入力した場合には、第
１の割込み要求信号によりデバッグ用割込みを発生し、
前記命令コードの２バイト目以降のアドレスに同期して
外部からのデバッグ用割込み要求信号を入力した場合に
は、第２の割込み要求信号によりデバッグ用割込みを発
生する手段を有することや、内部に設けられた切換え指
令を与えるレジスタと、該レジスタの出力により、デバ
ッグ用割込みの出力タイミングを命令実行前にするか命
令実行後にするかを選択する選択回路と、前記命令コー
ドの先頭アドレスに同期して外部からのデバッグ用割込
み要求信号を入力した場合に、前記選択回路にて命令実
行前にデバッグ用割込みを設定しているときには、第１
の割込み要求信号を用い、命令実行後にデバッグ用割込
みを設定しているときには、第２の割込み要求信号を用
いて、デバッグ用割込みを発生する手段と、前記命令コ
ードの２バイト目以降のアドレスに同期して外部からの
デバッグ用割込み要求信号を入力した場合には前記切換
え指定を与えるレジスタの設定にかかわらず、第２の割
込み要求信号を用いてデバッグ用割込みを命令実行後に
発生する手段とを有することができる。
【００１５】また、本発明の情報処理装置には、前記割
込み要求信号作成回路が、外部からのデバッグ用割込み
要求信号をデータ入力とし、命令が実行される直前を知
らせる信号をクロック入力として第１の割込み要求信号
を出力する第１のフリップフロップと、外部からのデバ
ッグ用割込み要求信号をデータ入力とし、記憶している
第２のフリップフロップと、この第２のフリップフロッ
プの出力をデータ入力とし、命令の実行終了を知らせる
信号をクロック入力として第２の割込み要求信号を出力
する第３のフリップフロップとからなるものがある。
込み要求信号作成回路が、外部からのデバッグ用割込み
要求信号をデータ入力とし、命令が実行される直前を知
らせる信号をクロック入力として第１の割込み要求信号
を出力する第１のフリップフロップと、外部からのデバ
ッグ用割込み要求信号をデータ入力とし、記憶している
第２のフリップフロップと、この第２のフリップフロッ
プの出力をデータ入力とし、命令の実行終了を知らせる
信号をクロック入力として第２の割込み要求信号を出力
する第３のフリップフロップとからなるものがある。
【００１６】
【作用】命令コードの２バイト目以降のアドレスに同期
して外部からのデバッグ用割込み要求信号を入力した場
合には、ブレイクポイントが設定されていたことを記憶
していて、外部からのデバッグ用割込み要求信号と命令
の実行終了を知らせる信号とで作成した第２の割込み要
求信号によりデバッグ用割込みを発生する。したがっ
て、命令コードを実行した直後に割込みが発生する。す
なわち、割込み処理が必ず実行されるので、命令コード
の１バイト目でも２バイト目以降でも、ブレイクポイン
トを任意に設定可能となる。
して外部からのデバッグ用割込み要求信号を入力した場
合には、ブレイクポイントが設定されていたことを記憶
していて、外部からのデバッグ用割込み要求信号と命令
の実行終了を知らせる信号とで作成した第２の割込み要
求信号によりデバッグ用割込みを発生する。したがっ
て、命令コードを実行した直後に割込みが発生する。す
なわち、割込み処理が必ず実行されるので、命令コード
の１バイト目でも２バイト目以降でも、ブレイクポイン
トを任意に設定可能となる。
【００１７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１８】〔実施例１〕図１は本発明の第１の実施例
のブロック図である。本実施例が図６の情報処理装置１
ｂと相違する点を説明する。本実施例の情報処理装置は
図６で説明した従来の回路の他に、外部ブレイク信号６
のデータを記憶しているＲＳ−Ｆ／Ｆ１２を追加し、そ
れから出力される信号を一入力とするＤ−Ｆ／Ｆ１３を
持ち、このＤ−Ｆ／Ｆ１３の出力信号とＤ−Ｆ／Ｆ１０
の出力信号の論理和をとるための回路を追加したもので
ある。したがって、図６に示される構成要素と同様の機
能を有するものには同一の参照符号を付し、それらにつ
いては説明を簡単にするためにその説明は省略する。
のブロック図である。本実施例が図６の情報処理装置１
ｂと相違する点を説明する。本実施例の情報処理装置は
図６で説明した従来の回路の他に、外部ブレイク信号６
のデータを記憶しているＲＳ−Ｆ／Ｆ１２を追加し、そ
れから出力される信号を一入力とするＤ−Ｆ／Ｆ１３を
持ち、このＤ−Ｆ／Ｆ１３の出力信号とＤ−Ｆ／Ｆ１０
の出力信号の論理和をとるための回路を追加したもので
ある。したがって、図６に示される構成要素と同様の機
能を有するものには同一の参照符号を付し、それらにつ
いては説明を簡単にするためにその説明は省略する。
【００１９】次に、以下の（１−１），（１−２）の場
合における図１に示す情報処理装置の動作について説明
する。
合における図１に示す情報処理装置の動作について説明
する。
【００２０】（１−１）命令コードの１バイト目にブレ
イクポイントが設定されていた場合 外部ブレイク信号６が命令デコードユニット４から出力
されると、ＲＳ−Ｆ／Ｆ１２がセットされる。それと同
時に、命令入力信号１８が出力されるので、割込み制御
部２６の中のＤ−Ｆ／Ｆ１０に命令入力信号１８の入力
タイミング（命令実行前）でデータが取り込まれ、Ｄ−
Ｆ／Ｆ１０の出力（命令実行前用割込み信号２８）がア
クティブとなる。よって、Ｄ−Ｆ／Ｆ１０，１３の和を
とったデバッグ用割込み３２が割込み処理部１７へ出力
され、命令実行前に割込み処理を行うことができる。こ
のときの動作タイミングは図７と同様である。
イクポイントが設定されていた場合 外部ブレイク信号６が命令デコードユニット４から出力
されると、ＲＳ−Ｆ／Ｆ１２がセットされる。それと同
時に、命令入力信号１８が出力されるので、割込み制御
部２６の中のＤ−Ｆ／Ｆ１０に命令入力信号１８の入力
タイミング（命令実行前）でデータが取り込まれ、Ｄ−
Ｆ／Ｆ１０の出力（命令実行前用割込み信号２８）がア
クティブとなる。よって、Ｄ−Ｆ／Ｆ１０，１３の和を
とったデバッグ用割込み３２が割込み処理部１７へ出力
され、命令実行前に割込み処理を行うことができる。こ
のときの動作タイミングは図７と同様である。
【００２１】（１−２）命令コードの２バイト目以降に
ブレイクポイントが設定されていた場合 外部ブレイク信号６が命令デコードユニットから出力さ
れると、ＲＳ−Ｆ／Ｆ１２がセットされる。ここで、命
令入力信号１８は出力されないので、割込み制御部２６
の中のＤ−Ｆ／Ｆ１０より、命令実行前用割込み信号３
２は出力されない。ＲＳ−Ｆ／Ｆ１２がセットされたこ
とにより、そのＲＳ−Ｆ／Ｆ１２の出力信号を入力とし
ているＤ−Ｆ／Ｆ１３は命令実行制御信号１９の入力タ
イミングで（命令実行後）でデータが取り込まれ、Ｄ−
Ｆ／Ｆ１３の出力信号（命令実行後割込み信号３１）が
アクティブとなり、デバッグ用割込み３２が割込み処理
部１７へ出力される。よって、命令実行後に割込み処理
を行うことができる。このときの動作タイミングを図２
に示す。
ブレイクポイントが設定されていた場合 外部ブレイク信号６が命令デコードユニットから出力さ
れると、ＲＳ−Ｆ／Ｆ１２がセットされる。ここで、命
令入力信号１８は出力されないので、割込み制御部２６
の中のＤ−Ｆ／Ｆ１０より、命令実行前用割込み信号３
２は出力されない。ＲＳ−Ｆ／Ｆ１２がセットされたこ
とにより、そのＲＳ−Ｆ／Ｆ１２の出力信号を入力とし
ているＤ−Ｆ／Ｆ１３は命令実行制御信号１９の入力タ
イミングで（命令実行後）でデータが取り込まれ、Ｄ−
Ｆ／Ｆ１３の出力信号（命令実行後割込み信号３１）が
アクティブとなり、デバッグ用割込み３２が割込み処理
部１７へ出力される。よって、命令実行後に割込み処理
を行うことができる。このときの動作タイミングを図２
に示す。
【００２２】〔実施例２〕次に本発明の第２の実施例に
ついて図３を用いて説明する。
ついて図３を用いて説明する。
【００２３】第２の実施例はブレイクポイントが命令コ
ードの１バイト目に設定されている場合にデバッグ用割
込み３３の出力を命令実行前後に切換え可能なセレクタ
３４を有することを特徴としている。なお、図３におい
て図１、図６に示す回路と同番号のものは、同じ回路を
用いている。また、 （２−１）命令コードの１バイト目にブレイクポイント
が設定されており、セレクタ３４で命令実行前にデバッ
グ用割込みを出力すると設定した場合、 （２−２）命令コードの２バイト目以降にブレイクポイ
ントが設定されている場合は、それぞれ実施例１の（１
−１）、（１−２）の場合と同じであるので、説明は省
略する。以下、次の（２−３）の場合について説明す
る。
ードの１バイト目に設定されている場合にデバッグ用割
込み３３の出力を命令実行前後に切換え可能なセレクタ
３４を有することを特徴としている。なお、図３におい
て図１、図６に示す回路と同番号のものは、同じ回路を
用いている。また、 （２−１）命令コードの１バイト目にブレイクポイント
が設定されており、セレクタ３４で命令実行前にデバッ
グ用割込みを出力すると設定した場合、 （２−２）命令コードの２バイト目以降にブレイクポイ
ントが設定されている場合は、それぞれ実施例１の（１
−１）、（１−２）の場合と同じであるので、説明は省
略する。以下、次の（２−３）の場合について説明す
る。
【００２４】（２−３）命令コードの１バイト目にブレ
イクポイントが設定されており、セレクタ３４で命令実
行後にデバッグ用割込みを出力すると設定した場合 外部ブレイク信号６が命令デコードユニットから出力さ
れると、ＲＳ−Ｆ／Ｆ１２がセットされる。それと同時
に、命令入力信号１８が出力されるので、割込み制御部
２６の中のＤ−Ｆ／Ｆ１０に命令入力信号１８の入力タ
イミング（命令実行前）でデータが取り込まれ、命令実
行前用割込み信号２８がアクティブとなり、セレクタ３
４の入力Ａに入力される。ここで、セレクタ３４は命令
実行後にデバッグ用割込み３３を出力するように設定さ
れているので、命令実行前用割込み信号２８ではデバッ
グ用割込み３３は出力されない。一方、Ｄ−Ｆ／Ｆ１３
はセットされたＲＳ−Ｆ／Ｆ１２の出力信号を命令実行
制御信号１９の出力タイミングで取込み、命令実行後用
割込み信号３１をアクティブとしてセレクタ３４の入力
Ｂに入力する。セレクタ３４は命令実行後にデバッグ用
割込み３３を出力するように設定されているので、命令
実行後用割込み信号３１でデバッグ用割込み３３は出力
する。よって、命令実行後に割込み処理を行うことがで
きる。このときの動作タイミングは図８と同様である。
イクポイントが設定されており、セレクタ３４で命令実
行後にデバッグ用割込みを出力すると設定した場合 外部ブレイク信号６が命令デコードユニットから出力さ
れると、ＲＳ−Ｆ／Ｆ１２がセットされる。それと同時
に、命令入力信号１８が出力されるので、割込み制御部
２６の中のＤ−Ｆ／Ｆ１０に命令入力信号１８の入力タ
イミング（命令実行前）でデータが取り込まれ、命令実
行前用割込み信号２８がアクティブとなり、セレクタ３
４の入力Ａに入力される。ここで、セレクタ３４は命令
実行後にデバッグ用割込み３３を出力するように設定さ
れているので、命令実行前用割込み信号２８ではデバッ
グ用割込み３３は出力されない。一方、Ｄ−Ｆ／Ｆ１３
はセットされたＲＳ−Ｆ／Ｆ１２の出力信号を命令実行
制御信号１９の出力タイミングで取込み、命令実行後用
割込み信号３１をアクティブとしてセレクタ３４の入力
Ｂに入力する。セレクタ３４は命令実行後にデバッグ用
割込み３３を出力するように設定されているので、命令
実行後用割込み信号３１でデバッグ用割込み３３は出力
する。よって、命令実行後に割込み処理を行うことがで
きる。このときの動作タイミングは図８と同様である。
【００２５】以上説明したように実施例２の情報処理装
置は、実施例１が有する機能の他に、命令コードの１バ
イト目にブレイクポイントが設定されている場合にデバ
ッグ用割込みの出力タイミングをセレクタによって命令
実行前後に設定することが可能である。
置は、実施例１が有する機能の他に、命令コードの１バ
イト目にブレイクポイントが設定されている場合にデバ
ッグ用割込みの出力タイミングをセレクタによって命令
実行前後に設定することが可能である。
【００２６】
【発明の効果】以上説明したように本発明は、デバッグ
要求信号と命令の実行終了を知らせる信号とを利用して
デバッグ用割込みを発生することにより、２バイト目以
降にブレイクポイントを設定した場合でも命令実行直後
に割込み発生することができる。そのため、ユーザーが
アドレスによりブレイクポイントを設定するための制限
を少なくし、かつ、万が一ユーザーが設定を誤った場合
においても必ず割込みが発生され、割込み処理が実行さ
れる。したがって、ブレイクポイント設定ミスによるプ
ログラムの暴走を防ぐので、応用装置の破損防止とな
る。さらに、ブレイクポイントを設定する制限がないの
で、プログラム開発効率が上がるという効果がある。
要求信号と命令の実行終了を知らせる信号とを利用して
デバッグ用割込みを発生することにより、２バイト目以
降にブレイクポイントを設定した場合でも命令実行直後
に割込み発生することができる。そのため、ユーザーが
アドレスによりブレイクポイントを設定するための制限
を少なくし、かつ、万が一ユーザーが設定を誤った場合
においても必ず割込みが発生され、割込み処理が実行さ
れる。したがって、ブレイクポイント設定ミスによるプ
ログラムの暴走を防ぐので、応用装置の破損防止とな
る。さらに、ブレイクポイントを設定する制限がないの
で、プログラム開発効率が上がるという効果がある。
【図１】本発明の情報処理装置の実施例１のブロック
図。
図。
【図２】命令コードの２バイト目にブレイクポイントが
設定された場合の実施例１のタイミングチャート。
設定された場合の実施例１のタイミングチャート。
【図３】本発明の情報処理装置の実施例２のブロック
図。
図。
【図４】図１の命令デコードユニット４と実行ユニット
５との間の情報のやり取りを示す模式図。
５との間の情報のやり取りを示す模式図。
【図５】従来のパイプライン構造をもつマイクロプロセ
ッサの一例のブロック図。
ッサの一例のブロック図。
【図６】図５の実行ユニット５部分を詳細に示すブロッ
ク図。
ク図。
【図７】命令コードの１バイト目にブレイクポイントが
設定された場合のセレクタが命令実行前にデバッグ用割
込みを出力すると設定したときの従来例のタイミングチ
ャート。
設定された場合のセレクタが命令実行前にデバッグ用割
込みを出力すると設定したときの従来例のタイミングチ
ャート。
【図８】命令コードの１バイト目にブレイクポイントが
設定された場合のセレクタが命令実行後にデバッグ用割
込みを出力すると設定したときの従来例のタイミングチ
ャート。
設定された場合のセレクタが命令実行後にデバッグ用割
込みを出力すると設定したときの従来例のタイミングチ
ャート。
【図９】命令コードの２バイト目以降にブレイクポイン
トが設定された場合のセレクタが命令実行前にデバッグ
用割込みを出力すると設定したときの従来例のタイミン
グチャート。
トが設定された場合のセレクタが命令実行前にデバッグ
用割込みを出力すると設定したときの従来例のタイミン
グチャート。
１，１ａ，１ｂ 情報処理装置 ２ バス制御ユニット ３ プリフェッチユニット ４ 命令デコードユニット ５ 実行ユニット ６ 外部ブレイク信号 ７ アドレスバス ８ データバス ９ 命令実行処理部 １０，１１，１３ Ｄ−Ｆ／Ｆ １２ ＲＳ−Ｆ／Ｆ １４，２４ セレクタ １５ 選択入力 １６ レジスタ １７ 割込み処理部 １８ 命令入力信号 １９ 命令実行終了信号 ２１ ブレイク検出回路 ２２ フェッチされた命令 ２３ 情報処理装置 ２５ デコードされた命令 ２６，２６ａ，２６ｂ 割込み制御部 ２７ バッファ ２８ 命令実行前用割込み信号 ２９，３１ 命令実行後用割込み信号 ３０，３２，３３ デバッグ用割込み
Claims (1)
- 【請求項１】 フェッチした命令コードに対して内部状
態を確認するためにあらかじめ決められたタイミングに
おいて入力される外部からのデバッグ用割込み発生要求
信号による割込み要求があったとき、内部での前記命令
コードの実行までの処理と前記割込み要求の実行までの
処理を同期化する情報処理装置であって、 前記外部からのデバッグ用割込み要求信号と前記命令コ
ードが実行される直前を知らせる信号を利用して前記命
令コードが実行される前に割込み要求を出力する信号で
ある第１の割込み要求信号を出力する第１の割り込み要
求信号作成手段と、 前記外部からのデバッグ用割込み要求信号と命令の実行
終了を知らせる信号とを利用して前記命令コードが実行
された後に割込み要求を出力する信号である第２の割込
み要求信号を出力する第２の割り込み要求信号出力手段
とを備えた割込み要求信号作成回路を有する情報処理装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5165548A JP2513417B2 (ja) | 1993-07-05 | 1993-07-05 | 情報処理装置 |
| US08/266,894 US5572667A (en) | 1993-07-05 | 1994-07-01 | Interrupt processing device for controlling the timing of an interrupt signal initiated by a debugging break point in an instruction code |
| KR1019940015989A KR100267410B1 (ko) | 1993-07-05 | 1994-07-05 | 정보 처리 장치 및 이의 인터럽트 신호 발생 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5165548A JP2513417B2 (ja) | 1993-07-05 | 1993-07-05 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0728670A JPH0728670A (ja) | 1995-01-31 |
| JP2513417B2 true JP2513417B2 (ja) | 1996-07-03 |
Family
ID=15814475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5165548A Expired - Fee Related JP2513417B2 (ja) | 1993-07-05 | 1993-07-05 | 情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5572667A (ja) |
| JP (1) | JP2513417B2 (ja) |
| KR (1) | KR100267410B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889973A (en) * | 1995-03-31 | 1999-03-30 | Motorola, Inc. | Method and apparatus for selectively controlling interrupt latency in a data processing system |
| US5956511A (en) * | 1996-03-29 | 1999-09-21 | Kabushiki Kaisha Toshiba | Program development support apparatus, program development support method, and storage medium therefor |
| US5889981A (en) * | 1996-05-07 | 1999-03-30 | Lucent Technologies Inc. | Apparatus and method for decoding instructions marked with breakpoint codes to select breakpoint action from plurality of breakpoint actions |
| GB9626401D0 (en) * | 1996-12-19 | 1997-02-05 | Sgs Thomson Microelectronics | Diagnostic procedures in an integrated circuit device |
| JP2002032265A (ja) | 2000-07-14 | 2002-01-31 | Hitachi Ltd | キャッシュ・アクセス制御方式およびデータ処理システム |
| US6985980B1 (en) | 2000-11-03 | 2006-01-10 | Xilinx, Inc. | Diagnostic scheme for programmable logic in a system on a chip |
| US6757846B1 (en) * | 2000-11-06 | 2004-06-29 | Xilinx, Inc. | Method and apparatus for multi-bus breakpoint stepping |
| US6751751B1 (en) | 2000-11-06 | 2004-06-15 | Xilinx, Inc. | Universal multi-bus breakpoint unit for a configurable system-on-chip |
| US7260200B1 (en) | 2002-08-30 | 2007-08-21 | Aol Llc, A Delaware Limited Liability Company | Enabling interruption of communications and detection of potential responses to an interruption of communications |
| US7590695B2 (en) | 2003-05-09 | 2009-09-15 | Aol Llc | Managing electronic messages |
| US7739602B2 (en) | 2003-06-24 | 2010-06-15 | Aol Inc. | System and method for community centric resource sharing based on a publishing subscription model |
| KR100748308B1 (ko) * | 2004-09-15 | 2007-08-09 | 삼성에스디아이 주식회사 | 화소와 이를 가지는 발광 표시장치 및 그의 구동방법 |
| JP2008052533A (ja) * | 2006-08-25 | 2008-03-06 | Matsushita Electric Ind Co Ltd | デバッグ装置 |
| US8943390B1 (en) * | 2011-11-23 | 2015-01-27 | Sk Hynix Memory Solutions Inc. | Peel decoding for concatenated codes |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197553A (ja) * | 1982-05-12 | 1983-11-17 | Mitsubishi Electric Corp | プログラム監視装置 |
| US4635193A (en) * | 1984-06-27 | 1987-01-06 | Motorola, Inc. | Data processor having selective breakpoint capability with minimal overhead |
| GB2197506A (en) * | 1986-10-27 | 1988-05-18 | Burr Brown Ltd | Providing and handling break points in a software monitor |
| DE3856067T2 (de) * | 1987-07-06 | 1998-06-10 | Hitachi Ltd | Datenprozessor mit einer Unterbrechungsfunktion |
| JPH081602B2 (ja) * | 1988-02-23 | 1996-01-10 | 三菱電機株式会社 | データ処理装置 |
| JP2765888B2 (ja) * | 1988-12-02 | 1998-06-18 | 株式会社日立製作所 | プログラム生成方法および実行方法 |
| JP2808757B2 (ja) * | 1989-12-04 | 1998-10-08 | 日本電気株式会社 | デバッグ用マイクロプロセッサ |
| US5140671A (en) * | 1990-01-26 | 1992-08-18 | International Business Machines Corporation | Expert system debugger |
| US5390305A (en) * | 1991-03-29 | 1995-02-14 | Kabushiki Kaisha Toshiba | Information processing apparatus capable of executing exception at high speed |
| JPH07113912B2 (ja) * | 1991-05-31 | 1995-12-06 | 富士ゼロックス株式会社 | 分散型情報処理システムのデバッグ方式 |
| US5491793A (en) * | 1992-07-31 | 1996-02-13 | Fujitsu Limited | Debug support in a processor chip |
| JP2731692B2 (ja) * | 1993-04-28 | 1998-03-25 | 日本電気アイシーマイコンシステム株式会社 | デバッグ装置 |
-
1993
- 1993-07-05 JP JP5165548A patent/JP2513417B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-01 US US08/266,894 patent/US5572667A/en not_active Expired - Lifetime
- 1994-07-05 KR KR1019940015989A patent/KR100267410B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5572667A (en) | 1996-11-05 |
| KR100267410B1 (ko) | 2000-10-16 |
| KR950003979A (ko) | 1995-02-17 |
| JPH0728670A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513417B2 (ja) | 情報処理装置 | |
| JPH06314213A (ja) | デバッグ装置 | |
| JP2005317023A (ja) | データ処理装置のブレークポイント論理ユニット、デバッグ論理、およびブレークポイントの方法 | |
| JP2655615B2 (ja) | 情報処理装置 | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| US20030100133A1 (en) | System-on-chip breakpoint synchronization | |
| JP3260083B2 (ja) | デバッグシステム及びデバッグ方法 | |
| JP2808757B2 (ja) | デバッグ用マイクロプロセッサ | |
| JPS62197831A (ja) | デ−タ処理装置 | |
| JPH1011315A (ja) | インサーキットエミュレータ装置およびインサーキットエミュレーション方法 | |
| JP2701799B2 (ja) | マイクロコンピュータ | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JP3037295B1 (ja) | イベント検出回路 | |
| JPH0877037A (ja) | ジャミング装置 | |
| JPH0682323B2 (ja) | デバッグ用マイクロプロセッサ | |
| JPH0793180A (ja) | マイクロプロセッサ | |
| JPS6148181B2 (ja) | ||
| JPH03252752A (ja) | データ処理装置 | |
| JPH07121396A (ja) | エミュレータ | |
| JPH0659934A (ja) | プログラム評価用マイコン | |
| JPH10340209A (ja) | データ処理装置 | |
| JP2001159987A (ja) | エミュレーション回路 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH06150027A (ja) | マイクロコンピュータ | |
| JP2004185356A (ja) | デバッグ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 15 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |