KR100267410B1 - 정보 처리 장치 및 이의 인터럽트 신호 발생 방법 - Google Patents

정보 처리 장치 및 이의 인터럽트 신호 발생 방법 Download PDF

Info

Publication number
KR100267410B1
KR100267410B1 KR1019940015989A KR19940015989A KR100267410B1 KR 100267410 B1 KR100267410 B1 KR 100267410B1 KR 1019940015989 A KR1019940015989 A KR 1019940015989A KR 19940015989 A KR19940015989 A KR 19940015989A KR 100267410 B1 KR100267410 B1 KR 100267410B1
Authority
KR
South Korea
Prior art keywords
signal
interrupt signal
interrupt
execution
outputting
Prior art date
Application number
KR1019940015989A
Other languages
English (en)
Other versions
KR950003979A (ko
Inventor
마사꼬 이데따
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950003979A publication Critical patent/KR950003979A/ko
Application granted granted Critical
Publication of KR100267410B1 publication Critical patent/KR100267410B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging

Abstract

본 발명은 중단점이 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정되더라도 인터럽트 신호를 출력함으로써 인터럽트 처리를 확실히 수행할 수 있는 정보 처리 장치이다.
본 발명의 정보 처리 장치는 상기 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정된 중단점의 검출시에 출력되는 중단 신호가 수신될때, 상기 정보 처리 장치가 상기 중단 신호의 입력의 이벤트를 저장하고, 상기 명령 코드의 실행 완료시에 상기 인터럽트 신호를 출력하여 인터럽트를 발생시키도록 구성된다.

Description

정보 처리 장치 및 이의 인터럽트 신호 발생 방법
제1도는 본 발명의 제1 실시예의 블럭도.
제2도는 중단점(breakpoint)이 명령 코드의 제2 바이트 내에 설정된 경우의 제1 실시예의 타이밍 챠트.
제3도는 본 발명의 제2 실시예의 블럭도.
제4도는 본 발명의 제3 실시예의 블럭도.
제5도는 종래의 파이프라인 구조를 갖는 정보 처리 장치의 블럭도.
제6도는 제5도의 실행 유니트(44)의 상세한 블럭도.
제7도는 명령 디코딩 유니트(43)와 실행 유니트(44) 사이의 데이타 교환을 도시하는 도면.
제8도는 중단점이 명령 코드의 제1 바이트 내에 설정되고 선택기가 명령의 실행 전에 오류 수정 작업에 대한 인터럽트를 출력하도록 설정된 경우의 타이밍 챠트.
제9도는 중단점이 명령 코드의 제1 바이트 내에 설정되고 선택기가 명령의 실행 후에 오류 수정 작업에 대한 인터럽트를 출력하도록 설정된 경우의 타이밍 챠트.
제10도는 중단점이 명령 코드의 제2 바이트 내에 설정 또는 제2 바이트 후에 설정되고 선택기가 명령의 실행 전에 오류 수정 작업에 대한 인터럽트를 출력하도록 설정된 경우의 타이밍 챠트.
* 도면의 주요부분에 대한 부호의 설명
1, 40 : 정보 처리 장치 2 : 인터럽트처리 장치
3, 5 : 지연 플립-플롭 6, 57 : 인터럽트 처리부
7 : OR 회로 9, 56 : 레지스터
43 : 명령 디코딩 유니트 44 : 실행 유니트
50 : 중단점 검출 회로 51 : 명령 실행 처리부
본 발명은 정보 처리 장치에 관한 것으로, 특히 중단점을 자유롭게 설정할 수 있는 정보 처리 장치에 관한 것이다.
종래에는, 정보 처리 장치의 성능을 향상시키기 위한 수단중 하나로서 파이프라인 구조를 사용하는 방법이 있었다.
파이프라인 구조를 갖는 이 정보 처리 장치의 내부는 병렬로 동작하는 소정의 기능적으로 독립적인 유니트로 분리된다.
이런 파이프라인 구조를 갖는 정보 처리 장치를 이하에 설명하겠다.
제5도는 파이프라인 구조를 갖는 정보 처리 장치(40)의 블럭도이다.
이 도면에서 버스 제어 유니트(41)은 정보 처리 장치(40)의 외부 메모리 및 주변 장치와 데이타를 교환하는 유니트이다.
프리훼치 유니트(a prefetch unit)(42)는 호출 명령 코드를 제어하고 훼치된 명령을 프리훼치 유니트(42)내의 버퍼에 저장하기 위한 유니트이다.
명령 디코딩 유니트(43)는 프리훼치 유니트(42)의 버퍼 내에 순서대로 저장된 명령을 독출하여 실행 유니트(44)에서 이들을 데이타 포맷으로 디코드한다.
실행 유니트(44)는 디코드된 명령에 따라 명령을 실행하기 위한 유니트이다.
이러한 정보 처리 장치중 하나로 회로 내부 어뮬레이터(emulator)의 프로그램 오류 수정 작업을 하기 위해 중단점을 사용하는 방법이 있다.
다음에, 중단점을 설명한다.
사용자 프로그램을 오류 수정 작업을 하려고하는 사용자는 회로 내부 어뮬레이터의 모니터 프로그램을 실행하는 동안 사용자 프로그램내에서 프로그램이 정지된 소정 어드레스(중단점)에 미리 설정한다.
연속적으로, 사용자 프로그램을 실행하는 동안, 중단점 검출 회로는 사용자 프로그램의 실행을 정지시키고 중단점이 설정된 명령의 실행 전 또는 실행 후에 인터럽트를 발생시키는 어드레스를 검출한다.
다음에, 명령의 제어는 모니터 프로그램으로 이동된다. 사용자는 사용자 프로그램의 오류 수정 작업을 하기 위해 레지스터 또는 메모리의 내용을 디스플레이하도록 모니터 프로그램을 동작할 수 있다.
파이프라인 구조를 갖는 정보 처리 장치 내의 이런 중단을 실현하는 기술은 일본국 특허 공개 공보 제 175539(1993)호에 기술되어 있다.
제6도는 상술된 종래 기술의 중단 동작의 흐름을 도시하는 블럭도이다.
버스 제어 유니트(41)이 데이타 버스(46) 및 중단점과 일치하는 실행되어야 할 명령의 어드레스로부터 명령을 호출할 때, 중단점 검출 회로(50)은 외부 중단 신호(A)를 활성화시킨다. 외부 중단 신호(A)의 정보는 훼치된 명령(B)로서 프리훼치 유니트(42)로 수용된다.
다음에, 외부 중단 신호(A)의 정보는 훼치된 정보로서 실행 유니트(44)로 보내진다.
다음에, 명령 디코딩 유니트(43)로부터 실행 유니트(44)로의 정보 이동은 전형적인 예를 도시한 제7도를 참조하여 설명된다.
디코드된 명령(C)와 외부 중단 신호(A)의 정보를 갖는 버퍼(61)는 명령 디코딩 유니트(43) 내에 존재한다. 이 정보는 실행 유니트(44) 내의 명령실행 처리부(51)와 인터럽트 제어부(52) 모두로 보내진다.
또한, 명령 디코딩 유니트(43)는 디코드된 명령(C)와 외부 중단 신호(A)의 정보를 실행 유니트(44)로 보낼 때 명령 입력 신호(D)를 활성화시킨다. 부수적으로, 명령 입력 신호(D)는 또한 인터럽트 제어부(52)로 보낸다.
연속적으로, 실행 유니트(44)의 내부 동작은 다음의 3가지 경우에서 설명된다.
(1) 중단점이 명령 코드의 제1 바이트내에 설정되고 선택기가 명령 코드의 실행 전에 오류 수정 작업을 하기 위해 인터럽트 신호를 출력하는 경우 :
중단점이 설정된 디코드된 명령(C)의 제1 바이트가 명령 실행 처리부(51)로 입력될 때, 중단점 검출 회로(50)에 의해 활성화된 외부 중단 신호(A)는 인터럽트 제어부(52) 내의 지연 플립-플롭(53; 지연 플립-플롭은 도면에서 D-F/F로 간략화한다)으로 입력된다.
더우기, 명령 코드의 실행 직전에 통지하는 명령 입력 신호(D)는 명령 디코딩 유니트(43)에 의해 지연 플립-플롭(53)에 출력된다.
다음에, 지연 플립-플롭(53)의 출력 신호인 명령(E)의 실행 전의 인터럽트 신호는 활성화된다.
다음에, 명령 실행 처리부(51)에 의해 취해진 명령 실행의 완료시에 출력되는 명령 실행 완료 신호(F)가 출력될 때, 지연 플립-플롭(54)의 출력인 명령(G)의 실행 후의 인터럽트 신호는 활성화된다.
그리고, 지연 플립-플롭(53 및 54)의 출력은 입력(X) 및 입력(Y)로서 선택기(55)에 각각 입력된다.
여기서, 선택기(55)는 명령(E)의 실행 전 즉, 명령 실행 전의 시간에 명령[선택기(55)의 입력(X)]의 실행 전의 선택 신호(H)에 의해 오류 수정 작업을 하기 위해 레지스터(56)으로부터 인터럽트에 대한 출력으로서 선택되기 때문에, 상기 인터럽트 신호의 입력시에 오류 수정 작업을 하기 위해 인터럽트 신호(I)를 발생시킨다.
인터럽트 처리부(57)는 샘플링 타이밍에서 오류 수정 작업의 인터럽트 신호(I)를 수신하고, 다음 명령을 정지시키고 실행을 다른 어드레스로 이동시킨다. 이때의 동작 타이밍은 제8도에 도시한다.
(2) 중단점이 명령 코드의 제1 바이트 내에 설정되고 선택기가 명령코드의 실행 후 오류 수정 작업에 대한 인터럽트 신호를 출력하는 경우 :
지연 플립-플롭(53 및 54)의 출력이 선택기(55)에 입력되는 동작은 상술한(1)의 경우와 동일하므로 설명은 생략한다.
선택기(55)는 명령(G)의 실행 후의, 즉 명령의 실행 후 시간에 명령[선택기(55)의 입력(Y)] 실행 후 선택기 신호(H)에 의해 오류 수정 작업을 하기 위해 레지스터(56)로부터 인터럽트에 대한 출력으로 선택되기 때문에, 상기 인터럽트 신호의 입력시 오류 수정 작업에 대한 인터럽트 신호를 발생시킨다.
다음에, (1)의 경우와 유사하게, 인터럽트 처리부(57)은 인터럽트를 수신한다. 이 때의 동작 타이밍은 제9도에 도시한다.
(3) 중단점이 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정되는 경우 :
중단점이 설정된 디코드된 명령(C)의 바이트가 실행 처리부(51)에 입력될 때, 중단점 검출 회로(50)에 의해 활성화된 외부 중단 신호(A)는 인터럽트 제어부(52)의 지연 플립-플롭(53)으로 입력된다.
이 때, 명령 입력 신호(D)가 디코드된 명령(C)의 제1 바이트와 동기하여 출력되기 때문에, 명령 입력 신호(D)는 디코드된 명령(C)의 제2 바이트내에 또는 제2 바이트 후에 출력되지 않는다.
그러므로, 중단점이 디코드된 명령(C)의 제2 바이트 내에 또는 제2바이트 후에 설정될 때, 명령 입력 신호(D)는 외부 중단 신호(A)와 동기하여 출력되지 않는다.
결과적으로, 명령(E)의 실행 전의 인터럽트 신호는 지연 플립-플롭(53)이 외부 중단 신호(A)를 무시하기 때문에 출력되지 않는다.
부수적으로, 지연 플립-플롭(54)도 입력으로서 명령의 실행 전에 대한 인터럽트 신호(E)를 사용하므로, 지연 플립-플롭은 명령(G)의 실행 후에 대한 인터럽트 신호를 출력할 수 없다.
그러므로, 오류 수정 작업에 대한 인터럽트 신호(I)도 출력할 수 없다.
이 때의 동작 타이밍은 제10도에 도시한다(중단점이 명령 코드의 제2바이트내에 설정된 경우를 도시함).
이와 같이, 중단점이 명령 코드의 제2 바이트 내에 또는 제2 바이트후에 설정되는 경우에, 오류 수정 작업에 대한 인터럽트 신호는 출력되지 않고 인터럽트 처리는 명령 입력 신호(D)가 외부 중단 신호(A)가 발생할 때 출력되지 않기 때문에 무시된다.
이러한 이유로 인해, 종래 기술은 사용자가 명령의 제1 바이트에서 중단점을 설정해야만 하는 등의 제한이 있었다.
본 발명의 목적은 중단점이 명령 코드의 제2 바이트 내에 또는 제2바이트 후에 설정되더라도 인터럽트 신호를 출력함으로써 인터럽트 처리를 확실하게 실행할 수 있는 정보 처리 장치를 제공하는 것이다.
더우기, 본 발명의 다른 목적은 프로그램 개발의 효율을 증가시킬 수 있는 정보 처리 장치를 제공하는 것이다.
본 발명의 목적은 훼치된 명령 코드에 대응하는 중단 신호에 의해 인터럽트에 대한 요구가 수신될 때 인터럽트 신호를 사용하여 인터럽트를 발생시키기 위한 정보 처리 장치에 의해 달성되고 : 명령 코드 실행의 완료를 통지하는 실행 완료 신호를 출력하기 위한 수단, 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정된 중단점의 검출시에 출력되는 중단 신호가 수신될 때 중단 신호 및 실행 완료 신호를 사용하여 인터럽트 신호를 출력하는 인터럽트 신호를 출력하기 위한 수단을 포함한다.
부수적으로, 본 발명의 정보 처리 장치에서, 상기 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정된 중단점의 검출시에 출력되는 상기 중단 신호가 수신될 때, 상기 정보 처리 장치는 상기 중단 신호의 입력의 이벤트를 저장하고, 상기 명령 코드의 실행 완료시에 상기 인터럽트 신호를 출력하여 상기 인터럽트를 발생시킨다.
결과적으로, 소정의 인터럽트 처리가 확실히 실행되므로 중단점을 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정할 수 있다.
다음에, 도면을 참조하여 본 발명의 실시예를 설명하겠다.
[제1실시예]
제1도는 본 발명의 제1 실시예의 블럭도이다. 여기서, 제1도의 구성 부품은 제6도에 동일한 참조 번호를 붙인 것과 동일한 가능을 가지며, 그 실행은 생략되었다.
참조 번호(1)은 본 발명의 정보 처리 장치이다.
참조 번호(2)는 인터럽트 제어부이다.
참조 번호(3)은 제1 지연 플립-플롭이다. 이 제1 지연 플립-플롭은 명령 신호(D)의 입력 타이밍에서 외부 중단 신호(A)를 데이다로 래치(latch)하고 명령(E)의 실행 전의 인터럽트 신호를 활성화시킨다.
참조 번호(4)는 셋-리셋-플립-플롭(set-reset-flip-flop은 도면에서 RS-F/F로 간략화한다)이다. 셋-리셋-플립-플롭은 외부 중단 신호(A)를 입력하여 외부 중단 신호(A)의 입력의 이벤트를 저장한다. 또한, 셋-리셋-플립-플롭은 이벤트를 저장하는 동안 메모리 신호(J)를 출력한다. 여기서, 후술될 인터럽트 처리부(6)에서 출력된 리셋 신호(K)가 셋-리셋-플립-플롭(4)에 입력될 때 리셋된다.
참조 번호(5)는 제2 지연 플립-플롭이다. 제2 지연 플립-플롭은 명령 실행 처리 신호(F)의 입력 타이밍에서 셋-리셋-플립-플롭(4)으로부터 데이타로서 출력된 메모리 신호(J)를 래치시키고 명령(G)의 실행 후의 인터럽트 신호를 활성화시킨다.
인터럽트 제어부(2)는 지연 플립-플롭(3), 셋-리셋-플립-플롭(4) 및 지연 플립-플롭(5)로 구성된다.
참조 번호(6)은 인터럽트 처리부이다. 인터럽트 처리부는 명령(E)의 실행 전의 인터럽트 신호 및 명령(G)의 실행 후의 인터럽트 신호를 입력하여 인터럽트 처리를 실행한다. 부수적으로, 명령(E)의 실행 전의 인터럽트 신호 및 명령(G)의 실행 후의 인터럽트 신호가 수신될 때, 이 인터럽트 처리부는 셋 신호(K)를 셋-리셋-플립-플롭(4)에 출력한다.
다음에, 본 발명의 정보 처리 장치의 동작을 (1) 및 (2)의 경우에 대해 각각 설명하겠다.
(1) 중단점이 명령 코드의 제1 바이트 내에 설정되는 경우 :
외부 중단 신호(A)가 명령 디코딩 유니트(43)로부터 출력될 때, 지연 플립-플롭(3)은 외부 중단 신호(A)를 데이타로서 래치시킨다. 또한, 셋-리셋-플립-플롭(4)는 외부 중단 신호(A)의 입력의 이벤트를 저장하며 메모리 신호(J)를 출력한다.
이 때, 명령 입력 신호(D)는 명령 디코딩 유니트(43)로부터 출력되고, 지연 플립-플롭(3)은 명령(E)의 실행 전의 인터럽트 신호를 명령 입력 신호(D)의 입력 타이밍(명령의 실행 전)에서 활성화시킨다.
다음에, 명령(E)의 실행 전의 인터럽트 신호는 인터럽트 처리부(6)에 입력되고, 인터럽트 처리는 명령의 실행 전에 수행된다. 이 때의 동작 타이밍은 제8도의 것과 동일하다.
인터럽트 처리부(6)로부터 출력된 리셋 신호(K)가 셋-리셋-플립-플롭(4)으로 입력될 때, 셋-리셋-플립-플롭(4)은 리셋되고 메모리 신호(J)의 출력은 정지된다는 것에 주목하여야 한다.
(2) 중단점이 제2 바이트 내에 또는 제2 바이트 후에 설정되는 경우 :
외부 중단 신호(A)가 명령 디코딩 유니트(43)로부터 출력될 때, 지연 풀립-플롭(3)은 외부 중단 신호(A)를 데이타로서 래치시킨다. 또한, 셋-리셋-플립-플롭(4)은 외부 중단 신호(A)의 입력의 이벤트를 저장하고 메모리 신호(J)를 출력한다.
여기서, 외부 중단 신호(A) 이전에 출력된 명령 입력 신호(D)가 출력되므로 지연 플립-플롭(3)은 명령(E)의 실행 전의 인터럽트 신호를 출력하지 않는다.
그러나, 메모리 신호(J)가 셋-리셋-플립-플롭(4)으로부터 출력되므로 지연 플립-플롭(5)은 명령 실행 처리 신호(F)의 입력 타이밍(명령의 실행후)에서 명령(G)의 실행 후의 인터럽트 신호를 활성화시킨다.
다음에, 명령(G)의 실행 후의 인터럽트 신호는 인터럽트 처리부(6)로 입력되고 인터럽트 처리는 명령의 실행 후에 수행된다. 이 때의 동작 타이밍은 제2도에 도시한다.
[제2 실시예]
다음에, 본 발명의 제2 실시예를 설명하겠다.
제3도는 본 발명의 제2 실시예의 블럭도이다.
제2 실시예의 특징은 제1 지연 플립-플롭(3)으로부터 출력된 명령(E)의 실행 전의 인터럽트 신호 및 제2 지연 플립-플롭(5)으로부터 출력된 명령(G)의 실행후의 인터럽트 신호를 입력하는 OR 회로가 제공된다는 것이다.
이 OR 회로(7)는 인터럽트 처리부(6)에 접속된 단일 신호 라인을 인에이블(enable)하므로 인터럽트 처리부(6)내에 레지스터 등의 한 유니트 만을 준비하는 것만으로 충분하다.
그러므로, 인터럽트 처리부(6)의 구조는 간단해진다.
[제3 실시예]
다음에, 본 발명의 제3 실시예를 설명하겠다.
제4도는 제3 실시예의 블럭도이다.
제3 실시예는 제1 실시예에 부가하여, 중단점이 명령 코드의 제1 바이트 내에 설정될 때 명령의 실행 전과 실행 후 사이의 인터럽트 신호의 출력을 전환시키기 위해 인에이블하는 선택기(8) 및 선택기(8)의 전환 명령을 출력하기 위한 레지스터(9)로 구성된다.
다음에, 제3 실시예의 동작을 설명하겠다.
(1) 중단점이 명령 코드의 제1 바이트 내에 설정되고 선택기(8)가 명령 실행 전의 인터럽트 신호를 출력하는 경우 :
외부 중단 신호(A)가 명령 디코딩 유니트(43)로부터 출력될 때, 지연 플립-플롭(3)은 외부 중단 신호(A)를 데이타로서 래치시킨다. 또한, 셋-리셋-플립-플롭(4)은 외부 중단 신호(A)의 입력의 이벤트를 저장하고 메모리 신호(J)를 출력한다.
이 때, 명령 입력 신호(D)는 명령 디코딩 유니트(43)로부터 출력되고, 지연 플립-플롭(3)은 명령 입력 신호(D)의 입력 타이밍(명령의 실행 전)에서 명령(E)의 실행 전의 인터럽트 신호를 활성화시킨다.
다음에, 명령(E)의 실행 전의 인터럽트 신호는 OR 회로(7)를 경유해서 선택기(8)의 입력(X)에 입력된다.
여기서, 선택기(8)는 레지스터(9)로부터 출력된 선택 신호(H)에 따라 명령[선택기(8)의 입력(X)]의 실행 전의 인터럽트 신호를 선택하므로, 명령(E)의 실행 전 즉, 명령의 실행 전에 상기 인터럽트 신호를 입력할 때 인터럽트 신호(L)이 출력된다.
(2) 중단점이 명령 코드의 제1 바이트 내에 설정되고 선택기(8)가 명령의 실행 후에 인터럽트 신호를 출력하는 경우 :
외부 중단 신호(A)가 명령 디코딩 유니트(43)로부터 출력될 때, 지연 플립-플롭(3)은 외부 중단 신호(A)를 데이타로서 래치시킨다. 또한, 셋-리셋-플립-플롭(4)은 외부 중단 신호(A)의 입력의 이벤트를 저장하고 메모리 신호(J)를 출력한다.
이와 동시에, 명령 입력 신호(D)는 명령 디코딩 유니트(43)로부터 출력되고, 지연 플립-플롭(3)은 명령 입력 신호(D)의 입력 타이밍(명령 실행전)에서 명령(E)의 실행 전의 인터럽트 신호를 활성화시킨다.
다음에, 명령(E)의 실행 전의 인터럽트 신호는 OR 회로(7)를 경유해서 선택기(8)의 입력(X)에 입력된다.
그러나, 선택기(8)는 명령의 실행 후에 인터럽트 신호(L)를 출력하도록 설정되므로, 인터럽트 신호(L)은 명령(E)의 실행 전의 인터럽트 신호에 의해 출력될 수 없다.
한편, 메모리 신호(J)는 셋-리셋-플립-플롭(4)으로부터 출력되었으므로, 지연 플립-플롭(5)은 명령 실행 처리 신호(F)의 입력 타이밍(명령의 실행후)에서 명령(G)의 실행 후의 인터럽트 신호를 활성화시킨다.
다음에, 명령(G)의 실행 후의 인터럽트 신호는 OR 회로(7)를 경유해서 선택기(8)의 입력(Y)에 입력된다. 여기서, 선택기(8)는 명령의 실행 후에 인터럽트 신호(L)을 출력하도록 설정되므로, 인터럽트 신호(L)은 명령(G)의 실행 후의 인터럽트 신호에 의해 출력된다.
결과적으로, 인터럽트 처리는 명령의 실행 후에 수행된다. 이 때의 동작 타이밍은 제9도의 것과 동일하다.
상술한 바와 같이, 제3 실시예의 정보 처리 장치는 중단점이 명령 코드의 제1 바이트 내에 설정될 때, 제1 실시예의 기능에 부가하여 명령의 실행 전 또는 실행 후에 선택기를 사용하는 오류 수정 작업에 대해 인터럽트 신호의 출력 타이밍을 설정하도록 인에이블한다.
본 발명의 동작 및 효과는 중단 신호 검출 회로(50)가 정보 처리 장치 내에 제공되면, 이 회로가 제1, 제2 및 제3 실시예의 정보 처리 장치 내에 제공되더라도 영향을 받지 않는다는 것은 물론이다.

Claims (16)

  1. 훼치된 명령 코드에 대응하는 중단 신호에 의해 인터럽트에 대한 요구가 수신되었을 때 인터럽트 신호를 사용하여 인터럽트를 발생시키기 위한 정보 처리 장치에 있어서,
    상기 명령 코드의 실행 완료를 통지하는 실행 완료 신호를 출력하기 위한 수단, 및
    상기 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정된 중단점의 검출시에 출력되는 상기 중단 신호가 수신되었을 때, 상기 중단 신호 및 상기 실행 완료 신호를 사용하여 상기 인터럽트 신호를 출력하는 인터럽트 신호를 출력하기 위한 수단을 구비하는 것을 특징으로 하는 정보 처리 장치.
  2. 제1항에 있어서,
    인터럽트 신호를 출력하기 위한 상기 수단이
    상기 중단 신호의 입력의 이벤트를 저장하기 위한 메모리 수단, 및
    상기 메모리 수단으로부터 출력된 신호를 래치하고 상기 실행 완료 신호의 입력 타이밍에서 상기 인터럽트 신호를 출력하기 위한 수단을 구비하는 것을 특징으로 하는 정보 처리 장치.
  3. 제1항에 있어서,
    상기 명령 코드의 실행 개시를 통지하는 실행 개시 신호를 출력하기 위한 수단을 구비하되,
    인터럽트 신호를 출력하기 위한 상기 수단이 상기 명령 코드의 제1바이트 내에 설정된 중단점의 검출시에 출력되는 상기 중단 신호가 수신되었을 때 상기 중단 신호 및 상기 실행 개시 신호를 사용하여 상기 인터럽트 신호를 출력하거나 상기 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정된 중단점의 검출시에 출력되는 상기 중단 신호가 수신되었을 때 상기 중단 신호 및 상기 실행 완료 신호를 사용하여 상기 인터럽트 신호를 출력하는
    것을 특징으로 하는 정보 처리 장치.
  4. 제3항에 있어서,
    인터럽트 신호를 출력하기 위한 상기 수단이
    상기 실행 개시 신호가 수신되었을 때 상기 중단 신호를 데이터로서 수신하고 상기 인터럽트 신호를 출력하기 위한 제1 플립-플롭,
    상기 중단 신호를 데이타로서 수신하여, 상기 데이타를 저장하고 상기 데이타를 저장하는 동안 신호를 출력하기 위한 제2 플립-플롭, 및
    상기 실행 완료 신호가 수신되었을 때 상기 제2 플립-플롭의 출력 신호를 수신하고 상기 인터럽트 신호를 출력하기 위한 제3 플립-플롭을 구비하는 것을 특징으로 하는 정보 처리 장치.
  5. 제4항에 있어서,
    상기 제1 플립-플롭으로부터 출력된 인터럽트 신호 또는 상기 제3 플립-플롭으로부터 출력된 인터럽트 신호가 수신되었을 때 새로운 인터럽트신호를 발생시키기 위한 OR-회로를 더 구비하는 것을 특징으로 하는 정보 처리 장치.
  6. 제4항에 있어서,
    상기 명령 코드의 실행 전 또는 실행 후의 시간으로부터 상기 인터럽트 신호의 출력 타이밍을 선택하기 위한 선택 회로, 및 상기 선택 회로에 전환 명령을 출력하기 위한 레지스터를 구비하되,
    상기 선택 회로가
    상기 인터럽트 신호의 출력 타이밍이 상기 명령 코드의 실행 전에 설정될 때 상기 제1 플립-플롭으로부터 출력된 인터럽트 신호를 출력하거나,
    상기 인터럽트 신호의 출력 타이밍이 상기 명령 코드의 실행 후에 설정될 때 상기 제3 플립-플롭으로부터 출력된 인터럽트 신호를 출력하는 것을 특징으로 하는 정보 처리 장치.
  7. 제4항에 있어서,
    상기 인터럽트 신호가 수신되었을 때, 인터럽트 처리를 수행하고 상기 제2 플립-플롭에 데이타 메모리를 삭제하기 위한 리셋 신호를 출력하기 위한 인터럽트 처리부를 구비하는 것을 특징으로 하는 정보 처리 장치.
  8. 제1항에 있어서,
    상기 중단 신호가 상기 정보 처리 장치의 외부에 제공된 중단점 검출회로로부터 출력되고,
    상기 중단점 검출 회로가 상기 명령 코드의 실행을 중지하기 위한 중단점이 설정되어 있는 어드레스가 검출되었을 때 상기 중단 신호를 출력하는 것을 특징으로 하는 정보 처리 장치.
  9. 제1항에 있어서,
    상기 중단 신호가 상기 정보 처리 장치 내에 제공된 중단점 검출 회로로부터 출력되고, 상기 중단점 검출 회로는 상기 명령 코드의 실행을 중지하기 위한 중단점이 설정되어 있는 상기 어드레스가 검출되었을 때 상기 중단 신호를 출력하는 것을 특징으로 하는 정보 처리 장치.
  10. 훼치된 명령 코드에 대응하는 중단 신호에 의한 인터럽트 요구가 수신되었을 때 인터럽트 신호를 사용하여 인터럽트를 발생시키기 위한 정보 처리 장치에 있어서,
    상기 명령 코드의 실행 개시를 통지하는 실행 개시 신호를 출력하기 위한 수단,
    상기 명령 코드의 실행 완료를 통지하는 실행 완료 신호를 출력하기 위한 수단,
    상기 실행 개시 신호가 수신되었을 때 상기 중단 신호를 데이터로서 수신하고 상기 인터럽트 신호를 출력하기 위한 제1 플립-플롭,
    상기 중단 신호를 데이타로서 수신하여, 상기 데이타를 저장하고, 상기 데이타를 저장하는 동안 신호를 출력하기 위한 제2 플립-플롭, 및
    상기 실행 완료 신호가 수신되었을 때 상기 제2 플립-플롭의 출력 신호를 수신하고 상기 인터럽트 신호를 출력하기 위한 제3 플립-플롭을 구비하는 것을 특징으로 하는 정보 처리 장치.
  11. 제10항에 있어서,
    상기 제1 플립-플롭으로부터 출력된 인터럽트 신호 또는 상기 제3 플립-플롭으로부터 출력된 인터럽트 신호가 수신되었을 때 새로운 인터럽트 신호를 발생시키기 위한 OR-회로를 더 구비하는 것을 특징으로 하는 정보 처리 장치.
  12. 제10항에 있어서,
    상기 명령 코드의 실행 전 또는 실행 후의 시간으로부터 상기 인터럽트 신호의 출력 타이밍을 선택하기 위한 선택 회로, 및 상기 선택 회로에 전환 명령을 출력하기 위한 레지스터를 구비하되,
    상기 선택 회로가
    상기 인터럽트 신호의 출력 타이밍이 상기 명령 코드의 실행 전에 설정될 때 상기 제1 플립-플롭으로부터 출력된 인터럽트 신호를 출력하거나,
    상기 인터럽트 신호의 출력 타이밍이 상기 명령 코드의 실행 후에 설정될 때 상기 제3 플립-플롭으로부터 출력된 인터럽트 신호를 출력하는 것을 특징으로 하는 정보 처리 장치.
  13. 훼치된 명령 코드에 대응하는 중단 신호에 의한 인터럽트 요구가 수신되었을 때 인터럽트 신호를 사용하여 정보 처리 장치에서 인터럽트를 발생시키는 방법에 있어서,
    상기 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정된 중단점의 검출시에 출력되는 상기 중단 신호가 수신되었을 때 상기 정보 처리 장치는 상기 중단 신호의 입력의 이벤트를 저장하고, 상기 명령 코드의 실행 완료 타이밍에서 상기 인터럽트 신호를 출력하여 상기 인터럽트를 발생시키는 것을 특징으로 하는 방법.
  14. 제13항에 있어서,
    상기 중단 신호의 입력의 이벤트를 저장하는 단계,
    상기 명령 코드의 실행 완료를 통지하기 위해 실행 완료 신호를 출력하는 단계, 및
    상기 실행 완료 신호의 출력 타이밍에서 저장된 상기 중단 신호를 출력함으로써 상기 인터럽트 신호를 발생시키는 단계를 구비하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서,
    상기 명령 코드의 실행 개시를 통지하기 위한 실행 개시 신호를 출력하는 단계, 및
    상기 명령 코드의 제1 바이트 내에 설정된 중단점의 검출시에 출력되는 상기 중단 신호가 수신되었을 때 상기 실행 개시 신호의 입력 타이밍에서 상기 중단 신호를 출력함으로써 상기 인터럽트 신호를 발생시키는 단계를 더 구비하는 것을 특징으로 하는 방법.
  16. 제13항에 있어서,
    상기 명령 코드의 실행 개시를 통지하기 위한 실행 개시 신호를 출력하는 단계,
    상기 명령 코드의 실행 완료를 통지하기 위한 실행 완료 신호를 출력하는 단계,
    상기 중단 신호의 입력의 이벤트를 저장하는 단계,
    상기 명령 코드의 제1 바이트 내에 설정된 중단점의 검출시에 출력되는 상기 중단 신호가 수신되었을 때 상기 실행 완료 신호의 입력 타이밍에서 상기 중단 신호를 출력함으로써 상기 인터럽트 신호를 발생시키는 단계, 및
    상기 명령 코드의 제2 바이트 내에 또는 제2 바이트 후에 설정된 중단점의 검출시에 출력되는 상기 중단 신호가 수신되었을 때 상기 실행 완료신호의 출력 타이밍에서 저장된 상기 중단 신호를 출력함으로써 상기 인터럽트 신호를 발생시키는 단계를 구비하는 것을 특징으로 하는 방법.
KR1019940015989A 1993-07-05 1994-07-05 정보 처리 장치 및 이의 인터럽트 신호 발생 방법 KR100267410B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-165548 1993-07-05
JP5165548A JP2513417B2 (ja) 1993-07-05 1993-07-05 情報処理装置

Publications (2)

Publication Number Publication Date
KR950003979A KR950003979A (ko) 1995-02-17
KR100267410B1 true KR100267410B1 (ko) 2000-10-16

Family

ID=15814475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015989A KR100267410B1 (ko) 1993-07-05 1994-07-05 정보 처리 장치 및 이의 인터럽트 신호 발생 방법

Country Status (3)

Country Link
US (1) US5572667A (ko)
JP (1) JP2513417B2 (ko)
KR (1) KR100267410B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889973A (en) * 1995-03-31 1999-03-30 Motorola, Inc. Method and apparatus for selectively controlling interrupt latency in a data processing system
US5956511A (en) * 1996-03-29 1999-09-21 Kabushiki Kaisha Toshiba Program development support apparatus, program development support method, and storage medium therefor
US5889981A (en) * 1996-05-07 1999-03-30 Lucent Technologies Inc. Apparatus and method for decoding instructions marked with breakpoint codes to select breakpoint action from plurality of breakpoint actions
GB9626401D0 (en) * 1996-12-19 1997-02-05 Sgs Thomson Microelectronics Diagnostic procedures in an integrated circuit device
JP2002032265A (ja) 2000-07-14 2002-01-31 Hitachi Ltd キャッシュ・アクセス制御方式およびデータ処理システム
US6985980B1 (en) 2000-11-03 2006-01-10 Xilinx, Inc. Diagnostic scheme for programmable logic in a system on a chip
US6751751B1 (en) 2000-11-06 2004-06-15 Xilinx, Inc. Universal multi-bus breakpoint unit for a configurable system-on-chip
US6757846B1 (en) * 2000-11-06 2004-06-29 Xilinx, Inc. Method and apparatus for multi-bus breakpoint stepping
US7260200B1 (en) 2002-08-30 2007-08-21 Aol Llc, A Delaware Limited Liability Company Enabling interruption of communications and detection of potential responses to an interruption of communications
US7590695B2 (en) 2003-05-09 2009-09-15 Aol Llc Managing electronic messages
US7739602B2 (en) 2003-06-24 2010-06-15 Aol Inc. System and method for community centric resource sharing based on a publishing subscription model
KR100748308B1 (ko) * 2004-09-15 2007-08-09 삼성에스디아이 주식회사 화소와 이를 가지는 발광 표시장치 및 그의 구동방법
JP2008052533A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd デバッグ装置
US8943390B1 (en) * 2011-11-23 2015-01-27 Sk Hynix Memory Solutions Inc. Peel decoding for concatenated codes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197553A (ja) * 1982-05-12 1983-11-17 Mitsubishi Electric Corp プログラム監視装置
US4635193A (en) * 1984-06-27 1987-01-06 Motorola, Inc. Data processor having selective breakpoint capability with minimal overhead
GB2197506A (en) * 1986-10-27 1988-05-18 Burr Brown Ltd Providing and handling break points in a software monitor
DE3856067T2 (de) * 1987-07-06 1998-06-10 Hitachi Ltd Datenprozessor mit einer Unterbrechungsfunktion
JPH081602B2 (ja) * 1988-02-23 1996-01-10 三菱電機株式会社 データ処理装置
JP2765888B2 (ja) * 1988-12-02 1998-06-18 株式会社日立製作所 プログラム生成方法および実行方法
JP2808757B2 (ja) * 1989-12-04 1998-10-08 日本電気株式会社 デバッグ用マイクロプロセッサ
US5140671A (en) * 1990-01-26 1992-08-18 International Business Machines Corporation Expert system debugger
US5390305A (en) * 1991-03-29 1995-02-14 Kabushiki Kaisha Toshiba Information processing apparatus capable of executing exception at high speed
JPH07113912B2 (ja) * 1991-05-31 1995-12-06 富士ゼロックス株式会社 分散型情報処理システムのデバッグ方式
US5491793A (en) * 1992-07-31 1996-02-13 Fujitsu Limited Debug support in a processor chip
JP2731692B2 (ja) * 1993-04-28 1998-03-25 日本電気アイシーマイコンシステム株式会社 デバッグ装置

Also Published As

Publication number Publication date
JPH0728670A (ja) 1995-01-31
KR950003979A (ko) 1995-02-17
US5572667A (en) 1996-11-05
JP2513417B2 (ja) 1996-07-03

Similar Documents

Publication Publication Date Title
KR100267410B1 (ko) 정보 처리 장치 및 이의 인터럽트 신호 발생 방법
US6611909B1 (en) Method and apparatus for dynamically translating program instructions to microcode instructions
US5689694A (en) Data processing apparatus providing bus attribute information for system debugging
US4747045A (en) Information processing apparatus having an instruction prefetch circuit
EP0497485A2 (en) Computer for implementing two-operand instructions
JPH1078887A (ja) デバッグシステム及びデバッグ方法
JP2000029702A (ja) コンピュ―タ・プロセッサ
JP2808757B2 (ja) デバッグ用マイクロプロセッサ
US8176301B2 (en) Millicode assist instructions for millicode store access exception checking
JPH1011315A (ja) インサーキットエミュレータ装置およびインサーキットエミュレーション方法
JP2701799B2 (ja) マイクロコンピュータ
US5109516A (en) Sequence controller for controlling next operating state with a short sequence
JP2644104B2 (ja) マイクロプロセッサ
JP4564025B2 (ja) 情報処理装置における割り込み処理方法
JP2000181746A (ja) デバッグサポート付プロセッサ、及びデバッグ機能実行制御方法
JPH02133833A (ja) インサーキツトエミユレータ制御装置
JP3011166B2 (ja) デバッグ回路
JPH0659934A (ja) プログラム評価用マイコン
JPH0248739A (ja) デバッグ用マイクロプロセッサ
JPH06214836A (ja) パフォーマンス測定方法
JPH02242443A (ja) 情報処理装置のデバッグ機構
JPH10289125A (ja) マイクロプロセッサのプログラムデバッグ装置
JPH11327898A (ja) 制御命令処理装置
JPH02161538A (ja) 情報処理装置のデバッグ機構
JPH05216716A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070625

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee