JP4564025B2 - 情報処理装置における割り込み処理方法 - Google Patents
情報処理装置における割り込み処理方法 Download PDFInfo
- Publication number
- JP4564025B2 JP4564025B2 JP2007070751A JP2007070751A JP4564025B2 JP 4564025 B2 JP4564025 B2 JP 4564025B2 JP 2007070751 A JP2007070751 A JP 2007070751A JP 2007070751 A JP2007070751 A JP 2007070751A JP 4564025 B2 JP4564025 B2 JP 4564025B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- interrupt
- signal
- delay
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Advance Control (AREA)
Description
図1は、この発明の割り込み処理方法を適用するブロックの概略図である。図において、1は、命令を解読する命令デコーダ(DEC)であり、2は、命令によって操作可能なフラグレジスタ(FLAG)である。命令デコーダ1から遅延命令が出されると信号ライン10に、遅延命令が検出された場合を示す信号(LOC)が出力される。また、フラグレジスタ2からは信号ライン20にフラグレジスタ2のBフラグの内容が出力される。このBフラグは割り込みが入るとハザードが生じるとき、すなわち割り込みを無効する場合に、フラグレジスタ2にBフラグをセットする。
なお、図1と同じ構成については同じ符号を付す。
のあるオペランド情報を検出すると、信号ライン23にOPB信号を出力する。OPA信号とOPB信号は比較器8に与えられる。このOPA信号とOPB信号が一致していると、図5で示した例と同様に、遅延命令直後の割り込みによってハザードが発生することを知る。そこで、比較器8でOPA信号とOPB信号が一致しているかどうかを検査し、その結果を信号ライン14に中間信号として出力し、論理積ゲート62与える。この論理積ゲート62には命令デコーダ1からのLOCB信号が与えられる。
2 フラグレジスタ
3 プレデコーダ
5 論理積ゲート
7 論理和ゲート
8 比較器
61 論理積ゲート
62 論理積ゲート
Claims (1)
- 直後の命令には実行結果が反映されず前記直後の命令の後続命令に実行結果が反映される命令である遅延命令をパイプライン処理する情報処理装置において、
前記情報処理装置は、命令を実行することによって設定の可能な少なくとも一つのフラグレジスタを有し、
前記フラグレジスタの状態に状態によらず直後の割り込みを無効とする第1の遅延命令と、
前記フラグレジスタに格納されたフラグによって直後の割り込みの有効または無効を切り替え可能な第2の遅延命令と、を実行することを特徴とする情報処理装置における割り込み処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070751A JP4564025B2 (ja) | 2007-03-19 | 2007-03-19 | 情報処理装置における割り込み処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070751A JP4564025B2 (ja) | 2007-03-19 | 2007-03-19 | 情報処理装置における割り込み処理方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26016299A Division JP2001084149A (ja) | 1999-09-14 | 1999-09-14 | 情報処理装置における割り込み処理方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007188527A JP2007188527A (ja) | 2007-07-26 |
JP4564025B2 true JP4564025B2 (ja) | 2010-10-20 |
Family
ID=38343590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007070751A Expired - Fee Related JP4564025B2 (ja) | 2007-03-19 | 2007-03-19 | 情報処理装置における割り込み処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4564025B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0512012A (ja) * | 1991-07-05 | 1993-01-22 | Fujitsu Ltd | 遅延分岐における割り込み制御方式 |
JPH05143362A (ja) * | 1991-11-18 | 1993-06-11 | Toshiba Corp | 割込み処理方式 |
JPH06295252A (ja) * | 1993-04-09 | 1994-10-21 | Hitachi Ltd | 計算機 |
JPH07152564A (ja) * | 1991-03-06 | 1995-06-16 | Nec Ic Microcomput Syst Ltd | マイクロプロセッサ |
JPH08234982A (ja) * | 1996-03-08 | 1996-09-13 | Hitachi Ltd | 並列処理装置 |
JPH09330234A (ja) * | 1996-06-10 | 1997-12-22 | Matsushita Electric Ind Co Ltd | 割り込み処理方法およびマイクロプロセッサ |
-
2007
- 2007-03-19 JP JP2007070751A patent/JP4564025B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07152564A (ja) * | 1991-03-06 | 1995-06-16 | Nec Ic Microcomput Syst Ltd | マイクロプロセッサ |
JPH0512012A (ja) * | 1991-07-05 | 1993-01-22 | Fujitsu Ltd | 遅延分岐における割り込み制御方式 |
JPH05143362A (ja) * | 1991-11-18 | 1993-06-11 | Toshiba Corp | 割込み処理方式 |
JPH06295252A (ja) * | 1993-04-09 | 1994-10-21 | Hitachi Ltd | 計算機 |
JPH08234982A (ja) * | 1996-03-08 | 1996-09-13 | Hitachi Ltd | 並列処理装置 |
JPH09330234A (ja) * | 1996-06-10 | 1997-12-22 | Matsushita Electric Ind Co Ltd | 割り込み処理方法およびマイクロプロセッサ |
Also Published As
Publication number | Publication date |
---|---|
JP2007188527A (ja) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5461722A (en) | Parallel processing apparatus suitable for executing in parallel a plurality of instructions including at least two branch instructions | |
EP1003095B1 (en) | A computer system for executing branch instructions | |
US7444501B2 (en) | Methods and apparatus for recognizing a subroutine call | |
EP0612012B1 (en) | A pipeline computer with scoreboard | |
US6289445B2 (en) | Circuit and method for initiating exception routines using implicit exception checking | |
JPS6231379B2 (ja) | ||
US20070016760A1 (en) | Central processing unit architecture with enhanced branch prediction | |
US20220365787A1 (en) | Event handling in pipeline execute stages | |
US6189093B1 (en) | System for initiating exception routine in response to memory access exception by storing exception information and exception bit within architectured register | |
JP4243271B2 (ja) | データ処理装置およびデータ処理方法 | |
US6055628A (en) | Microprocessor with a nestable delayed branch instruction without branch related pipeline interlocks | |
JP4564025B2 (ja) | 情報処理装置における割り込み処理方法 | |
US6990569B2 (en) | Handling problematic events in a data processing apparatus | |
JP3599499B2 (ja) | 中央処理装置 | |
JP2008299729A (ja) | プロセッサ | |
KR102379886B1 (ko) | 벡터 명령 처리 | |
JPH05241827A (ja) | 命令バッファ制御装置 | |
JP2783285B2 (ja) | 情報処理装置 | |
JP3414579B2 (ja) | プログラマブルコントローラ | |
JP2001084149A (ja) | 情報処理装置における割り込み処理方式 | |
KR100515039B1 (ko) | 조건부 명령어를 고려한 파이프라인 상태 표시 회로 | |
JPH10283182A (ja) | パイプライン型情報処理装置 | |
JPH05108348A (ja) | 並列演算処理装置 | |
JPH07219771A (ja) | 命令プロセッサ | |
JPH02158847A (ja) | マイクロプロセツサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090731 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100729 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4564025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |