JPH10289125A - マイクロプロセッサのプログラムデバッグ装置 - Google Patents
マイクロプロセッサのプログラムデバッグ装置Info
- Publication number
- JPH10289125A JPH10289125A JP9093493A JP9349397A JPH10289125A JP H10289125 A JPH10289125 A JP H10289125A JP 9093493 A JP9093493 A JP 9093493A JP 9349397 A JP9349397 A JP 9349397A JP H10289125 A JPH10289125 A JP H10289125A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- microprocessor
- debugging
- strobe
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 マイクロプロセッサのプログラムデバッグの
ための命令追加による本来の動作への影響を無くし、回
路の増加を低減する。 【解決手段】 本発明は、マイクロプロセッサ１１が扱
う命令に、ＩＤフィールドを設け、マイクロプロセッサ
１１が命令を実行する際に前記命令に符合した前記ＩＤ
フィールドの値をＩＤ１３として解析部１２に出力し、
解析部１２がＩＤ１３を参照することによりマイクロプ
ロセッサ１１の動作を解析しプログラムデバッグを行
う。
ための命令追加による本来の動作への影響を無くし、回
路の増加を低減する。 【解決手段】 本発明は、マイクロプロセッサ１１が扱
う命令に、ＩＤフィールドを設け、マイクロプロセッサ
１１が命令を実行する際に前記命令に符合した前記ＩＤ
フィールドの値をＩＤ１３として解析部１２に出力し、
解析部１２がＩＤ１３を参照することによりマイクロプ
ロセッサ１１の動作を解析しプログラムデバッグを行
う。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロプロセッサ
が実行するプログラムのデバッグに関するものである。
が実行するプログラムのデバッグに関するものである。
【０００２】
【従来の技術】従来、制御回路におけるプログラムのデ
バッグ作業では、特開平7-332878号に開示されているよ
うに、デバッグ専用命令を挿入し、その命令特有の制御
信号の動作を外部で観察してマイクロプロセッサの動作
状況を把握することによりデバッグを行う。
バッグ作業では、特開平7-332878号に開示されているよ
うに、デバッグ専用命令を挿入し、その命令特有の制御
信号の動作を外部で観察してマイクロプロセッサの動作
状況を把握することによりデバッグを行う。
【０００３】
【発明が解決しようとする課題】このような従来のデバ
ッグ方法では、命令挿入によりタイミングが変わること
になるので、本来の動作に影響を与えたり、処理速度が
低下するといった問題があった。
ッグ方法では、命令挿入によりタイミングが変わること
になるので、本来の動作に影響を与えたり、処理速度が
低下するといった問題があった。
【０００４】本発明ではデバッグ機能による速度低下、
命令数増加を無くし、回路増加を少なくすることを目的
とするものである。
命令数増加を無くし、回路増加を少なくすることを目的
とするものである。
【０００５】
【課題を解決するための手段】上記の欠点はデバッグ用
に命令を追加、挿入することに起因するものである。こ
の課題を解決するために、本発明のデバッグ方法では、
デバッグ対象のプロセッサに実行させる命令にＩＤを付
加し、そのＩＤの変化を外部解析部で参照し、マイクロ
プロセッサの動作を観察することでデバッグを行う。
に命令を追加、挿入することに起因するものである。こ
の課題を解決するために、本発明のデバッグ方法では、
デバッグ対象のプロセッサに実行させる命令にＩＤを付
加し、そのＩＤの変化を外部解析部で参照し、マイクロ
プロセッサの動作を観察することでデバッグを行う。
【０００６】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図１〜図６を用いて説明する。
いて、図１〜図６を用いて説明する。
【０００７】図１は本発明の一実施の形態を示すデバッ
グ方式の全体構成図であり、デバッグ方法を実現するマ
イクロプロセッサと解析部の接続、及びマイクロプロセ
ッサ（被デバッグプロセッサ）の内部構成を示した図で
ある。
グ方式の全体構成図であり、デバッグ方法を実現するマ
イクロプロセッサと解析部の接続、及びマイクロプロセ
ッサ（被デバッグプロセッサ）の内部構成を示した図で
ある。
【０００８】同図において、１１はマイクロプロセッ
サ、１２は解析部であり、マイクロプロセッサ１１と解
析部１２はＩＤ１３とＩＤストローブ１４で接続され
る。
サ、１２は解析部であり、マイクロプロセッサ１１と解
析部１２はＩＤ１３とＩＤストローブ１４で接続され
る。
【０００９】１５はプログラムカウンタ制御部であり、
アドレス１１０を命令記憶部１６に出力する。
アドレス１１０を命令記憶部１６に出力する。
【００１０】１７は命令取り込部であり、命令記憶部１
６から出力される命令データを一時的に貯える。
６から出力される命令データを一時的に貯える。
【００１１】１８は命令デコード部であり、命令取り込
部１７から出力される命令コード１１１を制御信号１１
２に変換する。
部１７から出力される命令コード１１１を制御信号１１
２に変換する。
【００１２】１９は命令実行部であり、入力された命令
に従いプログラムカウンタ制御信号１１３およびマイク
ロプロセッサ内部制御信号を出力する。
に従いプログラムカウンタ制御信号１１３およびマイク
ロプロセッサ内部制御信号を出力する。
【００１３】１０は命令デコード部１８から出力される
ＩＤが有効、無効を判別する有効ＩＤ判別部であり、有
効ＩＤ判別部１０の出力により、ＩＤ１３、ＩＤストロ
ーブ１４の出力が制御される。
ＩＤが有効、無効を判別する有効ＩＤ判別部であり、有
効ＩＤ判別部１０の出力により、ＩＤ１３、ＩＤストロ
ーブ１４の出力が制御される。
【００１４】図２はマイクロプロセッサ１１が実行する
命令のフィールドとその役目を示している。
命令のフィールドとその役目を示している。
【００１５】２０はマイクロプロセッサ１１が実行する
1つの命令であり、この一つを１ワードとして命令記憶
部１６に記憶される。２１はマイクロプロセッサ１１が
実行する命令の種類を決めるオペコードフィールドであ
り、２２はオペコードフィールド２１における命令の実
行変数を指定するオペランドフィールドである。２３は
図１におけるＩＤ１３の値を示すためのＩＤフィールド
である。
1つの命令であり、この一つを１ワードとして命令記憶
部１６に記憶される。２１はマイクロプロセッサ１１が
実行する命令の種類を決めるオペコードフィールドであ
り、２２はオペコードフィールド２１における命令の実
行変数を指定するオペランドフィールドである。２３は
図１におけるＩＤ１３の値を示すためのＩＤフィールド
である。
【００１６】図５は解析部１２の内部構成を示した図で
あり、ＩＤ入力レジスタ５１はストローブ信号１４に同
期してＩＤ１３を入力し保持する。５２は有効なＩＤの
値とそのＩＤを挿入した命令の命令記憶部１６上のアド
レスを記憶したＩＤテーブルである。
あり、ＩＤ入力レジスタ５１はストローブ信号１４に同
期してＩＤ１３を入力し保持する。５２は有効なＩＤの
値とそのＩＤを挿入した命令の命令記憶部１６上のアド
レスを記憶したＩＤテーブルである。
【００１７】以上のように構成されたマイクロプロセッ
サデバッグ方法について基本動作を以下に示す。
サデバッグ方法について基本動作を以下に示す。
【００１８】図３は図１のマイクロプロセッサ１１に実
行させる被デバッグプログラムを記憶させた命令記憶部
１６の内容を示した図であり、マイクロプロセッサ１１
は３１〜３８の順番で命令を実行する。図３に示すよう
に、解析部１２がマイクロプロセッサ１１の動作解析す
る際にポイントとなる命令３３と３６に有効ＩＤ３１
０、３１１を各命令のＩＤフィールド２３に挿入する。
その他の命令には無効ＩＤをＩＤフィールド２３に挿入
する。また、図３における有効ＩＤ３１０の命令記憶部
番地Ｙ＋２、有効ＩＤ３１１の命令記憶部番地Ｙ＋５の
対応を図５のＩＤテーブル５２に図６の様に記録する。
行させる被デバッグプログラムを記憶させた命令記憶部
１６の内容を示した図であり、マイクロプロセッサ１１
は３１〜３８の順番で命令を実行する。図３に示すよう
に、解析部１２がマイクロプロセッサ１１の動作解析す
る際にポイントとなる命令３３と３６に有効ＩＤ３１
０、３１１を各命令のＩＤフィールド２３に挿入する。
その他の命令には無効ＩＤをＩＤフィールド２３に挿入
する。また、図３における有効ＩＤ３１０の命令記憶部
番地Ｙ＋２、有効ＩＤ３１１の命令記憶部番地Ｙ＋５の
対応を図５のＩＤテーブル５２に図６の様に記録する。
【００１９】図４はマイクロプロセッサ１１が図３の命
令３１〜３８を実行したときのアドレス１１０、命令コ
ード１１１、ＩＤ１３、ＩＤストローブ１４の信号パタ
ーンを示した図である。図４において水平方向が時間軸
である。
令３１〜３８を実行したときのアドレス１１０、命令コ
ード１１１、ＩＤ１３、ＩＤストローブ１４の信号パタ
ーンを示した図である。図４において水平方向が時間軸
である。
【００２０】以降、図４におけるサイクル１〜８に沿っ
て解析手順の説明する。サイクル１の期間は命令デコー
ド部１８ではサイクル１の前にアドレス１１０が示した
アドレスの命令が実行されているため使わない。
て解析手順の説明する。サイクル１の期間は命令デコー
ド部１８ではサイクル１の前にアドレス１１０が示した
アドレスの命令が実行されているため使わない。
【００２１】サイクル２の期間は無効ＩＤを挿入した命
令３１が命令デコード部１８で処理されているため、Ｉ
Ｄストローブ１４はアサートされず、ＩＤ１３は無効で
ある。
令３１が命令デコード部１８で処理されているため、Ｉ
Ｄストローブ１４はアサートされず、ＩＤ１３は無効で
ある。
【００２２】サイクル３の期間は無効ＩＤを挿入した命
令３２が命令デコード部１８で処理されているため、Ｉ
Ｄストローブ１４はアサートされず、ＩＤ１３は無効で
ある。
令３２が命令デコード部１８で処理されているため、Ｉ
Ｄストローブ１４はアサートされず、ＩＤ１３は無効で
ある。
【００２３】サイクル４では有効ＩＤ３１０を挿入した
命令３３が命令デコード部１８で処理され、ＩＤストロ
ーブ１４がアサートされるため、ＩＤ１３の値が有効と
なる。このサイクルにおいて図５のＩＤ入力レジスタ５
１が更新され、解析プロセッサ５３がＩＤ入力レジスタ
５１からＩＤの値を入力し、ＩＤテーブル５２を参照す
ることによりマイクロプロセッサ１１がＹ＋２番地の命
令を実行したことを認識する。
命令３３が命令デコード部１８で処理され、ＩＤストロ
ーブ１４がアサートされるため、ＩＤ１３の値が有効と
なる。このサイクルにおいて図５のＩＤ入力レジスタ５
１が更新され、解析プロセッサ５３がＩＤ入力レジスタ
５１からＩＤの値を入力し、ＩＤテーブル５２を参照す
ることによりマイクロプロセッサ１１がＹ＋２番地の命
令を実行したことを認識する。
【００２４】サイクル５では無効ＩＤを挿入した命令３
４が命令デコード部１８で処理され、ＩＤストローブ１
４はアサートされず、ＩＤ１３はサイクル４の時の値が
保持されている。
４が命令デコード部１８で処理され、ＩＤストローブ１
４はアサートされず、ＩＤ１３はサイクル４の時の値が
保持されている。
【００２５】サイクル６では無効ＩＤを挿入した命令３
５が命令デコード部１８で処理され、ＩＤストローブ１
４はアサートされず、ＩＤ１３はサイクル４の時の値が
保持されている。
５が命令デコード部１８で処理され、ＩＤストローブ１
４はアサートされず、ＩＤ１３はサイクル４の時の値が
保持されている。
【００２６】サイクル７では有効ＩＤ３１１を挿入した
命令３６が命令デコード部１８で処理され、ＩＤストロ
ーブ１４がアサートされるため、ＩＤ１３の値が有効と
なる。このサイクルにおいて図５のＩＤ入力レジスタ５
１が更新され、解析プロセッサ５３がＩＤ入力レジスタ
５１からＩＤの値を入力し、ＩＤテーブル５２を参照す
ることによりマイクロプロセッサ１１がＹ＋５番地の命
令を実行したことを認識する。
命令３６が命令デコード部１８で処理され、ＩＤストロ
ーブ１４がアサートされるため、ＩＤ１３の値が有効と
なる。このサイクルにおいて図５のＩＤ入力レジスタ５
１が更新され、解析プロセッサ５３がＩＤ入力レジスタ
５１からＩＤの値を入力し、ＩＤテーブル５２を参照す
ることによりマイクロプロセッサ１１がＹ＋５番地の命
令を実行したことを認識する。
【００２７】サイクル８では無効ＩＤを挿入した命令３
７が命令デコード部１８で処理され、ＩＤストローブ１
４はアサートされず、ＩＤ１３はサイクル７の時の値が
保持されている。
７が命令デコード部１８で処理され、ＩＤストローブ１
４はアサートされず、ＩＤ１３はサイクル７の時の値が
保持されている。
【００２８】以上サイクル１〜８を経ることにより、解
析部１２は解析のポイントとなる命令３２と３６が実行
されたことを解析用命令を追加することなく認識するこ
とが可能である。
析部１２は解析のポイントとなる命令３２と３６が実行
されたことを解析用命令を追加することなく認識するこ
とが可能である。
【００２９】なお、本実施の形態ではデバッグするポイ
ントとして２個所としているが、デバッグポイントの数
はＩＤ１３のビット幅で表現できる数だけ設けることが
できる。
ントとして２個所としているが、デバッグポイントの数
はＩＤ１３のビット幅で表現できる数だけ設けることが
できる。
【００３０】また、本発明により外部からマイクロプロ
セッサの動きが把握可能となるので、デバッグのみなら
ず、マイクロプロセッサのプログラムの改善や外部制御
部との同期をとることにも使用することができる。
セッサの動きが把握可能となるので、デバッグのみなら
ず、マイクロプロセッサのプログラムの改善や外部制御
部との同期をとることにも使用することができる。
【００３１】
【発明の効果】本発明によるデバッグ方法は、以上の様
にデバッグ用の命令を追加せずにマイクロプロセッサ本
来の動作に影響することなく外部にＩＤ情報を出力する
ことにより外部の解析部でデバッグ作業を行うことを可
能にするものであり、しかも回路の増加は少ない。
にデバッグ用の命令を追加せずにマイクロプロセッサ本
来の動作に影響することなく外部にＩＤ情報を出力する
ことにより外部の解析部でデバッグ作業を行うことを可
能にするものであり、しかも回路の増加は少ない。
【図１】本発明の一実施の形態を示すデバッグ方式の全
体構成図
体構成図
【図２】図１のマイクロプロセッサ１１が実行する命令
の構成を示す図
の構成を示す図
【図３】図１のマイクロプロセッサ１１に実行させる被
解析プログラムを記憶させた命令記憶部１６の内容を示
した図
解析プログラムを記憶させた命令記憶部１６の内容を示
した図
【図４】図１のマイクロプロセッサ１１が命令３１〜３
８を実行した時のＰＣ１１０、命令デコード部１８、Ｉ
Ｄストローブ１４、ＩＤ１３の信号パターンを示した図
８を実行した時のＰＣ１１０、命令デコード部１８、Ｉ
Ｄストローブ１４、ＩＤ１３の信号パターンを示した図
【図５】解析部１２の内部構成を示した図
【図６】同実施の形態のＩＤテーブル５２の内容を示し
た図
た図
１０ 有効ＩＤ判別部 １１ マイクロプロセッサ １２ 解析部 １３ ＩＤ １４ ＩＤストローブ １５ プログラムカウンタ制御部 １６ 命令記憶部 １７ 命令取り込部 １８ 命令デコード部 １９ 命令実行部 ２０ 命令 ２１ オペコードフィールド ２２ オペランドフィールド ２３ ＩＤフィールド ５１ ＩＤ入力レジスタ ５２ ＩＤテーブル ５３ 解析プロセッサ
Claims (2)
- 【請求項１】 外部に出力するＩＤフィールドを有する
命令と、 前記命令を実行しＩＤとＩＤストローブを出力するマイ
クロプロセッサと、 前記ＩＤと前記ＩＤストローブを入力し前記マイクロプ
ロセッサのプログラムのデバッグをする解析部とを具備
したマイクロプロセッサのプログラムデバッグ装置。 - 【請求項２】 前記解析部は、 マイクロプロセッサが実行する命令のＩＤフィールドの
値であるＩＤと、前記ＩＤ及び前記ＩＤが前記プログラ
ムに配置されるアドレスを用いて構成されるＩＤテーブ
ルと、 前記マイクロプロセッサが出力するＩＤと、前記ＩＤテ
ーブルを前記ＩＤにより検索することにより前記マイク
ロプロセッサの動作を解析してデバッグを行う解析プロ
セッサとを備えたプログラムデバッグ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09349397A JP3633747B2 (ja) | 1997-04-11 | 1997-04-11 | マイクロプロセッサのプログラムデバッグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09349397A JP3633747B2 (ja) | 1997-04-11 | 1997-04-11 | マイクロプロセッサのプログラムデバッグ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10289125A true JPH10289125A (ja) | 1998-10-27 |
| JP3633747B2 JP3633747B2 (ja) | 2005-03-30 |
Family
ID=14083881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09349397A Expired - Fee Related JP3633747B2 (ja) | 1997-04-11 | 1997-04-11 | マイクロプロセッサのプログラムデバッグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3633747B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001358A1 (en) * | 2000-06-28 | 2002-01-03 | Jongryeol Ryu | System for preventing illegal change of program with operation system and compiler cooperated, and method thereof |
-
1997
- 1997-04-11 JP JP09349397A patent/JP3633747B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001358A1 (en) * | 2000-06-28 | 2002-01-03 | Jongryeol Ryu | System for preventing illegal change of program with operation system and compiler cooperated, and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3633747B2 (ja) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7334161B2 (en) | Breakpoint logic unit, debug logic and breakpoint method for a data processing apparatus | |
| JP2513417B2 (ja) | 情報処理装置 | |
| JPH01310441A (ja) | データ処理装置 | |
| US6347368B1 (en) | Microcomputing device for exchanging data while executing an application | |
| JPH10289125A (ja) | マイクロプロセッサのプログラムデバッグ装置 | |
| KR100705872B1 (ko) | 몇몇의 명령원으로부터의 명령 실행 프로세서 및 방법 | |
| EP0569987A1 (en) | Microprocessor incorporating cache memory enabling efficient debugging | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JP3414579B2 (ja) | プログラマブルコントローラ | |
| JP3493110B2 (ja) | 高速分岐処理装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH02110636A (ja) | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ | |
| JPH09319592A (ja) | マイクロコンピュータ | |
| JPH01116753A (ja) | １チップマイコンの周辺装置とのアクセス方法 | |
| JPS6226546A (ja) | 実行バスサイクルトレ−ス回路 | |
| JPH11238000A (ja) | プロセッサおよびプロセッサデバッグシステム | |
| JPS6255738A (ja) | プログラムカウンタトレ−ス機構をもつデ−タ処理装置 | |
| JPH0519821A (ja) | プログラマブルコントローラ | |
| JPH07191879A (ja) | デバッグ用命令の実行機能を有するマイクロプロセッサおよびデバッグ方法 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPH02242349A (ja) | コマンド処理装置 | |
| JPS63251843A (ja) | 実行バスサイクル判断回路 | |
| JPS60247752A (ja) | シンボリツクデバツガにおける中断点設定方式 | |
| JPH04267440A (ja) | トレース情報格納方式 | |
| JPS63197233A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |