JPH04259043A - インサーキット・エミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプロセッサ等の
ソフトウェア開発評価に用いられるインサーキット・エ
ミュレータに関する。

【０００２】

【従来の技術】マイクロプロセッサ等のソフトウェアを
開発評価する場合、インサーキット・エミュレータを用
いてマイクロプロセッサのエミュレートが行われ、この
種のインサーキット・エミュレータ（ＩＣＥ）は、ソフ
トウェア開発に不可欠の要素となっている。

【０００３】この種のインサーキット・エミュレータは
、一般的には図２に示すようにターゲットシステム１　
，ポッド２　，ＩＣＥ本体３　の３つの部分からなり、
これらの間をケーブル４　を介して接続して機能させる
如く構成される。

【０００４】ターゲットシステム１　とは評価対象とな
るシステムであり、そのＭＰＵ（マイクロプロセッサユ
ニット）部分はソケット構造化されている。尚、ターゲ
ットシステム１　は上記ＭＰＵにバスを介して接続され
たＲＯＭ１１，ＲＡＭ１２，Ｉ／Ｏ１３を具備している
。このようなターゲットシステム１　のＭＰＵ用ソケッ
ト１４にケーブル４　を介してポッド２　が接続される
。

【０００５】ポッド２　はエミュレーションＭＰＵ２１
を主体として構成され、ケーブル４　を介して前記ター
ゲットシステム１　のＭＰＵ用ソケット１４に接続され
るマスクゲート２２と、ケーブル４　を介してＩＣＥ本
体３　に接続されるマスクゲート２３とを備え、信号切
替え回路２４にて上記各マスクゲート２２，２３　を介
するエミュレーションＭＰＵ２１との間の信号授受を切
替える機能を備えている。この信号切替え回路２４によ
りエミュレーションＭＰＵ２１に対するメモリの切替え
や、信号クロックの切替えが行われる。

【０００６】尚、ＩＣＥ本体３　には共有メモリ３１や
トレースメモリ３２，エミュレーション・メモリ３３が
設けられると共に、前記ホッド２　のエミュレーション
ＭＰＵ２１に対して割り込みを発生するブレークポイン
ト回路３４が設けられる。これらの各部は内部バスを介
して共通に接続され、制御プログラムメモリ３５に格納
されたプログラムの下で動作する制御プロセッサ３６に
よりそれぞれ動作制御される。

【０００７】このようなＩＣＥ本体３　による前記エミ
ュレーションＭＰＵ２１の動作制御により、前記ターゲ
ットシステム１　のメモリ内容の書き替えや、その動作
の追跡処理が実行され、また所定のブレークポイントに
てターゲットシステム１　の動作を止めたり、更には逆
アセンブラ等の処理が実行され、前記ターゲットシステ
ム１　のハードウェアおよびソフトウェアのデバッグが
簡易に実行される。

【０００８】

【発明が解決しようとする課題】ところがこの種のイン
サーキット・エミュレータは、一般的に動作周波数の小
さいシステムに対しては多大な効果を奏するが、ターゲ
ットシステムの動作周波数が高くなるに従って、ターゲ
ットシステム１とエミュレーションＭＰＵ２１とを結ぶ
ケーブル４　による信号遅延が問題となる。またそこで
使用されるメモリや。クロック信号を切替える為の信号
切替え回路２４における論理回路遅延が問題となる。こ
れ故、動作周波数の高いターゲットシステム１　を効果
的にエミュレートすることが困難であると云う問題があ
った。

【０００９】本発明はこのような事情を考慮してなされ
たもので、その目的とするところは、ターゲットシステ
ムの動作周波数に拘りなく、そのターゲットシステムを
効果的にエミュレートすることのできる実用性の高いイ
ンサーキット・エミュレータを提供することにある。

【００１０】

【課題を解決するための手段】本発明に係るインサーキ
ット・エミュレータは、エミュレーションＭＰＵをトレ
ース・メモリと共に１チップ化してターゲットシステム
のプローブ先端に組み込み、インサーキット・エミュレ
ータ本体には前記ターゲットシステムのエミュレートに
必要なブレークポイント回路，エミュレーション・メモ
リ，共有メモリを設けたことを特徴とするものである。

【００１１】

【作用】本発明によれば、ポッドとして実現されていた
エミュレーションＭＰＵを、インサーキット・エミュレ
ータ本体に組み込まれていたトレース・メモリと共に１
チップ化してターゲットシステムのプローブ先端に組み
込んでいるので、ターゲットシステムとエミュレーショ
ンＭＰＵとを結ぶケーブルが不要となり、ケーブルに起
因する信号遅延の問題を効果的に解消し、動作周波数の
高いターゲットシステムであっても、これを効果的にエ
ミュレートすることが可能となる。

【００１２】

【実施例】以下、図面を参照して本発明の一実施例に係
るインサーキット・エミュレータについて説明する。

【００１３】図１は実施例に係るインサーキット・エミ
ュレータ（ＩＣＥ）の概略構成図である。尚、図２に示
す従来のＩＣＥと基本的に同じ部分には同一符号を付し
て示してある。

【００１４】本発明に係るＩＣＥが特徴とするところは
、図１に示すようにターゲットシステム１　のプローブ
１５として従来のポッド２　の機能を組み込む。そして
このプローブ１５の先端部に、エミュレーションＭＰＵ
２１とＩＣＥ本体３　に設けられていたトレース・メモ
リ３３とを１チップ化し、これをエミュレータ２５とし
て組み込み、ターゲットシステム１　との間のケーブル
接続を不要とした点にある。

【００１５】つまり従来のポッド２　をターゲットシス
テム１　のプローブ１５として組み込み、更にこのプロ
ーブ１５の先端部に、従来、ＩＣＥ本体３　に設けられ
ていたトレース・メモリ３３をエミュレーションＭＰＵ
２１と共に１チップ化し、エミュレータ２５とて設けて
いる。そしてこれにより前記ＩＣＥ本体３　には上記ト
レース・メモリ３３を設けないようにし、また前記ター
ゲットシステム１　とポッド２　との間のケーブル接続
をなくしたことを特徴としている。

【００１６】このように構成されたＩＣＥによるターゲ
ットシステム１　のエミュレートは、先ずＩＣＥ本体３
　に対して図示しないホスト計算機からＲＣ−２３２Ｃ
を通してブレークポイント回路３４にブレークポイント
のデータを書き込むことから開始される。このブレーク
ポイントの設定がなされた後、前記ホスト計算機からの
指令の下でターゲットシステム１　を起動する。

【００１７】しかしてターゲットシステム１　の実行時
には、プローブ１５におけるエミュレータ２５にて、エ
ミュレーションＭＰＵ２１の入出力情報を逐次トレース
・メモリ３３に記憶していく。

【００１８】ＩＣＥ本体３　は、ターゲットシステム１
　の状態が前記ブレークポイント回路３４に設定された
状態と等しくなったとき、つまり予め設定したブレーク
ポイントまでターゲットシステム１　での処理の実行が
進んだとき、前記エミュレータ２５に対して割り込みを
掛ける。この割り込み要求により前記エミュレーション
ＭＰＵ２１に割り込みが掛かると、ＩＣＥ本体３　はタ
ーゲットシステム１　に対する制御プログラム（デバッ
グモニタ）として作動し、ターゲットシステム１　にお
けるメモリと同様にしてエミュレーション・メモリ３２
の内容をモニタしたり、データの書き込みを行ったりし
て、その処理動作を再度実行する。またトレースメモリ
３３の内容をモニタしたり、そこに記憶された情報を逆
アセンブラして読み出す。

【００１９】しかして上述したようにしてブレークポイ
ント回路３４によりエミュレーションＭＰＵ２１に割り
込みを掛けた場合には、エミュレータ２５が内蔵する全
てのレジスタの内容が共有メモリ３１に転送書き込みさ
れる。このようにして共有メモリ３３に記憶された情報
をモニタしたり、また適宜情報を書き込むことにより、
この共有メモリ３１を介して前記エミュレータ２５の情
報がモニタされ、またエミュレータ２５に対する情報の
書き込みが行われる。

【００２０】更には前記エミュレータ２５のトレースメ
モリ３３を介して、前記ターゲットシステム１　の実行
動作のトレースが行われる。この場合には、例えばター
ゲットシステム１　が１つの命令を実行する都度、ブレ
ークポイント回路３４から割り込みを掛けるようにすれ
ば良い。そして前記エミュレーション・メモリ３２やト
レースメモリ３３，更にはエミュレータ２５の全レジス
タに対して適宜アクセスし、その内容をモニタするよう
にすれば良い。

【００２１】このようにしてＩＣＥを作動させることに
より、ターゲットシステム１　のデバッグ等を簡易に実
行することができる。しかもこの場合、エミュレータ２
５がプローブ１５としてターゲットシステム１　に組み
込まれているので、ターゲットシステム１　の本体部と
エミュレーションＭＰＵ２１との間の信号遅延が問題と
なることがなく、また信号切り替え回路２４における論
理回路遅延も問題とならない。

【００２２】そしてケーブル接続が必要な部分は、上記
ターゲットシステム１のプローブ１５として組み込まれ
ているエミュレーションＭＰＵ２１，トレースメモリ３
３，マスクゲート２３との間だけであり、そこでの信号
の授受はターゲットシステム１　の動作とは直接的な関
係はない。 従ってターゲットシステム１　の動作周波数が高い場合
であっても、ＩＣＥ本体３　側とは関係なくエミュレー
ションＭＰＵ２１を動作させてその入出力情報をトレー
スメモリ３３に記録していくことができる。この結果、
ターゲットシステム１　の動作周波数に拘らずそのエミ
ュレートを効果的に実行することが可能となる。

【００２３】尚、本発明は上述した実施例に限定される
ものではない。上述した技術については、例えばＭＰＵ
のデバッカやエバーチップの動作確認にも同様に適用す
ることができる。その他、エミュレートの手順等、本発
明はその要旨を逸脱しない範囲で種々変形して実施する
ことができる。

【００２４】

【発明の効果】以上説明したように本発明によれば高速
動作対応のインサーキット・エミュレータを実現するこ
とができ、ターゲットシステムの動作周波数に拘ること
なしにそのエミュレートを行うことができる等の実用上
多大なる効果が奏せられる。

【図面の簡単な説明】

【図１】　　本発明の一実施例に係るインサーキット・
エミュレータの概略構成図。

【図２】　　従来の一般的なインサーキット・エミュレ
ータの概略構成図。

【符号の説明】

１…ターゲットシステム、　３…ＩＣＥ本体、１５…プ
ローブ、２１…エミュレーションＭＰＵ、２５…エミュ
レータ、３３…ターゲットメモリ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ターゲットシステムの動作をエミュレ
   ートするインサーキット・エミュレータのエミュレーシ
   ョンＭＰＵをトレース・メモリと共に１チップ化して前
   記ターゲットシステムのプローブ先端に組み込み、イン
   サーキット・エミュレータ本体には上記トレース・メモ
   リを除くブレークポイント回路，エミュレーション・メ
   モリ，共有メモリを設けたことを特徴とするインサーキ
   ット・エミュレータ。