JPH0727472B2 - デバッグ環境を備えた集積回路 - Google Patents
デバッグ環境を備えた集積回路Info
- Publication number
- JPH0727472B2 JPH0727472B2 JP2185337A JP18533790A JPH0727472B2 JP H0727472 B2 JPH0727472 B2 JP H0727472B2 JP 2185337 A JP2185337 A JP 2185337A JP 18533790 A JP18533790 A JP 18533790A JP H0727472 B2 JPH0727472 B2 JP H0727472B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- microcomputer
- host computer
- block
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はデバッグ環境を備えた集積回路に係り、特に
マイクロコンピュータ（以下、マイコンと称する。）の
組込まれた集積回路に適し、内蔵したソフトウェアのデ
バッグを容易に実行することができるデバッグ環境を備
えた集積回路に関する。
マイクロコンピュータ（以下、マイコンと称する。）の
組込まれた集積回路に適し、内蔵したソフトウェアのデ
バッグを容易に実行することができるデバッグ環境を備
えた集積回路に関する。
従来、マイコン組込み製品における組込みソフトウェア
のデバッグは、マイコンの動作を確認することができる
インサーキットエミュレータ（以下、ICEと称する。）
と呼ばれる装置を用いて行われている。この種の装置
は、一般に第２図に示すような構成をしている。第２図
において、参照符号40は、マイコン組込み製品であるタ
ーゲットマシーンであり、このターゲットマシーン40上
のマイコンLSI用ソケット42に、マイコンチップ48が内
蔵されたプローブ46のケーブル44が接続される。プロー
ブ46はケーブル50を介してICE本体52と接続される。
のデバッグは、マイコンの動作を確認することができる
インサーキットエミュレータ（以下、ICEと称する。）
と呼ばれる装置を用いて行われている。この種の装置
は、一般に第２図に示すような構成をしている。第２図
において、参照符号40は、マイコン組込み製品であるタ
ーゲットマシーンであり、このターゲットマシーン40上
のマイコンLSI用ソケット42に、マイコンチップ48が内
蔵されたプローブ46のケーブル44が接続される。プロー
ブ46はケーブル50を介してICE本体52と接続される。
このように構成されるICEにおいて、ターゲットマシー
ン40と同種のマイコンチップ48が実装されたプローブ46
は、ターゲットマシーン40とICE本体52とを接続するた
めのインタフェース部分に相当し、これによりICE本体5
2があたかもソケット42上にあるかのように動作し、タ
ーゲットマシーン40のエミュレーション，部分命令の実
行，解析などを行ってハードウェアおよびソフトウェア
を含めたシステムデバッグを行うことができる。
ン40と同種のマイコンチップ48が実装されたプローブ46
は、ターゲットマシーン40とICE本体52とを接続するた
めのインタフェース部分に相当し、これによりICE本体5
2があたかもソケット42上にあるかのように動作し、タ
ーゲットマシーン40のエミュレーション，部分命令の実
行，解析などを行ってハードウェアおよびソフトウェア
を含めたシステムデバッグを行うことができる。
しかしながら、前述したICEの構成では、ターゲットマ
シーン40とプローブ46との間にケーブル44で接続される
距離が必ず存在し、信号遅延、負荷容量、ノイズマージ
ン等に影響を与えるため、ターゲットマシーン40の設計
時にICEの接続を充分考慮して設計マージンを取る必要
がある。しかるに、設置現場での実稼動条件が、開発現
場におけるICEとの接続用に見積もった実稼動条件の設
計マージン以上となるようなノイズの影響を受ける悪環
境下であったりすると、実機デバッグ作業用にICEを使
用できなくなったりする。また、最近のマイコンの高性
能化に伴い動作周波数が益々高周波化され、信号遅延、
負荷容量、ノイズマージン等の影響を受け易くなり、IC
E使用による実機デバッグ環境が益々困難なものとなっ
てきている。
シーン40とプローブ46との間にケーブル44で接続される
距離が必ず存在し、信号遅延、負荷容量、ノイズマージ
ン等に影響を与えるため、ターゲットマシーン40の設計
時にICEの接続を充分考慮して設計マージンを取る必要
がある。しかるに、設置現場での実稼動条件が、開発現
場におけるICEとの接続用に見積もった実稼動条件の設
計マージン以上となるようなノイズの影響を受ける悪環
境下であったりすると、実機デバッグ作業用にICEを使
用できなくなったりする。また、最近のマイコンの高性
能化に伴い動作周波数が益々高周波化され、信号遅延、
負荷容量、ノイズマージン等の影響を受け易くなり、IC
E使用による実機デバッグ環境が益々困難なものとなっ
てきている。
更に、ターゲットマシーン40の規模が大きくなるにつ
れ、開発時のハードウェアを設計する時以上にそのソフ
トウェアの開発にも多くの労力を必要とし、ソフトウェ
アのデバッグツールであるICEの果たす役目が益々重要
になり、ICEが不可欠となってきている。特にターゲッ
トマシーン40が特定ユーザー向マイコンASICである場合
には、特定ユーザー専用のICEを開発する必要がある
が、しかし、特定ユーザー専用のためのマイコンASIC用
ICEを新たに開発することは、ユーザーへの開発費用負
担が非常に大きくなり、それはマイコンASIC開発とほぼ
同等の負担規模となる。このため、マイコンASIC開発で
は個別に従来のような専用のICEを提供するということ
が困難になってきている。
れ、開発時のハードウェアを設計する時以上にそのソフ
トウェアの開発にも多くの労力を必要とし、ソフトウェ
アのデバッグツールであるICEの果たす役目が益々重要
になり、ICEが不可欠となってきている。特にターゲッ
トマシーン40が特定ユーザー向マイコンASICである場合
には、特定ユーザー専用のICEを開発する必要がある
が、しかし、特定ユーザー専用のためのマイコンASIC用
ICEを新たに開発することは、ユーザーへの開発費用負
担が非常に大きくなり、それはマイコンASIC開発とほぼ
同等の負担規模となる。このため、マイコンASIC開発で
は個別に従来のような専用のICEを提供するということ
が困難になってきている。
そこで、本発明の目的は、ICEと同様のシステムデバッ
グ機能を持ち、しかも実稼動状態でのエミュレーション
のために従来のようにシステム設計時にICEとの余分な
ケーブルの接続マージンを見積もる必要がなく、容易に
外部からのホストコンピュータと相互に通信を行いなが
らエミュレーションを行うことができ、コスト的にも特
定ユーザ向のマイコンASICに適するデバッグ環境を備え
た集積回路を提供するにある。
グ機能を持ち、しかも実稼動状態でのエミュレーション
のために従来のようにシステム設計時にICEとの余分な
ケーブルの接続マージンを見積もる必要がなく、容易に
外部からのホストコンピュータと相互に通信を行いなが
らエミュレーションを行うことができ、コスト的にも特
定ユーザ向のマイコンASICに適するデバッグ環境を備え
た集積回路を提供するにある。
本発明に係るデバッグ環境を備えた集積回路は、メイン
CPU（12）をコアにしてROMやRAMおよび周辺LSIの各種機
能を１チップに組み合わせて特定用途向けに作られるマ
イコンASICチップ（10）内に、 インサーキットエミュレータとして少なくとも必要な、
実時間実行機能、ブレーク機能、内容確認機能、トレー
ス機能およびマッピング機能を制御してシステムデバッ
グを行うための、前記メインCPU（12）とは独立したコ
ントロールCPUブロック（16）と、 前記コントロールCPUブロック（16）用のシステムデバ
ッグのためのコントロールソフトであって、前記メイン
CPUのハードウェア構成に依存する部分を処理する必要
最少限のプログラムであり、かつ前記ホストコンピュー
タ上のデバッグ用ソフトウェアと共通に使用できる最も
低レベルの処理内容のプログラムを格納するROM（18）
およびRAM（20）と、 トレース内容結果を格納するトレースメモリRAM（22）
と、 ユーザプログラム実行中断のためのブレーク回路部（2
4）と、 デバッグ時にホストコンピュータと相互に通信を行うた
めのシリアル通信ブロック（14）とを備えた構成からな
り、 前記構成からなるマイコンASICチップ（10）をターゲッ
トマシーンに搭載してこれをホストコンピュータと接続
し、前記コントロールCPUブロック（16）とホストコン
ピュータとが相互に通信を行いながらエミュレーション
を行ってシステムデバッグを実行する際に、デバッグサ
ポートの大部分をホストコンピュータ側のデバッガホス
トプログラムが行うと共に、メインCPU（12）がユーザ
プログラムを実行可能とするように構成することを特徴
とする。
CPU（12）をコアにしてROMやRAMおよび周辺LSIの各種機
能を１チップに組み合わせて特定用途向けに作られるマ
イコンASICチップ（10）内に、 インサーキットエミュレータとして少なくとも必要な、
実時間実行機能、ブレーク機能、内容確認機能、トレー
ス機能およびマッピング機能を制御してシステムデバッ
グを行うための、前記メインCPU（12）とは独立したコ
ントロールCPUブロック（16）と、 前記コントロールCPUブロック（16）用のシステムデバ
ッグのためのコントロールソフトであって、前記メイン
CPUのハードウェア構成に依存する部分を処理する必要
最少限のプログラムであり、かつ前記ホストコンピュー
タ上のデバッグ用ソフトウェアと共通に使用できる最も
低レベルの処理内容のプログラムを格納するROM（18）
およびRAM（20）と、 トレース内容結果を格納するトレースメモリRAM（22）
と、 ユーザプログラム実行中断のためのブレーク回路部（2
4）と、 デバッグ時にホストコンピュータと相互に通信を行うた
めのシリアル通信ブロック（14）とを備えた構成からな
り、 前記構成からなるマイコンASICチップ（10）をターゲッ
トマシーンに搭載してこれをホストコンピュータと接続
し、前記コントロールCPUブロック（16）とホストコン
ピュータとが相互に通信を行いながらエミュレーション
を行ってシステムデバッグを実行する際に、デバッグサ
ポートの大部分をホストコンピュータ側のデバッガホス
トプログラムが行うと共に、メインCPU（12）がユーザ
プログラムを実行可能とするように構成することを特徴
とする。
本発明に係るデバッグ環境を備えた集積回路によれば、
コントロールソフトROMおよびRAM内に格納されたプログ
ラムデバッグのためのソフトウェアの一部は、主にメモ
リ内容のリード・ライト，命令の実行およびレジスタの
参照・変更など、コアになるマイクロプロセッサのハー
ドウェア構成に依存する部分を処理する必要最少限のプ
ログラムであり、かつ、ホストコンピュータ上のデバッ
グ用ソフトウェアにより処理したい機能に共通的に使用
できる最も低レベルの処理内容のプログラムである。例
えば、ホストコンピュータからシリアル通信ブロックを
介してアドレスデータを読み、そのアドレスの内容をシ
リアル通信ブロックへ出力するというような処理プログ
ラムであり、ホスト側は、この機能を組み合わせてメモ
リダンプ（メモリ内容の表示）コマンドを実現する。こ
のように、ホストコンピュータからシリアル通信ブロッ
クを介してコントロールCPU及びコントロールソフトROM
・RAMとの間で通信を行いながら、ユーザROM及びRAM内
に格納されたプログラムのデバッグを外部から容易に実
行することができる。
コントロールソフトROMおよびRAM内に格納されたプログ
ラムデバッグのためのソフトウェアの一部は、主にメモ
リ内容のリード・ライト，命令の実行およびレジスタの
参照・変更など、コアになるマイクロプロセッサのハー
ドウェア構成に依存する部分を処理する必要最少限のプ
ログラムであり、かつ、ホストコンピュータ上のデバッ
グ用ソフトウェアにより処理したい機能に共通的に使用
できる最も低レベルの処理内容のプログラムである。例
えば、ホストコンピュータからシリアル通信ブロックを
介してアドレスデータを読み、そのアドレスの内容をシ
リアル通信ブロックへ出力するというような処理プログ
ラムであり、ホスト側は、この機能を組み合わせてメモ
リダンプ（メモリ内容の表示）コマンドを実現する。こ
のように、ホストコンピュータからシリアル通信ブロッ
クを介してコントロールCPU及びコントロールソフトROM
・RAMとの間で通信を行いながら、ユーザROM及びRAM内
に格納されたプログラムのデバッグを外部から容易に実
行することができる。
さらに、本発明に係るデバッグ環境を備えた集積回路
は、ICEとして少なくとも必要なメモリの代替機能であ
るマッピング機能を実行できると共に、実行経緯の確認
を行うトレース機能によりトレースメモリRAM内にトレ
ース内容を格納することができる。
は、ICEとして少なくとも必要なメモリの代替機能であ
るマッピング機能を実行できると共に、実行経緯の確認
を行うトレース機能によりトレースメモリRAM内にトレ
ース内容を格納することができる。
次に本発明に係るデバッグ環境を備えた集積回路の実施
例につき、添付図面を参照しながら以下詳細に説明す
る。
例につき、添付図面を参照しながら以下詳細に説明す
る。
第１図は、本発明の一実施例を示すデバッグ環境を備え
た集積回路の内部ブロック構成図である。第１図におい
て参照符号10は、対象となるマイコン（メインCPUと以
下称する）を内蔵したマイコンASICチップであり、この
チップ10はメインCPUおよびI/Oブロック12と、リモート
デバッガプリミティブプログラム（以下、モニタプログ
ラムと称する。）等のICEとして動作するのに必要なプ
ログラムの一部を格納したコントロールソフトROM18及
びコントロールソフトRAM20と、デバッグ制御用に付加
されたブレーク回路部24およびこれらを制御するコント
ロールCPU16と、ホストコンピュータと通信を行いなが
らデバッグするためのシリアル通信ブロック14と、クロ
ック制御ブロック26と、トレース制御ブロック28と、マ
ッピング制御ブロック30と、バスアービタ32と、さらに
これらのブロック間を結ぶICE機能制御用バス及び制御
信号用バス34と、メインCPU用バス及び制御信号用バス3
6とから構成される。
た集積回路の内部ブロック構成図である。第１図におい
て参照符号10は、対象となるマイコン（メインCPUと以
下称する）を内蔵したマイコンASICチップであり、この
チップ10はメインCPUおよびI/Oブロック12と、リモート
デバッガプリミティブプログラム（以下、モニタプログ
ラムと称する。）等のICEとして動作するのに必要なプ
ログラムの一部を格納したコントロールソフトROM18及
びコントロールソフトRAM20と、デバッグ制御用に付加
されたブレーク回路部24およびこれらを制御するコント
ロールCPU16と、ホストコンピュータと通信を行いなが
らデバッグするためのシリアル通信ブロック14と、クロ
ック制御ブロック26と、トレース制御ブロック28と、マ
ッピング制御ブロック30と、バスアービタ32と、さらに
これらのブロック間を結ぶICE機能制御用バス及び制御
信号用バス34と、メインCPU用バス及び制御信号用バス3
6とから構成される。
このようなマイコンASICチップ10が搭載されるターゲッ
トマシーンを図示しないホストコンピュータと接続し
て、マイコンASIC10内のユーザプログラムを、内蔵する
コントロールCPU16とホストコンピュータとが相互に通
信を行いながらデバッグすることができる。このプログ
ラムをデバッグする際の処理シーケンスにつき、以下説
明する。
トマシーンを図示しないホストコンピュータと接続し
て、マイコンASIC10内のユーザプログラムを、内蔵する
コントロールCPU16とホストコンピュータとが相互に通
信を行いながらデバッグすることができる。このプログ
ラムをデバッグする際の処理シーケンスにつき、以下説
明する。
（１）起動時： ホスト側は、マイコンASIC10を先ず初期化させるためマ
イコンASIC10に対して通信線を介して“R"の文字（リセ
ットトークン）を送る。マイコンASIC10側は起動時、マ
イコンASIC10内のコントロールソフトROM18に格納され
たモニタプログラムが制御権を持つようコントロールCP
U16を制御し、シリアル通信ブロック14を介して通信線
からのトークンが入力されるのを待っている。そこにホ
スト側からトークンが送られてくるのでマイコンASIC10
側はこのトークンを解析して（この場合はリセットトー
クンだから）、モニタの初期化（例えば、モニタプログ
ラムの管理するレジスタセーブエリアの内容を初期化す
る）や回路の初期化（例えば、ブレーク回路部24をリセ
ットする）を行い、再び通信線からのトークンが入力さ
れるのを待つ。
イコンASIC10に対して通信線を介して“R"の文字（リセ
ットトークン）を送る。マイコンASIC10側は起動時、マ
イコンASIC10内のコントロールソフトROM18に格納され
たモニタプログラムが制御権を持つようコントロールCP
U16を制御し、シリアル通信ブロック14を介して通信線
からのトークンが入力されるのを待っている。そこにホ
スト側からトークンが送られてくるのでマイコンASIC10
側はこのトークンを解析して（この場合はリセットトー
クンだから）、モニタの初期化（例えば、モニタプログ
ラムの管理するレジスタセーブエリアの内容を初期化す
る）や回路の初期化（例えば、ブレーク回路部24をリセ
ットする）を行い、再び通信線からのトークンが入力さ
れるのを待つ。
（２）ブレークアドレスの設定： ユーザがホストコンピュータのキーボードから、ブレー
クアドレスの設定のためのコマンドを入力すると、ホス
ト側デバッガプログラムがこのコマンドを解析して、マ
イコンASIC10に対して通信線を介して“B"の文字（ブレ
ークトークン）およびブレークアドレスデータを送る。
クアドレスの設定のためのコマンドを入力すると、ホス
ト側デバッガプログラムがこのコマンドを解析して、マ
イコンASIC10に対して通信線を介して“B"の文字（ブレ
ークトークン）およびブレークアドレスデータを送る。
マイコンASIC10側のコントロールCPU16は、このトーク
ンを解析し（この場合はブレークトークンだから）、ブ
レーク回路部24にブレークアドレスデータの設定を行
い、再び通信線からのトークンが入力されるのを待つ。
ンを解析し（この場合はブレークトークンだから）、ブ
レーク回路部24にブレークアドレスデータの設定を行
い、再び通信線からのトークンが入力されるのを待つ。
（３）ユーザプログラムの実行とブレークの発生： ユーザがホストコンピュータのキーボードから、図示し
ないユーザROMおよびRAM内に格納されたユーザプログラ
ム実行のためのコマンドを入力すると、ホスト側デバッ
ガプログラムがこのコマンドを解析して、マイコンASIC
10に通信線を介して“G"の文字（ゴートークン）および
実行開始アドレスデータを送り、その後マイコンASIC10
側からブレーク発生トークンが送られるのを待つ。
ないユーザROMおよびRAM内に格納されたユーザプログラ
ム実行のためのコマンドを入力すると、ホスト側デバッ
ガプログラムがこのコマンドを解析して、マイコンASIC
10に通信線を介して“G"の文字（ゴートークン）および
実行開始アドレスデータを送り、その後マイコンASIC10
側からブレーク発生トークンが送られるのを待つ。
マイコンASIC10側のコントロールCPU16は、ホスト側か
ら送られてきたトークンを解析し（この場合はゴートー
クンだから）、レジスタセーブエリアの内容を各レジス
タに戻し、指定アドレスにジャンプする。これにより、
ユーザプログラムが実行される。
ら送られてきたトークンを解析し（この場合はゴートー
クンだから）、レジスタセーブエリアの内容を各レジス
タに戻し、指定アドレスにジャンプする。これにより、
ユーザプログラムが実行される。
ユーザプログラムが実行され、ブレークアドレスまで来
ると、ブレーク回路部24によるソフトウェア割り込みが
発生し、制御権はコントロールCPU16によりモニタプロ
グラムに戻る。モニタプログラムは、ブレークが発生し
たことをホスト側にトークンを送ることに知らせ、再び
ホスト側から通信線を介してトークンが入力されるのを
待つ。
ると、ブレーク回路部24によるソフトウェア割り込みが
発生し、制御権はコントロールCPU16によりモニタプロ
グラムに戻る。モニタプログラムは、ブレークが発生し
たことをホスト側にトークンを送ることに知らせ、再び
ホスト側から通信線を介してトークンが入力されるのを
待つ。
以下、上記した（２），（３）の動作シーケンスを繰り
返すことによって、ホストコンピュータからマイコンAS
IC10のユーザプログラムのエミュレーションを行って、
システムデバッグを行うことができる。
返すことによって、ホストコンピュータからマイコンAS
IC10のユーザプログラムのエミュレーションを行って、
システムデバッグを行うことができる。
このように動作するモニタプログラム格納のためのコン
トロールソフトROM18およびコントロールソフトRAM20お
よびこれらを制御するコントロールCPU16をマイコンASI
C10のチップ内にメインCPU12と独立して設けることによ
って、メインCPU12がユーザプログラムを実行中にデバ
ッグを行うことが可能となる。すなわち、ユーザプログ
ラム実行中のメインCPU12およびバス36の状態、メモリ
内容の確認等の機能を持つことができ、デバッグ作業を
行うことができる。
トロールソフトROM18およびコントロールソフトRAM20お
よびこれらを制御するコントロールCPU16をマイコンASI
C10のチップ内にメインCPU12と独立して設けることによ
って、メインCPU12がユーザプログラムを実行中にデバ
ッグを行うことが可能となる。すなわち、ユーザプログ
ラム実行中のメインCPU12およびバス36の状態、メモリ
内容の確認等の機能を持つことができ、デバッグ作業を
行うことができる。
なお、モニタプログラムは、個々のターゲットマシーン
のメインCPU12用に作る必要はあるが、小規模プログラ
ムなのでその労力は従来の専用ICEの開発に比べて大し
たことではない。また、ホストコンピュータ側のデバッ
ガホストプログラムは、高級言語で記述可能なプログラ
ムであるので、一度プログラムを作成すれば、専用のホ
ストコンピュータだけを使用する必要はなく、容易に他
のコンピュータへの移植ができ、ホストコンピュータの
使用に融通性がある。
のメインCPU12用に作る必要はあるが、小規模プログラ
ムなのでその労力は従来の専用ICEの開発に比べて大し
たことではない。また、ホストコンピュータ側のデバッ
ガホストプログラムは、高級言語で記述可能なプログラ
ムであるので、一度プログラムを作成すれば、専用のホ
ストコンピュータだけを使用する必要はなく、容易に他
のコンピュータへの移植ができ、ホストコンピュータの
使用に融通性がある。
その他、本実施例ではICEの主機能であるマッピング機
能およびトレース機能を実行するために、トレース制御
ブロック28と、マッピング制御ブロック30とが搭載され
ている。マッピング制御ブロック30では、ターゲットメ
モリアドレス（メインCPU12のメモリアドレス）をエミ
ュレーションメモリアドレアス（内部または外部のメモ
リ）に変換し、このときバスアービタ32によるバスの切
替えが行われる。また、トレース制御ブロック28は、メ
インCPU12の実行履歴をリアルタイムでトレースし、ト
レース内容をトレースメモリRAM22に格納するよう動作
する。
能およびトレース機能を実行するために、トレース制御
ブロック28と、マッピング制御ブロック30とが搭載され
ている。マッピング制御ブロック30では、ターゲットメ
モリアドレス（メインCPU12のメモリアドレス）をエミ
ュレーションメモリアドレアス（内部または外部のメモ
リ）に変換し、このときバスアービタ32によるバスの切
替えが行われる。また、トレース制御ブロック28は、メ
インCPU12の実行履歴をリアルタイムでトレースし、ト
レース内容をトレースメモリRAM22に格納するよう動作
する。
また、第１図に示すクロック制御ブロック26への２本の
入力は、ICE固有のクロックと図示しないターゲットボ
ードのクロックからの入力であり、いずれを選択するか
はプログラムに依存し、選択されたクロック信号がメイ
ンCPU12に対して出力される。
入力は、ICE固有のクロックと図示しないターゲットボ
ードのクロックからの入力であり、いずれを選択するか
はプログラムに依存し、選択されたクロック信号がメイ
ンCPU12に対して出力される。
なお、本実施例では、メインCPU12として特定用途向の
マイコンASICチップを例に説明したが、汎用マイコンチ
ップに対しても適用できることは勿論である。
マイコンASICチップを例に説明したが、汎用マイコンチ
ップに対しても適用できることは勿論である。
前述した実施例から明らかなように、本発明によれば、
マイコンASIC内のユーザプログラムをチップ内に搭載さ
れたコントロールCPUと外部のホストコンピュータとが
通信を行いながらデバッグでき、しかもこのようなプリ
ミティブデバッガプログラムをマイコンASICチップ上に
設けたコントロールソフトROMおよびRAM内に格納する構
成とすると共に、デバッグサポートの大部分をホストコ
ンピュータ側のデバッガホストプログラムが行うように
しているため、このリモートプリミティブデバッガプロ
グラムは小規模のもので良い。このためマイコンASIC上
のコントロールCPU、コントロールソフトROMおよびコン
トロールソフトRAMのサイズはメインCPUおよびユーザRO
M・RAMに比べて小さなもので済む。しかも、従来の個別
部品で作られるICEと同様のエミュレーション機能を持
ち、容易に外部からパソコン等のホストコンピュータに
より、実際のターゲットマシーンのマイコンASIC上で直
接デバッグ作業が可能となるために、効果的なプログラ
ム開発が期待できる。
マイコンASIC内のユーザプログラムをチップ内に搭載さ
れたコントロールCPUと外部のホストコンピュータとが
通信を行いながらデバッグでき、しかもこのようなプリ
ミティブデバッガプログラムをマイコンASICチップ上に
設けたコントロールソフトROMおよびRAM内に格納する構
成とすると共に、デバッグサポートの大部分をホストコ
ンピュータ側のデバッガホストプログラムが行うように
しているため、このリモートプリミティブデバッガプロ
グラムは小規模のもので良い。このためマイコンASIC上
のコントロールCPU、コントロールソフトROMおよびコン
トロールソフトRAMのサイズはメインCPUおよびユーザRO
M・RAMに比べて小さなもので済む。しかも、従来の個別
部品で作られるICEと同様のエミュレーション機能を持
ち、容易に外部からパソコン等のホストコンピュータに
より、実際のターゲットマシーンのマイコンASIC上で直
接デバッグ作業が可能となるために、効果的なプログラ
ム開発が期待できる。
従って、マイコンASIC用の高価な専用ICEを個々に開発
しなくともシステムデバッグが実行でき、その経済的効
果は著しいものがある。
しなくともシステムデバッグが実行でき、その経済的効
果は著しいものがある。
さらに、メインCPUと同一チップ内にICEの主機能を実行
するデバッグ用コントロールCPUおよびデバッグ用回路
等を搭載したため、従来のようなマイコンASIC開発時に
おいてICEの特性やケーブルの長さ等を考慮した接続マ
ージンなどの見積もりを不要とする効果も得られる。
するデバッグ用コントロールCPUおよびデバッグ用回路
等を搭載したため、従来のようなマイコンASIC開発時に
おいてICEの特性やケーブルの長さ等を考慮した接続マ
ージンなどの見積もりを不要とする効果も得られる。
以上、本発明の好適な実施例について説明したが、本発
明は前記実施例に限定されることなく、本発明の精神を
逸脱しない範囲内において種々の設計変更をなし得るこ
とは勿論である。
明は前記実施例に限定されることなく、本発明の精神を
逸脱しない範囲内において種々の設計変更をなし得るこ
とは勿論である。
第１図は本発明に係るデバッグ環境を備えた集積回路の
一実施例を示す集積回路の要部ブロック構成図、第２図
は従来のICEの構成例を示す図である。 10…マイコンASICチップ 12…メインCPU及びI/O 14…シリアル通信ブロック 16…コントロールCPU 18…コントロールソフトROM 20…コントロールソフトRAM 22…トレースメモリRAM 24…ブレーク回路部 26…クロック制御ブロック 28…トレース制御ブロック 30…マッピング制御ブロック 32…バスアービタ 34…ICE機能制御用バス及び制御信号用バス 36…メインCPU用バス及び制御信号用バス 40…ターゲットマシーン 42…ソケット 44…ケーブル 46…プローブ 48…マイコンチップ 50…ケーブル 52…ICE本体
一実施例を示す集積回路の要部ブロック構成図、第２図
は従来のICEの構成例を示す図である。 10…マイコンASICチップ 12…メインCPU及びI/O 14…シリアル通信ブロック 16…コントロールCPU 18…コントロールソフトROM 20…コントロールソフトRAM 22…トレースメモリRAM 24…ブレーク回路部 26…クロック制御ブロック 28…トレース制御ブロック 30…マッピング制御ブロック 32…バスアービタ 34…ICE機能制御用バス及び制御信号用バス 36…メインCPU用バス及び制御信号用バス 40…ターゲットマシーン 42…ソケット 44…ケーブル 46…プローブ 48…マイコンチップ 50…ケーブル 52…ICE本体
Claims (1)
- 【請求項１】メインCPU（12）をコアにしてROMやRAMお
よび周辺LSIの各種機能を１チップに組み合わせて特定
用途向けに作られるマイコンASICチップ（10）内に、 インサーキットエミュレータとして少なくとも必要な、
実時間実行機能、ブレーク機能、内容確認機能、トレー
ス機能およびマッピング機能を制御してシステムデバッ
グを行うための、前記メインCPU（12）とは独立したコ
ントロールCPUブロック（16）と、 前記コントロールCPUブロック（16）用のシステムデバ
ッグのためのコントロールソフトであって、前記メイン
CPUのハードウェア構成に依存する部分を処理する必要
最少限のプログラムであり、かつ前記ホストコンピュー
タ上のデバッグ用ソフトウェアと共通に使用できる最も
低レベルの処理内容のプログラムを格納するROM（18）
およびRAM（20）と、 トレース内容結果を格納するトレースメモリRAM（22）
と、 ユーザプログラム実行中断のためのブレーク回路部（2
4）と、 デバッグ時にホストコンピュータと相互に通信を行うた
めのシリアル通信ブロック（14）とを備えた構成からな
り、 前記構成からなるマイコンASICチップ（10）をターゲッ
トマシーンに搭載してこれをホストコンピュータと接続
し、前記コントロールCPUブロック（16）とホストコン
ピュータとが相互に通信を行いながらエミュレーション
を行ってシステムデバッグを実行する際に、デバッグサ
ポートの大部分をホストコンピュータ側のデバッガホス
トプログラムが行うと共に、メインCPU（12）がユーザ
プログラムを実行可能とするように構成することを特徴
とするデバッグ環境を備えた集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185337A JPH0727472B2 (ja) | 1990-07-16 | 1990-07-16 | デバッグ環境を備えた集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185337A JPH0727472B2 (ja) | 1990-07-16 | 1990-07-16 | デバッグ環境を備えた集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0477833A JPH0477833A (ja) | 1992-03-11 |
| JPH0727472B2 true JPH0727472B2 (ja) | 1995-03-29 |
Family
ID=16169037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185337A Expired - Fee Related JPH0727472B2 (ja) | 1990-07-16 | 1990-07-16 | デバッグ環境を備えた集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727472B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2752592B2 (ja) * | 1994-12-28 | 1998-05-18 | 日本ヒューレット・パッカード株式会社 | マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法 |
| JP3762825B2 (ja) | 1997-11-14 | 2006-04-05 | 日本ガスケット株式会社 | 金属製ガスケット |
| JP2002202900A (ja) | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | デバッグ装置 |
| JP2004102331A (ja) | 2002-09-04 | 2004-04-02 | Renesas Technology Corp | 半導体装置 |
| JP2011175537A (ja) * | 2010-02-25 | 2011-09-08 | Toshiba Corp | 情報処理装置および情報処理方法 |
| JP2011210048A (ja) * | 2010-03-30 | 2011-10-20 | Kyocera Mita Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108438A (ja) * | 1986-10-27 | 1988-05-13 | Nec Corp | シングルチツプマイクロコンピユ−タ |
| JPS63208131A (ja) * | 1987-02-25 | 1988-08-29 | Hitachi Ltd | エミユレ−タ |
| JPH0296843A (ja) * | 1988-10-03 | 1990-04-09 | Fujitsu Ltd | マイクロコントローラの開発サポート用デバイス |
-
1990
- 1990-07-16 JP JP2185337A patent/JPH0727472B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0477833A (ja) | 1992-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325512A (en) | Circuit emulator | |
| US6957180B1 (en) | System and a method for communication between an ICE and a production microcontroller while in a halt state | |
| EP0911735B1 (en) | Microprocessor test system | |
| US6668339B1 (en) | Microprocessor having a debug interruption function | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| US20100153786A1 (en) | Processor, multiprocessor, and debugging method | |
| JPH0727472B2 (ja) | デバッグ環境を備えた集積回路 | |
| JP4024026B2 (ja) | 半導体装置および評価装置 | |
| JPH0550016B2 (ja) | ||
| JPH08272770A (ja) | マイクロコントローラディベロップメントシステム | |
| US7451074B2 (en) | Embedded microprocessor emulation method | |
| JPH0477834A (ja) | インサーキットエミュレータ | |
| JP2619416B2 (ja) | エミュレータ | |
| JP2002268911A (ja) | 電子計算機用開発支援装置 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JP3111355B2 (ja) | 計算機システム | |
| JPH04259043A (ja) | インサーキット・エミュレータ | |
| KR100658485B1 (ko) | 마이크로프로세서 개발시스템 | |
| KR20020079162A (ko) | 하드웨어에 기반한 소프트웨어 디버깅 장치 | |
| JP2001222447A (ja) | 実動作環境下のデバッグ方法及びデバッグ対象装置 | |
| JPS63289653A (ja) | インサ−キツトエミユレ−タ | |
| KR200181133Y1 (ko) | 중앙 처리 장치 | |
| JPH04332051A (ja) | 機器組み込み形マイクロコンピュータのプログラムデバッグ方式 | |
| JPH05342377A (ja) | マイクロコンピュータ | |
| JPS59202548A (ja) | デバツグ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |