JP2619416B2 - エミュレータ - Google Patents
エミュレータInfo
- Publication number
- JP2619416B2 JP2619416B2 JP62237142A JP23714287A JP2619416B2 JP 2619416 B2 JP2619416 B2 JP 2619416B2 JP 62237142 A JP62237142 A JP 62237142A JP 23714287 A JP23714287 A JP 23714287A JP 2619416 B2 JP2619416 B2 JP 2619416B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- microcomputer
- user
- emulation
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータのブロック転送制御技術さらには複数
のアドレス空間相互間でのデータブロック転送制御に関
し、例えば、データのブロック転送命令を実行可能なマ
イクロコンピュータをサポートするエミュレータに適用
して有効な技術に関するものである。
のアドレス空間相互間でのデータブロック転送制御に関
し、例えば、データのブロック転送命令を実行可能なマ
イクロコンピュータをサポートするエミュレータに適用
して有効な技術に関するものである。
マイクロコンピュータ応用機器（以下単に応用機器も
しくはユーザ実機とも記す）の開発において、そのシス
テムデバッグやシステム評価をエミュレータによって行
うことができる。斯るエミュレータは、システム開発装
置を含むような操作用コンソールと、開発中のユーザ実
機との間に接続され、ユーザ実機に含まれるマイクロコ
ンピュータ（ターゲットマイクロコンピュータ）の機能
を代行する一方でデバッガとしての機能を持つマイクロ
コンピュータシステム開発用ツールである。
しくはユーザ実機とも記す）の開発において、そのシス
テムデバッグやシステム評価をエミュレータによって行
うことができる。斯るエミュレータは、システム開発装
置を含むような操作用コンソールと、開発中のユーザ実
機との間に接続され、ユーザ実機に含まれるマイクロコ
ンピュータ（ターゲットマイクロコンピュータ）の機能
を代行する一方でデバッガとしての機能を持つマイクロ
コンピュータシステム開発用ツールである。
一般にエミュレータは、昭和59年11月30日オーム社発
行の「LSIハンドブック」P562乃至P563に記載されるよ
うに、ターゲットマイクロコンピュータの機能を代行す
るエミュレーション用マイクロコンピュータ、 エミュ
レーション制御部、ブレークポイント制御部、トレース
メモリ部、代行メモリ部、全体の制御を司るホストプロ
セッサなどが含まれ、エミュレーション機能、実時間ト
レース機能、ブレーク機能、メモリ代行機能、及びその
他デバッグ機能が備えられている。
行の「LSIハンドブック」P562乃至P563に記載されるよ
うに、ターゲットマイクロコンピュータの機能を代行す
るエミュレーション用マイクロコンピュータ、 エミュ
レーション制御部、ブレークポイント制御部、トレース
メモリ部、代行メモリ部、全体の制御を司るホストプロ
セッサなどが含まれ、エミュレーション機能、実時間ト
レース機能、ブレーク機能、メモリ代行機能、及びその
他デバッグ機能が備えられている。
ところが、エミュレーション用マイクロコンピュータ
は、その性質上エミュレーション動作中にユーザプログ
ラムを実行し、実質的にユーザ実機の一部とみなされる
が、エミュレーションの非動作中は、エミュレータ全体
の制御を司るシステム側もしくはエミュレータ本体側か
ら与えられる命令もしくはコマンドを実行して、システ
ム側とユーザ側相互間でユーザプログラムやその他デー
タの転送制御を行う。すなわち、エミュレーション用マ
イクロコンピュータは、ユーザ側に開放されるユーザア
ドレス空間とエミュレータ本体側であるシステム側アド
レス空間との空間切り換えを行ってアクセス制御を行う
必要がある。
は、その性質上エミュレーション動作中にユーザプログ
ラムを実行し、実質的にユーザ実機の一部とみなされる
が、エミュレーションの非動作中は、エミュレータ全体
の制御を司るシステム側もしくはエミュレータ本体側か
ら与えられる命令もしくはコマンドを実行して、システ
ム側とユーザ側相互間でユーザプログラムやその他デー
タの転送制御を行う。すなわち、エミュレーション用マ
イクロコンピュータは、ユーザ側に開放されるユーザア
ドレス空間とエミュレータ本体側であるシステム側アド
レス空間との空間切り換えを行ってアクセス制御を行う
必要がある。
本発明者はシステム側とユーザ側相互間でのデータ転
送について検討したところ、斯るデータ転送を行うとき
に空間制御が必要とされるエミュレーション用マイクロ
コンピュータは、アドレス空間の切り換え、さらには個
々のアドレス空間のエリアやアドレスポインタ管理を一
連の転送すべきデータの転送単位毎にシステム側からの
命令をフェッチして実行しなければならない。したがっ
て一連のデータをシステム側とユーザ側相互間でデータ
転送する場合には、ワード又はバイトのようなデータ転
送単位毎に空間制御のためのプログラム実行ステップが
必要になり、一連のデータ転送動作にとってそのような
空間制御のために無視し得ない時間を要することが明ら
かにされた。
送について検討したところ、斯るデータ転送を行うとき
に空間制御が必要とされるエミュレーション用マイクロ
コンピュータは、アドレス空間の切り換え、さらには個
々のアドレス空間のエリアやアドレスポインタ管理を一
連の転送すべきデータの転送単位毎にシステム側からの
命令をフェッチして実行しなければならない。したがっ
て一連のデータをシステム側とユーザ側相互間でデータ
転送する場合には、ワード又はバイトのようなデータ転
送単位毎に空間制御のためのプログラム実行ステップが
必要になり、一連のデータ転送動作にとってそのような
空間制御のために無視し得ない時間を要することが明ら
かにされた。
そこで本発明者は、エミュレーション用マイクロコン
ピュータがデータのブロック転送命令を実行可能である
場合に着目した結果、その場合にも空間制御は何らから
形で必要とされることから、システム側とユーザ側相互
間でのデータ転送方向を制御することによって、データ
のブロック転送機能をシステム側とユーザ側相互間での
データ転送に適用可能であることを見出した。
ピュータがデータのブロック転送命令を実行可能である
場合に着目した結果、その場合にも空間制御は何らから
形で必要とされることから、システム側とユーザ側相互
間でのデータ転送方向を制御することによって、データ
のブロック転送機能をシステム側とユーザ側相互間での
データ転送に適用可能であることを見出した。
本発明の目的は、データのブロック転送命令に基づい
て複数のアドレス空間相互間でデータを転送することが
できるデータ転送制御システムを提供することにある。
て複数のアドレス空間相互間でデータを転送することが
できるデータ転送制御システムを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は
本明細書の記述及び添付図面から明らかになるであろ
う。
本明細書の記述及び添付図面から明らかになるであろ
う。
本願において介される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
を簡単に説明すれば下記の通りである。
すなわち、データのブロック転送命令を実行可能なマ
イクロコンピュータを備え、例えばエミュレータにおけ
るシステム側アドレス空間やユーザ側アドレス空間のよ
うな複数のアドレス空間相互間におけるデータ転送方向
を設定可能な記憶手段と、この記憶手段に設定されたデ
ータ転送方向に従い、前記マイクロコンピュータによる
データのリード・ライト方向制御に基づいて空間切り換
えを行う制御手段とを含むものである。
イクロコンピュータを備え、例えばエミュレータにおけ
るシステム側アドレス空間やユーザ側アドレス空間のよ
うな複数のアドレス空間相互間におけるデータ転送方向
を設定可能な記憶手段と、この記憶手段に設定されたデ
ータ転送方向に従い、前記マイクロコンピュータによる
データのリード・ライト方向制御に基づいて空間切り換
えを行う制御手段とを含むものである。
上記した手段によれば、データのブロック転送命令に
基づいて複数のアドレス空間相互間でのデータ転送を達
成するものである。
基づいて複数のアドレス空間相互間でのデータ転送を達
成するものである。
第１図は本発明に係るデータ転送制御システムの１実
施例を示すブロック図である。第１図のシステムは、特
に制限されないが、エミュレータに適用され、同図に
は、エミュレータにおけるシステム側アドレス空間とユ
ーザ側アドレス空間相互間でのデータのブロック転送系
が特に示されている。
施例を示すブロック図である。第１図のシステムは、特
に制限されないが、エミュレータに適用され、同図に
は、エミュレータにおけるシステム側アドレス空間とユ
ーザ側アドレス空間相互間でのデータのブロック転送系
が特に示されている。
本実施例が適用されるエミュレータは、特に制限され
ないが、データのブロック転送命令を実行可能なマイク
ロコンピュータをターゲットマイクロコンピュータとす
るようなユーザ実機をシステムデバッグするたのもので
あり、そのターゲットマイクロコンピュータの代用制御
を行うエミュレーション用マイクロコンピュータEMPUを
有する。斯るエミュレーション用マイクロコンピュータ
EMPUは、ターゲットマイクロコンピュータに対する代行
制御の性質上、当該図示しないターゲットマイクロコン
ピュータと同一又は同等機能を有する。したがって、エ
ミュレーション用マイクロコンピュータEMPUもブロック
転送命令を実行することができる。
ないが、データのブロック転送命令を実行可能なマイク
ロコンピュータをターゲットマイクロコンピュータとす
るようなユーザ実機をシステムデバッグするたのもので
あり、そのターゲットマイクロコンピュータの代用制御
を行うエミュレーション用マイクロコンピュータEMPUを
有する。斯るエミュレーション用マイクロコンピュータ
EMPUは、ターゲットマイクロコンピュータに対する代行
制御の性質上、当該図示しないターゲットマイクロコン
ピュータと同一又は同等機能を有する。したがって、エ
ミュレーション用マイクロコンピュータEMPUもブロック
転送命令を実行することができる。
ここで、第１図においてSYSはエミュレータ本体や操
作用コンソールなどを含むシステム側であり、また、US
Rはデバッグ対象とされるユーザ実機を含むユーザ側で
ある。システム側SYSとユーザ側USRは、特に図示しない
が、ユーザ実機のターゲットマイクロコンピュータ搭載
エリアに接続されたインタフェースケーブルがエミュレ
ーション用マイクロコンピュータEMPUに接続されて相互
に結合される。
作用コンソールなどを含むシステム側であり、また、US
Rはデバッグ対象とされるユーザ実機を含むユーザ側で
ある。システム側SYSとユーザ側USRは、特に図示しない
が、ユーザ実機のターゲットマイクロコンピュータ搭載
エリアに接続されたインタフェースケーブルがエミュレ
ーション用マイクロコンピュータEMPUに接続されて相互
に結合される。
ユーザ側USRにはユーザ実機のためのプログラムメモ
リや各種データメモリが含まれ、それらは書き換え可能
なユーザメモリUMEMとして代表的に図示されている。ま
た、システム側SYSにはユーザプログラムを保持する部
分やシステムデバッグのためのデータを格納するメモリ
が含まれ、それらは書き換え可能なシステムメモリSMEM
として代表的に図示されている。エミュレーション用マ
イクロコンピュータEMPUが管理するアドレス空間は当該
マイクロコンピュータEMPUがターゲットマイクロコンピ
ュータの代行制御を行う性質上ユーザ側USRに開放さ
れ、前記ユーザメモリUMEMはそのユーザ側アドレス空間
にマッピングされる。一方、エミュレーション用マイク
ロコンピュータEMPUは、そのエミュレータ動作に先立っ
てユーザプログラムをシステムメモリSMEMからユーザメ
モリUMEMに転送したり、また、ユーザメモリUMEMに一旦
格納したユーザプログラムをシステムメモリSMEMに戻し
たり、更にはユーザメモリUMEM内の所定データを操作用
コンソールに表示させるために斯るデータをシステムメ
モリSMEMに転送したりするから、エミュレーション用マ
イクロコンピュータEMPUが管理するアドレス空間は、シ
ステム側アドレス空間の一部にもなっている。したがっ
て、エミュレーション用マイクロコンピュータEMPUが管
理するアドレス空間はユーザ側アドレス空間とシステム
側アドレス空間に亘り、両空間は物理的なアドレスとし
ては相互に重複し得るものとされる。
リや各種データメモリが含まれ、それらは書き換え可能
なユーザメモリUMEMとして代表的に図示されている。ま
た、システム側SYSにはユーザプログラムを保持する部
分やシステムデバッグのためのデータを格納するメモリ
が含まれ、それらは書き換え可能なシステムメモリSMEM
として代表的に図示されている。エミュレーション用マ
イクロコンピュータEMPUが管理するアドレス空間は当該
マイクロコンピュータEMPUがターゲットマイクロコンピ
ュータの代行制御を行う性質上ユーザ側USRに開放さ
れ、前記ユーザメモリUMEMはそのユーザ側アドレス空間
にマッピングされる。一方、エミュレーション用マイク
ロコンピュータEMPUは、そのエミュレータ動作に先立っ
てユーザプログラムをシステムメモリSMEMからユーザメ
モリUMEMに転送したり、また、ユーザメモリUMEMに一旦
格納したユーザプログラムをシステムメモリSMEMに戻し
たり、更にはユーザメモリUMEM内の所定データを操作用
コンソールに表示させるために斯るデータをシステムメ
モリSMEMに転送したりするから、エミュレーション用マ
イクロコンピュータEMPUが管理するアドレス空間は、シ
ステム側アドレス空間の一部にもなっている。したがっ
て、エミュレーション用マイクロコンピュータEMPUが管
理するアドレス空間はユーザ側アドレス空間とシステム
側アドレス空間に亘り、両空間は物理的なアドレスとし
ては相互に重複し得るものとされる。
本実施例のデータ転送制御システムは、エミュレーシ
ョン用マイクロコンピュータEMPUのアクセス制御に基づ
いて、前記ユーザ側アドレス空間の配置されているユー
ザメモリUMEMとシステム側アドレス空間に配置されてい
るシステムメモリSMEM相互間でデータのブロック転送制
御を可能とするものである。
ョン用マイクロコンピュータEMPUのアクセス制御に基づ
いて、前記ユーザ側アドレス空間の配置されているユー
ザメモリUMEMとシステム側アドレス空間に配置されてい
るシステムメモリSMEM相互間でデータのブロック転送制
御を可能とするものである。
即ち、ユーザメモリUMEMとシステムメモリSMEM相互間
でのデータ転送方向を設定可能な記憶手段としての制御
レジスタRGSTと、この制御レジスタRGSTに設定されたデ
ータ転送方向に従い、前記エミュレーション用マイクロ
コンピュータEMPUによるデータのリード・ライト方向制
御に基づいて空間切り換えを行う制御手段CONTとによっ
て構成されるものである。
でのデータ転送方向を設定可能な記憶手段としての制御
レジスタRGSTと、この制御レジスタRGSTに設定されたデ
ータ転送方向に従い、前記エミュレーション用マイクロ
コンピュータEMPUによるデータのリード・ライト方向制
御に基づいて空間切り換えを行う制御手段CONTとによっ
て構成されるものである。
前記制御レジスタRGSTに設定される転送方向制御用デ
ータは、特に制限されないが、エミュレーション用マイ
クロコンピュータEMPUのデータ入出力端子DATAから出力
されるデータによって与えられる。制御レジスタRGSTに
対する転送方向制御用データの設定は、特に制限されな
いが、エミュレーション用マイクロコンピュータEMPUの
アドレス信号出力端子ADDRから出力されるアドレス信号
及びデコーダDECによって当該制御レジスタRGSTの指定
が支持されたときに、その制御レジスタRGSTがデータを
入力可能な状態に制御されることによって行われる。こ
の制御レジスタRGSTは、特に制限されないが、それに設
定される制御データに応じて相補レベルの転送方向切り
換え制御信号RDiR,WDiRを出力する。切り換え制御信号R
DiR及びWDiRは、夫々ロウレベル及びハイレベルによっ
てシステムメモリSMEMからユーザメモリUMEMへのデータ
転送方向を意味し、また、夫々ハイレベル及びロウレベ
ルによってユーザメモリUMEMからシステムメモリSMEMへ
のデータ転送方向を意味する。尚、制御レジスタRGSTに
対するデータ設定は図示しないホストマイクロプロセッ
サが行ってもよい。
ータは、特に制限されないが、エミュレーション用マイ
クロコンピュータEMPUのデータ入出力端子DATAから出力
されるデータによって与えられる。制御レジスタRGSTに
対する転送方向制御用データの設定は、特に制限されな
いが、エミュレーション用マイクロコンピュータEMPUの
アドレス信号出力端子ADDRから出力されるアドレス信号
及びデコーダDECによって当該制御レジスタRGSTの指定
が支持されたときに、その制御レジスタRGSTがデータを
入力可能な状態に制御されることによって行われる。こ
の制御レジスタRGSTは、特に制限されないが、それに設
定される制御データに応じて相補レベルの転送方向切り
換え制御信号RDiR,WDiRを出力する。切り換え制御信号R
DiR及びWDiRは、夫々ロウレベル及びハイレベルによっ
てシステムメモリSMEMからユーザメモリUMEMへのデータ
転送方向を意味し、また、夫々ハイレベル及びロウレベ
ルによってユーザメモリUMEMからシステムメモリSMEMへ
のデータ転送方向を意味する。尚、制御レジスタRGSTに
対するデータ設定は図示しないホストマイクロプロセッ
サが行ってもよい。
前記制御手段CONTは、特に制限されないが、高出力イ
ンピーダンスを選択的に採り得るトライステイト型のデ
ータ出力バッファDOBUFs,DOBUFuと、データ入力バッフ
ァDIBUFs,DIBUFuを備える。データ出力バッファDOBUFs,
DOBUFuはその入力端子が前記エミュレーション用マイク
ロコンピュータEMPUのデータ入出力端子DATAに結合され
ると共に、そり出力端子がシステムメモリSMEM,ユーザ
メモリUMEMのデータ入出力端子に結合される。また、デ
ータ入力バッファDIBUFs,DIBUFuは、その入力端子がシ
ステムメモリSMEM,ユーザメモリUMEMのデータ入出力端
子に結合されると共に、その出力端子エミュレーション
用マイクロコンピュータEMPUのデータ入出力端子DATAに
結合される。前記データ出力バッファDOBUFs,DOBUFuと
データ入力バッファDIBUFs,DIBUFuの制御端子は、夫々
２入力型のアンドゲート回路ANDso,ANDioと２入力型の
アンドゲート回路ANDsi,ANDuiの出力端子に結合され
る。前記アンドゲート回路ANDsoには、前記切り換え制
御信号WDiRの反転レベル信号とエミュレーション用マイ
クロコンピュータEMPUによるデータのライト動作を指示
するライト信号WRの正転レベル信号が供給される。前記
アンドゲート回路ANDuoには、前記切り換え制御信号WDi
Rとライト信号WRが供給される。したがって、アンドゲ
ート回路ANDsoとアンドゲート回路ANDuoの出力信号は相
補レベルに制御され、それによって、データ出力バッフ
ァDOBUFs及びDOBUFuの何れか一方が高い出力インピーダ
ンス状態に制御されると共に、他方は入力データに呼応
するレベルを出力可能な状態に制御される。また、前記
アンドゲート回路ANDsiには、前記切り換え制御信号RDi
Rの反転レベル信号とエミュレーション用マイクロコン
ピュータEMPUによるデータのリード動作を指示するライ
ト信号RDの正転レベル信号が供給される。前記アンドゲ
ート回路ANDuiには、前記切り換え制御信号RDiRとリー
ド信号RRが供給される。したがって、アンドゲート回路
ANDsiとアンドゲート回路ANDuiの出力信号は相補レベル
に制御され、それによって、データ入力バッファDIBUFs
及びDIBUFuの何れか一方が高出力インピーダンス状態に
制御されると共に、他方は入力データに呼応するレベル
を出力可能な状態に制御される。
ンピーダンスを選択的に採り得るトライステイト型のデ
ータ出力バッファDOBUFs,DOBUFuと、データ入力バッフ
ァDIBUFs,DIBUFuを備える。データ出力バッファDOBUFs,
DOBUFuはその入力端子が前記エミュレーション用マイク
ロコンピュータEMPUのデータ入出力端子DATAに結合され
ると共に、そり出力端子がシステムメモリSMEM,ユーザ
メモリUMEMのデータ入出力端子に結合される。また、デ
ータ入力バッファDIBUFs,DIBUFuは、その入力端子がシ
ステムメモリSMEM,ユーザメモリUMEMのデータ入出力端
子に結合されると共に、その出力端子エミュレーション
用マイクロコンピュータEMPUのデータ入出力端子DATAに
結合される。前記データ出力バッファDOBUFs,DOBUFuと
データ入力バッファDIBUFs,DIBUFuの制御端子は、夫々
２入力型のアンドゲート回路ANDso,ANDioと２入力型の
アンドゲート回路ANDsi,ANDuiの出力端子に結合され
る。前記アンドゲート回路ANDsoには、前記切り換え制
御信号WDiRの反転レベル信号とエミュレーション用マイ
クロコンピュータEMPUによるデータのライト動作を指示
するライト信号WRの正転レベル信号が供給される。前記
アンドゲート回路ANDuoには、前記切り換え制御信号WDi
Rとライト信号WRが供給される。したがって、アンドゲ
ート回路ANDsoとアンドゲート回路ANDuoの出力信号は相
補レベルに制御され、それによって、データ出力バッフ
ァDOBUFs及びDOBUFuの何れか一方が高い出力インピーダ
ンス状態に制御されると共に、他方は入力データに呼応
するレベルを出力可能な状態に制御される。また、前記
アンドゲート回路ANDsiには、前記切り換え制御信号RDi
Rの反転レベル信号とエミュレーション用マイクロコン
ピュータEMPUによるデータのリード動作を指示するライ
ト信号RDの正転レベル信号が供給される。前記アンドゲ
ート回路ANDuiには、前記切り換え制御信号RDiRとリー
ド信号RRが供給される。したがって、アンドゲート回路
ANDsiとアンドゲート回路ANDuiの出力信号は相補レベル
に制御され、それによって、データ入力バッファDIBUFs
及びDIBUFuの何れか一方が高出力インピーダンス状態に
制御されると共に、他方は入力データに呼応するレベル
を出力可能な状態に制御される。
次に前記データ転送制御システムの動作を説明する。
エミュレーション用マイクロコンピュータEMPUによる
データのブロック転送に当たり、当該マイクロコンピュ
ータEMPUにはブロック転送に必要な初期値の設定が行わ
れる。例えばデータ転送先アドレスと転送元アドレスの
指定、さらにはデータ転送数の指定である。このような
初期設定のためのオペランドやブロック転送命令は、図
示しないデータ転送経路を介してシステムメモリSMEMや
図示しないホストプロセッサから供給される。
データのブロック転送に当たり、当該マイクロコンピュ
ータEMPUにはブロック転送に必要な初期値の設定が行わ
れる。例えばデータ転送先アドレスと転送元アドレスの
指定、さらにはデータ転送数の指定である。このような
初期設定のためのオペランドやブロック転送命令は、図
示しないデータ転送経路を介してシステムメモリSMEMや
図示しないホストプロセッサから供給される。
更に、エミュレーション用マイクロコンピュータEMPU
はブロック転送命令の種類やオペランドなどに基づいて
当該ブロック転送のデータ転送方向を前記制御レジスタ
RGSTに初期設定する。例えば、データ転送方向がシステ
ムメモリSMEMからユーザメモリUMEMである場合には、切
り換え制御信号RDirがロウレベル、WDiRがハイレベルに
されて、データ出力バッファ回路DOBUFs及びデータ入力
バッファDIBUFuは常時高出力インピーダンス状態に制御
され、データ入力バッファDIBUGFs及びデータ出力バッ
ファDOBUFuはリード信号RD及びライト信号WRによって指
示されるエミュレーション用マイクロコンピュータEMPU
のリード又はライト動作状態に応じてデータを出力し得
る状態に制御可能とされる。また、前記とは逆に、デー
タ転送方向がユーザメモリUMEMからシステムメモリSMEM
である場合には、切り換え制御信号RDirがハイレベル、
WDiRがロウレベルにされて、データ出力バッファ回路DO
BUFu及びデータ入力バッファDIBUFsは常時高出力インピ
ーダンス状態に制御され、データ入力バッファDIBUFu及
びデータ出力バッファDOBUFsはリード信号RD及びライト
信号WRによって指示されるエミュレーション用マイクロ
コンピュータEMPUのリード又はライト動作状態に応じて
データを出力し得る状態に制御可能とされる。
はブロック転送命令の種類やオペランドなどに基づいて
当該ブロック転送のデータ転送方向を前記制御レジスタ
RGSTに初期設定する。例えば、データ転送方向がシステ
ムメモリSMEMからユーザメモリUMEMである場合には、切
り換え制御信号RDirがロウレベル、WDiRがハイレベルに
されて、データ出力バッファ回路DOBUFs及びデータ入力
バッファDIBUFuは常時高出力インピーダンス状態に制御
され、データ入力バッファDIBUGFs及びデータ出力バッ
ファDOBUFuはリード信号RD及びライト信号WRによって指
示されるエミュレーション用マイクロコンピュータEMPU
のリード又はライト動作状態に応じてデータを出力し得
る状態に制御可能とされる。また、前記とは逆に、デー
タ転送方向がユーザメモリUMEMからシステムメモリSMEM
である場合には、切り換え制御信号RDirがハイレベル、
WDiRがロウレベルにされて、データ出力バッファ回路DO
BUFu及びデータ入力バッファDIBUFsは常時高出力インピ
ーダンス状態に制御され、データ入力バッファDIBUFu及
びデータ出力バッファDOBUFsはリード信号RD及びライト
信号WRによって指示されるエミュレーション用マイクロ
コンピュータEMPUのリード又はライト動作状態に応じて
データを出力し得る状態に制御可能とされる。
データ転送方向を含めブロック転送のための各種初期
設定が完了されると、ブロック転送すべき一連の転送元
データのうちの先頭に係るデータのアドレスADDRがエミ
ュレーション用マイクロコンピュータから出力される。
以下データ転送方向がシステムメモリSMEMからユーザメ
モリUMEMである場合を一例を動作説明を続ける。このと
きエミュレーション用マイクロコンピュータEMPUによる
リード動作がハイレベルのリード信号RDによって外部に
指示されると、データ入力バッファDIBUFsは前記アドレ
ス信号によってシステムメモリSMEMから読み出されたデ
ータをエミュレーション用マイクロコンピュータEMPUに
出力し、当該マイクロコンピュータEMPUは斯る転送すべ
きデータを内部に取り込む。このとき他方のデータ入力
バッファDIBUFuは高出力インピーダンス状態に維持され
ているから、今回のブロック転送にとって不所望なデー
タがユーザメモリUMEMからエミュレーション用マイクロ
コンピュータEMPUに取り込まれることはない。
設定が完了されると、ブロック転送すべき一連の転送元
データのうちの先頭に係るデータのアドレスADDRがエミ
ュレーション用マイクロコンピュータから出力される。
以下データ転送方向がシステムメモリSMEMからユーザメ
モリUMEMである場合を一例を動作説明を続ける。このと
きエミュレーション用マイクロコンピュータEMPUによる
リード動作がハイレベルのリード信号RDによって外部に
指示されると、データ入力バッファDIBUFsは前記アドレ
ス信号によってシステムメモリSMEMから読み出されたデ
ータをエミュレーション用マイクロコンピュータEMPUに
出力し、当該マイクロコンピュータEMPUは斯る転送すべ
きデータを内部に取り込む。このとき他方のデータ入力
バッファDIBUFuは高出力インピーダンス状態に維持され
ているから、今回のブロック転送にとって不所望なデー
タがユーザメモリUMEMからエミュレーション用マイクロ
コンピュータEMPUに取り込まれることはない。
次のメモリサイクルでは、エミュレーション用マイク
ロコンピュータEMPUは、前回のメモリサイクルで内部に
取り込んだ転送すべきデータを出力すると共に、ブロッ
ク転送すべき一連の転送先の先頭アドレスを出力し、更
に、当該マイクロコンピュータEMPUによるライト動作を
ハイレベルのライト信号WRによって外部に指示する。そ
うすると、データ出力バッファDOBUFuはそのときエミュ
レーション用マイクロコンピュータEMPUから出力される
転送すべきデータをユーザメモリUMEMに出力可能な状態
に制御され、それによって、ユーザメモリUMEMには、転
送先の先頭アドレスに所定のデータが書き込まれて最初
のデータ転送が終了される。このとき他方のデータ出力
バッファDOBUFsは高出力インピーダンス状態に維持され
ているから、ユーザメモリUMEMに不所望なデータが書き
込まれることはない。以上の動作が初期設定されたデー
タ転送数だけ実行されることによってデータのブロック
転送が終了される。
ロコンピュータEMPUは、前回のメモリサイクルで内部に
取り込んだ転送すべきデータを出力すると共に、ブロッ
ク転送すべき一連の転送先の先頭アドレスを出力し、更
に、当該マイクロコンピュータEMPUによるライト動作を
ハイレベルのライト信号WRによって外部に指示する。そ
うすると、データ出力バッファDOBUFuはそのときエミュ
レーション用マイクロコンピュータEMPUから出力される
転送すべきデータをユーザメモリUMEMに出力可能な状態
に制御され、それによって、ユーザメモリUMEMには、転
送先の先頭アドレスに所定のデータが書き込まれて最初
のデータ転送が終了される。このとき他方のデータ出力
バッファDOBUFsは高出力インピーダンス状態に維持され
ているから、ユーザメモリUMEMに不所望なデータが書き
込まれることはない。以上の動作が初期設定されたデー
タ転送数だけ実行されることによってデータのブロック
転送が終了される。
上記実施例によれば以下の作用効果を得るものであ
る。
る。
（１）システムメモリSMEMとユーザメモリUMEM相互間に
おけるデータのブロック転送に際して必要なアドレス空
間の制御は、データのブロック転送において通常必要と
されるディスティネーションアドレス及びソースアドレ
スの設定とデータ転送数の設定、さらには本実施例特有
の制御レジスタRGSTに対する転送方向制御データの設定
という初期設定が完了された後は、個々のデータ転送に
際してエミュレーション用マイクロコンピュータEMPUに
よるデータのリードサイクルとライトサイクルをメモリ
サイクル毎に切り換え制御するだけで達成することがで
きる。したがって、データのブロック転送命令に基づい
てシステム側アドレス空間やユーザ側アドレス空間のよ
うな複数のアドレス空間相互間でデータ転送を行うこと
ができる。
おけるデータのブロック転送に際して必要なアドレス空
間の制御は、データのブロック転送において通常必要と
されるディスティネーションアドレス及びソースアドレ
スの設定とデータ転送数の設定、さらには本実施例特有
の制御レジスタRGSTに対する転送方向制御データの設定
という初期設定が完了された後は、個々のデータ転送に
際してエミュレーション用マイクロコンピュータEMPUに
よるデータのリードサイクルとライトサイクルをメモリ
サイクル毎に切り換え制御するだけで達成することがで
きる。したがって、データのブロック転送命令に基づい
てシステム側アドレス空間やユーザ側アドレス空間のよ
うな複数のアドレス空間相互間でデータ転送を行うこと
ができる。
（２）上記作用効果より、データのブロック転送命令を
実行可能なエミュレーション用マイクロコンピュータを
サポートするエミュレータにおいて、従来のようにシス
テム側とユーザ側相互間でのアドレス空間の切り換え、
さらには個々のアドレス空間のエリアやアドレスポイン
タ管理を一連の転送すべきデータの転送単位毎にシステ
ム側からの命令をフェッチして実行する必要はなく、そ
のようなデータの転送単位毎のシステム側プログラムの
実行ステップが必要なくなり、システム側とユーザ側相
互間での一連のデータ転送効率を著しく向上させること
ができる。
実行可能なエミュレーション用マイクロコンピュータを
サポートするエミュレータにおいて、従来のようにシス
テム側とユーザ側相互間でのアドレス空間の切り換え、
さらには個々のアドレス空間のエリアやアドレスポイン
タ管理を一連の転送すべきデータの転送単位毎にシステ
ム側からの命令をフェッチして実行する必要はなく、そ
のようなデータの転送単位毎のシステム側プログラムの
実行ステップが必要なくなり、システム側とユーザ側相
互間での一連のデータ転送効率を著しく向上させること
ができる。
（３）上記各作用効果より、エミュレータのシステムデ
バック効率を向上させることができる。
バック効率を向上させることができる。
以上本発明者によってなされた発明を実施例に基づい
て具体的に説明したが、本発明はそれに限定されるもの
ではなくその要旨を逸脱しない範囲において種々変更す
ることができる。例えば、上記実施例ではエミュレータ
におけるシステム側アドレス空間とユーザ側アドレス空
間相互間でのデータのブロック転送系を中心に説明した
が、エミュレーション用マイクロコンピュータEMPU、ユ
ーザメモリUMEM、システムメモリSMEMはエミュレーショ
ン動作やデバッグ機能のためにその他図示しない信号系
によって相互に有機的に接続されていることは言うまで
もない。また、制御手段は上記実施例の論理構成に限定
されず適宜変更することができる。
て具体的に説明したが、本発明はそれに限定されるもの
ではなくその要旨を逸脱しない範囲において種々変更す
ることができる。例えば、上記実施例ではエミュレータ
におけるシステム側アドレス空間とユーザ側アドレス空
間相互間でのデータのブロック転送系を中心に説明した
が、エミュレーション用マイクロコンピュータEMPU、ユ
ーザメモリUMEM、システムメモリSMEMはエミュレーショ
ン動作やデバッグ機能のためにその他図示しない信号系
によって相互に有機的に接続されていることは言うまで
もない。また、制御手段は上記実施例の論理構成に限定
されず適宜変更することができる。
以上の説明では主として本発明者によって成された発
明をその背景となった利用分野であるエミュレータに適
用した場合について説明したが、本発明はそれに限定さ
れず、複数のアドレス空間を管理するマイクロコンピュ
ータを含む画像処理システムなど種々のシステムに適用
することができる。本発明は、少なくともデータのブロ
ック転送命令を実行可能なマイクロコンピュータを備
え、このマイクロコンピュータのアクセス制御に基づい
て複数のアドレス空間相互間でデータのブロック転送制
御を行う条件のものに適用することができる。
明をその背景となった利用分野であるエミュレータに適
用した場合について説明したが、本発明はそれに限定さ
れず、複数のアドレス空間を管理するマイクロコンピュ
ータを含む画像処理システムなど種々のシステムに適用
することができる。本発明は、少なくともデータのブロ
ック転送命令を実行可能なマイクロコンピュータを備
え、このマイクロコンピュータのアクセス制御に基づい
て複数のアドレス空間相互間でデータのブロック転送制
御を行う条件のものに適用することができる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記の通りであ
る。
って得られる効果を簡単に説明すれば下記の通りであ
る。
すなわち、複数のアドレス空間相互間におけるデータ
転送方向を設定可能な記憶手段と、この記憶手段に設定
されたデータ転送方向に従い、データのブロック転送命
令を実行可能なマイクロコンピュータによるデータのリ
ード・ライト方向制御に基づいて空間切り換えを行う制
御手段とを含むことにより、データのブロック転送命令
に基づいて複数のアドレス空間相互間でのデータ転送を
達成することができる。
転送方向を設定可能な記憶手段と、この記憶手段に設定
されたデータ転送方向に従い、データのブロック転送命
令を実行可能なマイクロコンピュータによるデータのリ
ード・ライト方向制御に基づいて空間切り換えを行う制
御手段とを含むことにより、データのブロック転送命令
に基づいて複数のアドレス空間相互間でのデータ転送を
達成することができる。
第１図は本発明に係るデータ転送制御システムをエミュ
レータにおけるシステム側アドレス空間とユーザ側アド
レス空間相互間でのデータのブロック転送系に適用した
実施例ブロック図である。 EMPU…エミュレーション用マイクロコンピュータ、RGST
…制御レジスタ、CONT…制御手段、SMEM…システムメモ
リ、UMEM…ユーザメモリ、DIBUFs,DIBUFu…データ入力
バッファ、DOBUFs,DOBUFu…データ出力バッファ、RDiR,
WDiR…転送方向切り換え制御信号。RD…リード信号、WR
…ライト信号。
レータにおけるシステム側アドレス空間とユーザ側アド
レス空間相互間でのデータのブロック転送系に適用した
実施例ブロック図である。 EMPU…エミュレーション用マイクロコンピュータ、RGST
…制御レジスタ、CONT…制御手段、SMEM…システムメモ
リ、UMEM…ユーザメモリ、DIBUFs,DIBUFu…データ入力
バッファ、DOBUFs,DOBUFu…データ出力バッファ、RDiR,
WDiR…転送方向切り換え制御信号。RD…リード信号、WR
…ライト信号。
Claims (1)
- 【請求項１】データのブロック転送命令を実行可能なエ
ミュレーション用マイクロコンピュータと、 システム側アドレス空間に配置されるシステム側メモリ
と、 エミュレーション対象システムに割り当てられるユーザ
側メモリと、 ブロック転送のための情報が前記エミュレーション用マ
イクロコンピュータによって設定される制御レジスタ
と、 前記エミュレーション用マイクロコンピュータによるデ
ータのリード・ライト方向制御に基づいて、空間切換を
行う制御手段とを具備し、 前記エミュレーション用マイクロコンピュータによって
設定された前記制御レジスタの内容に基づいて前記制御
手段は空間切換を行い、前記システム側メモリと、前記
ユーザ側メモリとの相互間でデータのブロック転送制御
を実行することが可能なエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62237142A JP2619416B2 (ja) | 1987-09-24 | 1987-09-24 | エミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62237142A JP2619416B2 (ja) | 1987-09-24 | 1987-09-24 | エミュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6481054A JPS6481054A (en) | 1989-03-27 |
| JP2619416B2 true JP2619416B2 (ja) | 1997-06-11 |
Family
ID=17011028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62237142A Expired - Fee Related JP2619416B2 (ja) | 1987-09-24 | 1987-09-24 | エミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619416B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6253302B1 (en) * | 1996-08-29 | 2001-06-26 | Intel Corporation | Method and apparatus for supporting multiple overlapping address spaces on a shared bus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127133A (ja) * | 1983-01-11 | 1984-07-21 | Minolta Camera Co Ltd | デ−タ伝送方式 |
| JPS6016124Y2 (ja) * | 1984-03-29 | 1985-05-20 | セイコーエプソン株式会社 | Ａ―ｄ変換回路 |
| JPS60245052A (ja) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | デ−タ処理システム |
-
1987
- 1987-09-24 JP JP62237142A patent/JP2619416B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6481054A (en) | 1989-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325512A (en) | Circuit emulator | |
| US6564179B1 (en) | DSP emulating a microcontroller | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| KR100272937B1 (ko) | 마이크로프로세서및멀티프로세서시스템 | |
| US5960190A (en) | In-circuit emulation system with minimal impact on target environment | |
| JPS62179033A (ja) | 集積回路マイクロプロセツサ | |
| JP2619416B2 (ja) | エミュレータ | |
| JP2000284964A (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| JP2581080B2 (ja) | デバック用マイクロプロセッサ | |
| JP2002535749A (ja) | 複数の命令ソースからの命令を実行するプロセッサおよび方法 | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| JP2663895B2 (ja) | Ｃｐｕシミュレータ | |
| JPH02186448A (ja) | デバッグ環境を備えた集積回路 | |
| JP2731618B2 (ja) | エミュレータ | |
| JPS6220034A (ja) | プログラム状態語切換制御方式 | |
| JPH03256127A (ja) | マイクロプロセッサシステム | |
| KR100658485B1 (ko) | 마이크로프로세서 개발시스템 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPS6152747A (ja) | マイクロプロセツサ | |
| JPS6148746B2 (ja) | ||
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS62173543A (ja) | エミユレ−タ | |
| JPH049344B2 (ja) | ||
| JPH05204701A (ja) | システムデバッグ方法 | |
| JPS5839343A (ja) | 複数システムの初動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |