JP2663895B2 - Ｃｐｕシミュレータ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ターゲットＣＰＵの動
作をシミュレーションするＣＰＵシミュレータに関し、
特に、ターゲットＣＰＵ用に開発されたプログラム（タ
ーゲットプログラム）のデバッグを効率良く行うことが
できるＣＰＵシミュレータに関する。

【０００２】

【従来の技術】ターゲットＣＰＵを含むターゲットマシ
ンの完成前に、或いはターゲットマシン上でのデバッグ
前に、ターゲットＣＰＵ用に開発されたターゲットプロ
グラムをデバッグする技術として、ターゲットＣＰＵと
は別のＣＰＵを含むＣＰＵシミュレータ上でターゲット
プログラムにかかるターゲットＣＰＵの動作をシミュレ
ーションする技術がある。

【０００３】ところで、ターゲットプログラムのデバッ
グを行う場合、ターゲットプログラムの同一の地点から
何回か異なる方法でデバッグを行うことが必要になる場
合がある。例えば、レジスタ等の初期化処理や接続され
ている他の装置の認識処理等を行う起動処理部と、そこ
に続くアプリケーション部とから構成されるターゲット
プログラムをデバッグする場合、アプリケーション部の
開始点から異なる方法でデバッグを何回か行うことが必
要になる場合がある。

【０００４】このような場合に、ターゲットプログラム
の先頭からプログラムを実行すると、デバッグ対象部分
であるアプリケーション部が実行されるまでに多くの無
駄な時間が費やされてしまう。そこで、従来は、第１回
目のデバッグ時にはターゲットプログラムの先頭からプ
ログラムを実行してターゲットプログラムの起動処理部
が終了した時点に於けるターゲットＣＰＵのメモリやレ
ジスタ等の状態を全てファイルに保存しておき、第２回
目以降のデバッグ時には、上記ファイルに保存されてい
るメモリやレジスタの状態を利用してそれらの状態を起
動処理部終了時の状態に復元し、その後、アプリケーシ
ョン部の開始点からターゲットプログラムを実行するよ
うにしている（例えば、特開平４−３３２０５３号）。
このようにすることにより、第２回目以降のデバッグ時
には、起動処理部を実行する必要がなくなるので、デバ
ッグを効率的に行うことが可能になる。

【０００５】

【発明が解決しようとする課題】しかし、上述した従来
の技術は、ファイルにメモリやレジスタの状態を全て保
存しているため、大容量のファイルが必要になるという
問題があると共に、復元時、ファイル装置から大量の情
報を読み出さなければならないため、復元に時間がかか
るという問題もあった。

【０００６】そこで、本発明の目的は、ファイルに保存
する状態情報を少なくしてもターゲットプログラムを同
一の地点から再実行できるようにすることにある。

【０００７】

【課題を解決するための手段】本発明は上記目的を達成
するため、シミュレーション対象となるターゲットＣＰ
Ｕのターゲットプログラムにかかる動作をシミュレーシ
ョンするＣＰＵシミュレータに於いて、前記ターゲット
プログラムにかかる前記ターゲットＣＰＵの動作をシミ
ュレーションした時に状態が更新される可能性があり、
且つ初期状態が決まっている前記ターゲットＣＰＵの資
源それぞれについてのフラグを有する更新位置記憶テー
ブルと、前記ターゲットプログラムにかかる前記ターゲ
ットＣＰＵの動作をシミュレーションしている時に前記
資源の状態が更新された時、状態が更新された資源に対
応する前記更新位置記憶テーブル中のフラグを更新済み
を示すものに変更する更新位置記憶回路と、前記ターゲ
ットプログラムが或る地点まで実行された時の前記更新
位置記憶テーブルの内容と、前記更新位置記憶テーブル
中のフラグが更新済みを示している資源の状態とを状態
保存ファイルに保存すると共に、前記更新位置記憶テー
ブルをクリアする保存処理手段と、前記ＣＰＵシミュレ
ータの状態復元時、前記更新位置記憶テーブル中のフラ
グが更新済みを示している各資源について、前記状態保
存ファイルに保存されている対応するフラグが更新を示
している場合には、その状態を前記状態保存ファイルに
保存されている状態に復元し、前記状態保存ファイルに
保存されている対応するフラグが未更新を示している場
合は、その状態を初期状態に復元する復元処理手段とを
備えたものである。

【０００８】また、本発明は、ファイルに保存する情報
量を更に少なくできるようにするという目的を達成する
ため、前記更新位置記憶テーブルは、前記ターゲットプ
ログラムがロードされる前記ターゲットＣＰＵのメモリ
の各アドレス及び前記ターゲットプログラムがワークエ
リアとして使用する前記ターゲットＣＰＵのメモリの各
アドレス毎のフラグを有し、前記更新位置記憶回路は、
前記ターゲットプログラムのロード時、前記ターゲット
プログラムがロードされたメモリの各アドレスのフラグ
を更新済みを示すものに変更し、且つ、シミュレーショ
ンの実行時に前記メモリの状態が更新されたとき、その
更新されたメモリのアドレスに対応するフラグが更新済
みでなければ更新済みを示すものに変更し、前記保存処
理手段は、前記ターゲットプログラムが或る地点まで実
行された時、前記更新位置記憶テーブル中のフラグが更
新済みを示している、前記ターゲットプログラムがロー
ドされたアドレス及びメモリ状態が更新されたワークエ
リアのアドレスのメモリ状態を前記状態保持ファイルに
保存し、前記復元処理手段は、前記更新位置記憶テーブ
ル中のフラグが更新済みを示している前記メモリの各ア
ドレスについて、前記状態保存ファイルに保存されてい
る対応するフラグが更新を示している場合には、そのメ
モリ状態を前記状態保存ファイルに保存されている状態
に復元し、前記状態保存ファイルに保存されている対応
するフラグが未更新を示している場合は、そのメモリ状
態を初期状態に復元するようにしたものである。

【０００９】

【作用】ターゲットＣＰＵの資源の内、初期状態が決ま
っているレジスタや入出力ポート用バッファの資源につ
いては、シミュレーション中にその状態が更新される
と、更新位置記憶回路が更新位置記憶テーブル中の上記
資源に対応したフラグを更新済みを示すものに変更して
おく。

【００１０】そして、ターゲットプログラムが、例えば
第１回目のデバッグ開始地点の直前の地点といった特定
の或る地点まで実行されると、保存処理手段が、更新位
置記憶テーブルの内容と、更新位置記憶テーブル中のフ
ラグが更新済みを示している資源の状態とを状態保存フ
ァイルに保存し、その後、更新位置記憶テーブルをクリ
アする。

【００１１】その後、ターゲットプログラムのデバッグ
対象部分が実行されると、更新位置記憶回路が前述した
と同様の処理を行い、状態が更新された資源に対応する
更新位置記憶テーブル中のフラグを更新済みを示すもの
に変更する。従って、更新位置記憶テーブル中のフラグ
の内、デバッグ開始地点以降の部分の実行中に状態が更
新された資源に対応するフラグのみが更新済みを示すも
のになる。

【００１２】次回のデバッグ時には、復元処理手段が、
更新位置記憶テーブル及び状態保存ファイルの内容に基
づいてターゲットＣＰＵの資源を、デバッグ開始地点の
直前の地点まで実行された時の状態に復元する。即ち、
更新位置記憶テーブル中のフラグが更新済みを示してい
る各資源について、状態保存ファイルに保存されている
対応するフラグが更新を示している場合には、その状態
を状態保存ファイルに保存されている状態に復元し、状
態保存ファイルに保存されている対応するフラグが未更
新を示している場合は、その状態を初期状態に復元す
る。

【００１３】また、ターゲットプログラムがロードされ
るターゲットＣＰＵのメモリの各アドレス及びターゲッ
トプログラムがワークエリアとして使用するターゲット
ＣＰＵのメモリの各アドレスについては、ターゲットプ
ログラムのロード時、更新位置記憶回路が、ターゲット
プログラムがロードされたアドレスに対応するフラグを
更新済みを示すものに変更しておく。また、更新位置記
憶回路は、シミュレーション時に、メモリの内容が更新
されると、そのメモリアドレスに対応するフラグを更新
済みを示すものに変更する。

【００１４】そして、ターゲットプログラムがデバッグ
開始地点の直前の地点まで実行されると、対応するフラ
グが更新済みを示しているメモリのアドレスのメモリ状
態、即ちターゲットプログラムがロードされたアドレス
及びメモリ状態が更新されたワークエリアのアドレスの
メモリ状態が保存処理手段によって状態保存ファイルに
保存される。ここで、ワークエリアの内、状態が初期状
態から更新されなかったアドレスのメモリ状態は状態保
存ファイルには保存されないので、状態保存ファイルに
格納される情報量を少ないものにすることができる。

【００１５】その後、ターゲットプログラムのデバッグ
対象部分が実行されると、更新位置記憶回路が前述した
と同様の処理を行い、状態が更新されたメモリのアドレ
スに対応する更新位置記憶テーブル中のフラグを更新済
みを示すものに変更する。

【００１６】次回のデバッグ時には、復元処理手段が、
更新位置記憶テーブル及び状態保存ファイルの内容に基
づいてメモリの各アドレスのメモリ状態を、デバッグ開
始地点の直前の地点まで実行された時の状態に復元す
る。

【００１７】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００１８】図１は本発明の実施例のブロック図であ
り、メモリ１と、ＣＰＵ２と、ファイル装置３と、更新
位置記憶装置４とから構成されている。

【００１９】メモリ１には、シミュレーション対象とす
るターゲットＣＰＵのメモリの状態が格納されるメモリ
部１１と、ターゲットＣＰＵのレジスタの状態が格納さ
れるレジスタ部１２と、ターゲットＣＰＵのＩ／Ｏ（入
出力）ポート用バッファの状態が格納されるＩ／Ｏポー
ト部１３とを有している。

【００２０】また、メモリ１には、シミュレーション用
プログラム１４と、保存処理用プログラム１５と、復元
処理用プログラム１６とが格納される。

【００２１】シミュレーション用プログラム１４は、タ
ーゲットプログラムにかかるターゲットＣＰＵの動作を
シミュレーションする機能を有する。保存処理用プログ
ラム１５は、メモリ部１１，レジスタ部１２，Ｉ／Ｏポ
ート部１３に格納されているターゲットＣＰＵのメモリ
の各アドレスのメモリ状態，各レジスタの状態，各Ｉ／
Ｏポート用バッファの状態の内、更新位置記憶テーブル
４２内の対応するフラグが更新済みを示しているものを
ファイル装置３内の状態保存ファイル３２内に保存する
機能を有すると共に、更新位置記憶テーブル４２の内容
を状態保存ファイル３２に保存する機能を有する。復元
処理用プログラム１６は、状態保存ファイル３２の内容
及び更新位置記憶テーブル４２の内容に従って、メモリ
部１１，レジスタ部１２，Ｉ／Ｏポート部１３の状態を
デバッグ開始地点の直前の状態に復元する機能を有す
る。

【００２２】ファイル装置３には、実行形式ファイル３
１と、状態保存ファイル３２とが格納される。

【００２３】実行形式ファイル３１には、ターゲットＣ
ＰＵに実行させる実行形式のターゲットプログラムが格
納される。実行形式ファイル３１としては、例えば、イ
ンテルＯＭＦファイル，インテル拡張ＨＥＸファイル等
を使用することができる。

【００２４】状態保存ファイル３２には、更新位置記憶
テーブル４２の内容と、メモリ部１１，レジスタ部１
２，Ｉ／Ｏポート部１３に格納されているターゲットＣ
ＰＵのメモリの各アドレスのメモリ状態，各レジスタの
状態，各Ｉ／Ｏポート用バッファの状態の内、更新位置
記憶テーブル４２内の対応するフラグが更新済みを示し
ているものが格納される。

【００２５】更新位置記憶装置４は、更新位置記憶回路
４１と、更新位置記憶テーブル４２とを有している。

【００２６】更新位置記憶テーブル４２は、図２に示す
ように、ターゲットプログラムがロードされるターゲッ
トＣＰＵのメモリの各アドレス及びターゲットプログラ
ムがワークエリアとして使用するターゲットＣＰＵのメ
モリの各アドレスに対応するフラグＦＭ１〜ＦＭｉと、
ターゲットＣＰＵの各レジスタに対応するフラグＦＲ１
〜ＦＲｊと、ターゲットＣＰＵの各ｉ／Ｏポート用バッ
ファに対応するフラグＦＢ１〜ＦＢｋとが格納されてい
る。尚、フラグは、初期状態に於いてはオフになってい
る。また、ワークエリア，レジスタ，Ｉ／Ｏポート用バ
ッファは、初期状態に於いては０になっている。

【００２７】更新位置記憶回路４１は、実行形式ファイ
ル３１に格納されているターゲットプログラムがメモリ
部１１にロードされる際、フラグＦＭ１〜ＦＭｉの内、
ターゲットプログラムがロードされたアドレスに対応す
るフラグをオンにする機能と、フラグＦＭ１〜ＦＭｉの
内、更新されたアドレスに対応するフラグをオンにする
機能と、フラグＦＲ１〜ＦＲｊの内、更新されたレジス
タに対応するフラグをオンにする機能と、フラグＦＢ１
〜ＦＢｋの内、更新されたＩ／Ｏポート用バッファに対
応するフラグをオンにする機能を有する。

【００２８】次に、本実施例の動作を、図３に示すよう
に、レジスタ等の初期設定処理，接続されている装置の
確認処理等を行う起動処理部３１ａと、アプリケーショ
ン部３１ｂとから構成されるターゲットプログラム３１
Ｐのアプリケーション部３１ｂをデバッグする場合を例
にとって説明する。

【００２９】先ず、図４に示すように、実行形式ファイ
ル３１に格納されているターゲットプログラム３１Ｐを
メモリ部１１にロードする。その際、更新位置記憶回路
４１は、更新位置記憶テーブル４２に格納されているタ
ーゲットＣＰＵのメモリの各アドレスに対応するフラグ
ＦＭ１〜ＦＭｉの内、ターゲットプログラム３１Ｐがロ
ードされたアドレスに対応するフラグをオンにする。こ
こで、フラグがオンにされるのは、ターゲットプログラ
ム３１Ｐがロードされるアドレスだけであり、ターゲッ
トＣＰＵがワークエリアとして使用するアドレスに対応
するフラグはオンにされない。

【００３０】ターゲットプログラム３１Ｐのロードが完
了すると、ＣＰＵ２にシミュレーション用プログラム１
４に従ってターゲットプログラム３１Ｐの起動処理部３
１ａを実行し、更に、アプリケーション部３１ｂの開始
直前の地点におかれるブレークポイント命令を実行す
る。起動処理部３１ａの実行中、更新位置記憶回路４１
は、更新位置記憶テーブル４２中の各フラグＦＭ１〜Ｆ
Ｍｉ，ＦＲ１〜ＦＲｊ，ＦＢ１〜ＦＢｋの内、更新され
たアドレス，レジスタ，Ｉ／Ｏポート用バッファに対応
するフラグをオンにする。

【００３１】また、ＣＰＵ２は、ブレークポイント命令
を実行すると、保存処理用プログラム１５に従った保存
処理を行う。即ち、更新位置記憶テーブル４２の内容を
状態保存ファイル３２に保存すると共に、更新位置記憶
テーブル４２中の対応するフラグがオンになっているア
ドレス，レジスタ，Ｉ／Ｏポート用バッファの状態を状
態保存ファイル３２に保存し、その後、更新位置記憶テ
ーブル４２内のフラグを全てオフにする。ここで、レジ
スタ，Ｉ／Ｏポート用バッファについては、状態を状態
保存ファイル３２に保存するのは、初期状態から状態が
変更されたレジスタ，Ｉ／Ｏポート用バッファだけであ
り、メモリについては、ターゲットプログラムがロード
されたアドレス及びワークエリアの内の初期状態から状
態が変化したアドレスだけであるので、状態保存ファイ
ル３２に保存しておく状態情報の情報量を少ないものに
することができる。

【００３２】保存処理が終了すると、ＣＰＵ２は、シミ
ュレーション用プログラム１４に従ってターゲットプロ
グラム３１Ｐのアプリケーション部３１ｂを実行し、ア
プリケーション部３１ｂのデバッグを行う。アプリケー
ション部３１ｂの実行中、更新位置記憶回路４１は、更
新位置記憶テーブル４２中の各フラグＦＭ１〜ＦＭｉ，
ＦＲ１〜ＦＲｊ，ＦＢ１〜ＦＢｋの内、更新されたアド
レス，レジスタ，Ｉ／Ｏポート用バッファに対応するフ
ラグをオンにする。

【００３３】その後、再び、ターゲットプログラム３１
Ｐのアプリケーション部３１ｂからデバッグを行う場合
は、復元処理用プログラム１６に従った復元処理をＣＰ
Ｕ２に実行させ、ターゲットＣＰＵのメモリ，レジス
タ，Ｉ／Ｏポート用バッファの状態をアプリケーション
部３１ｂの実行開始直前の状態に復元する。

【００３４】即ち、ＣＰＵ２は、更新位置記憶テーブル
４２中のフラグがオンになっているアドレス，レジス
タ，Ｉ／Ｏポート用バッファについては、状態保存ファ
イル３２に保存されている更新位置記憶テーブル中の対
応するフラグがオンになっているか否かを判断し、オン
になっていると判断した場合は、その状態を状態保存フ
ァイル３２に保存されている状態に復元し、オフになっ
ていると判断した場合は、その状態を初期状態（例え
ば、０）に復元する。

【００３５】例えば、更新位置記憶テーブル４２中のレ
ジスタＲ１に対応するフラグＦＲ１がオンになっていれ
ば、状態保存ファイル３２に保存されている更新位置記
憶テーブルのフラグＲＦ１がオンになっているか否かを
判断し、オンになっている場合は、レジスタ部１２中の
レジスタＲ１に対応するアドレスのメモリ状態を状態保
存ファイル３２に保存されている状態に復元し、オフに
なっていると判断した場合は、その状態を初期状態に復
元する。

【００３６】その後、ＣＰＵ２はシミュレーション用プ
ログラム１４に従ってターゲットプログラム３１Ｐをア
プリケーション部３１ｂから実行する。

【００３７】

【発明の効果】以上説明したように本発明は、レジスタ
等の初期状態が決まっている資源については、ターゲッ
トプログラムを或る地点まで実行する間に状態が変更さ
れた資源の状態のみを状態保存ファイルに保存しておけ
ば良いので、全ての資源の状態を保存しておくことが必
要であった従来の技術に比較してファイル容量を少なく
することができる効果がある。

【００３８】更に、本発明は、ロードされるターゲット
プログラムによって初期状態が変わるアドレスが存在す
るメモリについては、ターゲットプログラムがロードさ
れたアドレスのメモリ状態と、ターゲットプログラムを
先頭部分から或る地点まで実行する間に状態が更新され
たアドレスのメモリ状態とを状態保存ファイルに保存し
ておけば良く、メモリ状態が更新されなかったワークエ
リアのアドレスについてはメモリ状態は保存しておく必
要がないので、メモリの全てのアドレスのメモリ状態を
保存しておくことが必要であった従来の技術に比較して
更にファイル容量を少なくすることができる。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】更新位置記憶テーブル４２の内容例を示す図で
ある。

【図３】実行形式ファイル３１に格納するターゲットプ
ログラムの一例を示す図である。

【図４】実施例の動作説明図である。

【符号の説明】

１…メモリ １１…メモリ部 １２…レジスタ部 １３…Ｉ／Ｏポート部 １４…シミュレーション用プログラム １５…保存処理用プログラム １６…復元処理用プログラム ２…ＣＰＵ ３…ファイル装置 ３１…実行形式ファイル ３２…状態保存ファイル ４…更新位置記憶装置 ４１…更新位置記憶回路 ４２…更新位置記憶テーブル

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 シミュレーション対象となるターゲット
   ＣＰＵのターゲットプログラムにかかる動作をシミュレ
   ーションするＣＰＵシミュレータに於いて、 前記ターゲットプログラムにかかる前記ターゲットＣＰ
   Ｕの動作をシミュレーションした時に状態が更新される
   可能性があり、且つ初期状態が決まっている前記ターゲ
   ットＣＰＵの資源それぞれについてのフラグを有する更
   新位置記憶テーブルと、 前記ターゲットプログラムにかかる前記ターゲットＣＰ
   Ｕの動作をシミュレーションしている時に前記資源の状
   態が更新された時、状態が更新された資源に対応する前
   記更新位置記憶テーブル中のフラグを更新済みを示すも
   のに変更する更新位置記憶回路と、 前記ターゲットプログラムが或る地点まで実行された時
   の前記更新位置記憶テーブルの内容と、前記更新位置記
   憶テーブル中のフラグが更新済みを示している資源の状
   態とを状態保存ファイルに保存すると共に、前記更新位
   置記憶テーブルをクリアする保存処理手段と、 前記ＣＰＵシミュレータの状態復元時、前記更新位置記
   憶テーブル中のフラグが更新済みを示している各資源に
   ついて、前記状態保存ファイルに保存されている対応す
   るフラグが更新を示している場合には、その状態を前記
   状態保存ファイルに保存されている状態に復元し、前記
   状態保存ファイルに保存されている対応するフラグが未
   更新を示している場合は、その状態を初期状態に復元す
   る復元処理手段とを備えたことを特徴とするＣＰＵシミ
   ュレータ。
2. 【請求項２】 前記資源はレジスタ或いは入出力ポート
   用バッファであることを特徴とする請求項１記載のＣＰ
   Ｕシミュレータ。
3. 【請求項３】 前記更新位置記憶テーブルは、前記ター
   ゲットプログラムがロードされる前記ターゲットＣＰＵ
   のメモリの各アドレス及び前記ターゲットプログラムが
   ワークエリアとして使用する前記ターゲットＣＰＵのメ
   モリの各アドレス毎のフラグを有し、 前記更新位置記憶回路は、前記ターゲットプログラムの
   ロード時、前記ターゲットプログラムがロードされたメ
   モリの各アドレスのフラグを更新済みを示すものに変更
   し、且つ、シミュレーションの実行時に前記メモリの状
   態が更新されたとき、その更新されたメモリのアドレス
   に対応するフラグが更新済みでなければ更新済みを示す
   ものに変更し、 前記保存処理手段は、前記ターゲットプログラムが或る
   地点まで実行された時、前記更新位置記憶テーブル中の
   フラグが更新済みを示している、前記ターゲットプログ
   ラムがロードされたアドレス及びメモリ状態が更新され
   たワークエリアのアドレスのメモリ状態を前記状態保持
   ファイルに保存し、 前記復元処理手段は、前記更新位置記憶テーブル中のフ
   ラグが更新済みを示している前記メモリの各アドレスに
   ついて、前記状態保存ファイルに保存されている対応す
   るフラグが更新を示している場合には、そのメモリ状態
   を前記状態保存ファイルに保存されている状態に復元
   し、前記状態保存ファイルに保存されている対応するフ
   ラグが未更新を示している場合は、そのメモリ状態を初
   期状態に復元することを特徴とする請求項２記載のＣＰ
   Ｕシミュレータ。