JP2697230B2 - デバッグ支援装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ソフトウエアを開発する時のデバッグを
容易にするデバッグ支援装置に関するものである。

〔従来の技術〕

プログラムを開発する際には、開発したプログラムが
正しく動作しているかどうかをチェックする必要があ
る。プログラムの不具合の原因をバグといい、そのバグ
を取り除く作業をデバッグという。プログラムの不具合
の原因を突き止めるには、プログラムを実際に実行さ
せ、プログラムの動作がおかしくなっている場所を特定
し、そこにおけるプログラムの状態を調べる必要があ
る。このような作業を支援するツールをデバッガとい
う。おかしくなっている場所を特定するには、被デバッ
グプログラムを１命令づつ実行（ステップ実行）し、レ
ジスタの内容やメモリの内容をチェックすることが不可
欠になる。以下、従来のデバッグ支援装置におけるステ
ップ実行の例について説明する。

第３図は従来のデバッグ支援装置の構成を説明するブ
ロック図である。

図において、１は中央処理装置（CPU）、２はプログ
ラムの実行空間を選択する実行空間選択ビット、３はト
レース・トラップ（１命令終了トラップ）の発生の有無
を判断する決定ビット（以下、トレース・ビットとい
う）、４は１命令の実行が終了した時トレース・ビット
３がセットされていればトレース・トラップを発生させ
るトレース・トラップ発生手段、５はバス、６はバグ
（プログラムのミス）を含んでいる被デバッグプログラ
ムであり、７は前記被デバッグプログラム６をステップ
実行させ、そのときのレジスタの内容やメモリの内容を
表示させること等を行うデバッガであり、８はメモリで
ある。

次に、第４図に示したフローチャートおよび第５図を
参照しながら上記デバッグ支援装置の動作について説明
する。

第４図は、第３図に示したデバッグ支援装置の処理手
順の一例を示すフローチャートである。なお、（１）〜
（８）は各ステップを示す。

先ず、デバッガ７は被デバッグプログラム６のトレー
ス・ビット３をメモリ８上にセットし（１）、被デバッ
グプログラム６の実行空間選択ビット２をセットする
（２）。次いで、被デバッグプログラム６の実行アドレ
スをメモリ８上にセットし（３）、スタックポインタを
第５図に示すようにセットする（４）。ここで、RT（リ
ターン・トラップ）命令等を実行することにより、被デ
バッグプログラム６を実行させる（５）。RT命令はスタ
ック上にセーブされたトレース・ビット３や実行空間選
択ビット2,実行アドレスをCPU1のトレース・ビット３や
実行空間選択ビット2,プログラムカウンタにセットする
命令である。つまり、RT命令はスタック上にセーブされ
たPC（プログラムカウンタ）やプログラム実行空間選択
ビット２等の情報をストアし、元のプログラム実行状
態、すなわち、割込みや例外、ソフトウエアトラップな
どを受け付けた状態に戻す命令である。RT命令を実行し
た結果、被デバッグプログラム６が実行されるが、被デ
バッグプログラム６を１命令実行したところで、トレー
ス・ビット３がセットされているため、トレース・トラ
ップ発生手段４によりトラップが発生する（６）。その
結果、デバッガ７に制御が移り（７）、デバッガ７によ
り被デバッグプログラム６のレジスタの内容やメモリ８
の内容をチェックすることができる（８）。

〔発明が解決しようとする課題〕

従来のデバッグ支援装置では、例えばRT命令のよう
に、命令を実行した結果トレース・ビット３が書き換わ
ってしまう命令をステップ実行しようとすると、トレー
ス・トラップがかからない可能性がある。RT命令をステ
ップ実行した場合の上記デバッグ支援装置の動作を、第
６図に示すフローチャートを参照しながら説明する。

第６図は、従来のデバッグ支援装置におけるRT命令の
デバッグ処理手順の一例を説明するフローチャートであ
る。なお、（１）〜（７）は各ステップを示す。

先ず、デバッガ７は被デバッグプログラム６のトレー
ス・ビット３をメモリ８上にセットし（１）、被デバッ
グプログラム６の実行空間選択ビット２をセットする
（２）。次に、被デバッグプログラム６の実行アドレス
をメモリ８上にセットし（３）、スタックポインタを第
５図に示すようにセットする（４）。

ここで、RT（リターン・トラップ）命令等を実行する
ことにより、被デバッグプログラム６を実行させる
（５）。RT命令を実行した結果、被デバッグプログラム
６が実行されるが、被デバッグプログラム６もRT命令で
ある。この被デバッグプログラム６のRT命令を実行する
前はトレース・ビット３がセットされているが、このRT
命令を実行すると実行空間選択ビット２やトレース・ビ
ット3,プログラムカウンタ等が書き換わってしまう。そ
の結果、被デバッグプログラム６のRT命令実行後はトレ
ース・ビット３がクリアされる可能性がある（６）。ト
レース・ビット３がクリアされればトレース・トラップ
発生手段４によってトラップは発生せず（７）、被デバ
ッグプログラム６がそのまま実行される。

このように、従来のデバッグ支援装置はRT命令等のト
レース・ビット３を書き換える命令をステップ実行でき
ない等の問題点があった。また、プログラム実行空間を
切り換える命令は、トレース・ビット３も書き換えるの
が普通である。従って、このような命令がステップ実行
できなければ、二以上のプログラム実行空間に置かれ、
かつプログラム実行空間が度々換わるプログラムをデバ
ッグする場合に不具合を生じる等の問題点があった。

この発明は、上記の問題点を解決するためになされた
もので、プログラム実行空間を切り換える命令を実行し
た際に、プログラム実行空間を切り換える命令を実行す
る前のトレース・トラップの発生を決定するビットのセ
ット状態に基づいて新しいプログラム実行空間における
トレース・トラップの発生を決定するビットのセット状
態を決定することにより、RT命令のようにトレース・ビ
ットを書き換える命令もステップ実行しながら効率的に
デバッグ処理を実行できるデバッグ支援装置を得ること
を目的とする。

〔課題を解決するための手段〕

この発明に係るデバッグ支援装置は、プログラム実行
空間を切り換える命令を実行した際に、前記プログラム
実行空間を切り換える命令を実行した際に、前記プログ
ラム実行空間を切り換える命令を実行する直前の前記決
定ビットがセットされていないときは、新しいプログラ
ム実行空間における決定ビットの設定を行い、前記決定
ビットがセットされているときは、前記プログラム実行
空間を切り換える命令を実行する前の決定ビットと前記
新しいプログラム実行空間における決定ビットとに基づ
いて決定ビットの設定を行う決定手段を設けたものであ
る。

〔作用〕

この発明においては、プログラム実行空間を切り換え
る命令を実行した際に、決定手段はプログラム実行空間
を切り換える命令を実行する前の決定ビットのセット状
態に基づいて新しいプログラム実行空間における決定ビ
ットのセット状態を選択的に決定し、プログラム実行空
間を切り換える命令を含む１命令の実行終了毎にトラッ
プ発生手段によるトラップ処理を発生させる。

〔実施例〕

第１図はこの発明の一実施例を示すデバッグ支援装置
の構成を説明するブロック図であり、１はCPU、９はト
レース・ビットセット選択手段で、前記トレース・ビッ
ト３を書き換える命令を実行する際に、旧トレース・ビ
ットと新トレース・ビットの論理和をとったものをトレ
ース・ビット３にするか、新トレース・ビットをそのま
まセットするかを選択する。この実施例において、トレ
ース・ビットセット選択手段９はトレース・ビット選択
ビットとして機能させ、このビットが立っていればトレ
ース・ビット３を書き換える命令を実行する際に、旧ト
レース・ビットと新トレース・ビットの論理和をとった
ものをトレース・ビット３にセットし、このビットがク
リアしてあれば、新トレース・ビットをそのままセット
するものとする。

このようにこの発明に係るデバッグ支援装置において
は、プログラム実行空間を切り換える命令を実行した際
に、決定手段（この実施例ではトレース・ビットセット
選択手段９）はプログラム実行空間を切り換える命令実
行前の決定ビット（トレース・ビット３）のセット状態
に基づいて新しいプログラム実行空間におけるトレース
・ビット３のセット状態を選択的に決定し、プログラム
実行空間を切り換える命令を含む１命令の実行終了毎に
トラップ発生手段（トレース・トラップ発生手段４）に
よるトラップ処理を確実に実行させる。

次に、第２図に示すフローチャートを参照しながらこ
の発明に係るデバッグ支援装置におけるデバッグ処理動
作について説明する。

第２図はこの発明に係るデバッグ支援装置におけるデ
バッグ処理手順の一例を示すフローチャートである。な
お、（１）〜（11）は各ステップを示す。

先ず、デバッガ７は被デバッグプログラム６のトレー
ス・ビット３をメモリ８上にセットし（１）、被デバッ
グプログラム６の実行空間選択ビット２をセットする
（２）。次に、被デバッグプログラム６の実行アドレス
をメモリ８上にセットし（３）、スタックポインタを第
５図に示すようにセットする（４）。そして、トレース
・ビットセット選択ビット９をセットする（５）。ここ
で、RT（リターン・トラップ）命令等を実行することに
より（６）、被デバッグプログラム６を実行させる。

RT命令を実行した結果、被デバッグプログラム６が実
行されるが、被デバッグプログラム６もRT命令である。
この被デバッグプログラム６のRT命令を実行する際に、
トレース・ビットセット選択ビット９がセットされてい
るかどうかを判断し（７）、この判断がYES（トレース
・ビットセット選択ビット９がセットされているので）
となり、旧トレース・ビットと新トレース・ビットの論
理和がトレース・ビット３にセットされる（８）。

一方、ステップ（７）の判断でNOの場合は、新トレー
ス・ビットをセットする（９）。

続いて、旧トレース・ビット（被デバッグプログラム
６のRT命令を実行する以前のトレース・ビット３）がセ
ットされているため、被デバッグプログラム６のRT命令
を実行後のトレース・ビット３もセットされる。トレー
ス・ビット３がセットされているので、トレース・トラ
ップ発生手段４によってトレース・トラップが発生し
（10）、デバッガ７に制御が戻る。従って、デバッガ７
を使って被デバッグプログラム６のレジスタの内容やメ
モリ８の内容をチェックすることができる（10）。

〔発明の効果〕

以上説明したように、この発明は前記プログラム実行
空間を切り換える命令を実行した際に、前記プログラム
実行空間を切り換える命令を実行する直前の前記決定ビ
ットがセットされていないときは、新しいプログラム実
行空間における決定ビットの設定を行い、前記決定ビッ
トがセットされているときは、前記プログラム実行空間
を切り換える命令を実行する前の決定ビットと前記新し
いプログラム実行空間における決定ビットとに基づいて
決定ビットの設定を行う決定手段を設けたので、決定ビ
ットを書き換える命令の実行を終了した際に、常にトレ
ース・トラップを発生させることができ、決定ビットを
書き換える命令をステップ実行させてデバッグを行うこ
とが可能となる。従って、デバッグを行っている最中
に、トレース・ビットを書き換える命令を不注意にステ
ップ実行させた場合に、トレース・トラップが発生せ
ず、デバッグを最初からやり直すという事態を回避で
き、プログラムのデバッグ効率を大幅に向上できる効果
を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すデバッグ支援装置の
構成を説明するブロック図、第２図はこの発明に係るデ
バッグ支援装置におけるデバッグ処理手順の一例を示す
フローチャート、第３図は従来のデバッグ支援装置の構
成を説明するブロック図、第４図は、第３図に示したデ
バッグ支援装置の処理手順の一例を示すフローチャー
ト、第５図は命令実行前のスタックポインタとメモリ内
容との相対関係を説明する相関図、第６図は従来のデバ
ッグ支援装置におけるRT命令のデバッグ処理手順の一例
を説明するフローチャートである。 図中、１はCPU、２は実行空間選択ビット、３はトレー
ス・ビット、４はトレース・トラップ発生手段、５はバ
ス、６は被デバッグプログラム、７はデバッガ、８はメ
モリ、９はトレース・ビットセット選択手段である。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】二以上のプログラム実行空間を切り換える
   命令を含む１命令の実行終了毎にトラップ処理を発生さ
   せるトラップ発生手段と、このトラップ発生手段による
   トラップ処理の発生を決定する決定ビットを有し、この
   決定ビットがプログラム実行空間毎に独立しているデバ
   ッグ支援装置において、前記プログラム実行空間を切り
   換える命令を実行した際に、前記プログラム実行空間を
   切り換える命令を実行する直前の前記決定ビットがセッ
   トされていないときは新しいプログラム実行空間におけ
   る決定ビットの設定を行い、前記決定ビットがセットさ
   れているときは、前記プログラム実行空間を切り換える
   命令を実行する前の決定ビットと前記新しいプログラム
   実行空間における決定ビットとに基づいて決定ビットの
   設定を行う決定手段を具備したことを特徴とするデバッ
   グ支援装置。