JP2003281076A

JP2003281076A - Ｄｍａコントローラの不正アクセス検出装置、不正アクセス検出方法およびそのプログラム

Info

Publication number: JP2003281076A
Application number: JP2002087963A
Authority: JP
Inventors: Eiji Sato; 英司佐藤
Original assignee: Renesas Micro Systems Co Ltd
Current assignee: Renesas Micro Systems Co Ltd
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2003-10-03

Abstract

(57)【要約】【課題】ＤＭＡ不正アクセスの発生を実際のＤＭＡ転送
が行われる前に検出することにより、その発生原因の特
定を容易にする。【解決手段】ＤＭＡコントローラ１０８のＤＭＡ設定レ
ジスタの内容をＤＭＡレジスタ監視部１０１にて、あら
かじめトリガ条件設定手段１００によりトリガ条件設定
レジスタ１０７に設定した内容と比較することによりＤ
ＭＡレジスタ監視割り込み信号１１５の不正転送検出を
実際にＤＭＡ転送が行われる以前に行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は本発明はコントロー
ラを内蔵したマイクロコンピュータ用の開発支援装置に
おけるＤＭＡコントローラの不正アクセス検出装置およ
び不正アクセス検出方法に係わり、特にＤＭＡ不正アク
セスの発生原因の特定が容易にできるように改善したＤ
ＭＡコントローラの不正アクセス検出装置および不正ア
クセス検出方法に関する。

【０００２】

【従来の技術】近年、半導体素子の微細化技術の進展に
伴い、これらの半導体素子で構成したメモリ、マイクロ
コンピュータ等の半導体装置（ＬＳＩ）の機能も複雑、
かつ大規模化している。例えば、マイクロコンピュータ
に搭載されるＲＯＭのプログラム容量も年々増大してお
り、マイクロコンピュータを搭載するマイコン応用製品
開発も仕様の複雑化とともにプログラム容量の増加によ
る開発時間も当然のことながら増大してきているが、市
場の要求に答えるためには、複雑化したプログラム開発
に短時間で対処しなければならないため、効率的なマイ
クロコンピュータをデバッグするための開発支援装置が
必要となる。

【０００３】一般に、プログラムはコーディング、アセ
ンブルおよびデバッグを繰り返し行って完成するが、コ
ーディング終了後、ホストマシンのエディタを用いてソ
ース・プログラムを作成し、その後ソース・プログラム
のアセンブルを行う。

【０００４】アセンブル結果にエラーがあれば、再びエ
ディタでエラー箇所を修正し、アセンブルを行う処理の
繰り返しでエラーを取り除いた後に、デバッグ処理を行
う。

【０００５】このデバッグにはインサーキット・エミュ
レータ等のデバッガを使用し、プログラムの流れ、割り
込みや入出力の非同期関係の検証を行った後、プログラ
ムをライタを用いて不揮発性半導体メモリに書き込み、
評価ツールに搭載した実際のマイクロコンピュータを動
作させながらデバッグを行っている。

【０００６】デバッガは、ホストマシンにより設定され
たオブジェクト・プログラムをターゲット・システムと
接続し、プログラムを実行させながらそのデバッグに使
用するが、そのデバッガには、例えば、１命令ずつプロ
グラムを実行する１ステップ動作、指定のアドレスまで
実行するブレーク動作、マイクロコンピュータの内部レ
ジスタおよびメモリ内容の表示、変更等の機能を備え、
これらの機能の組み合わせでデバッグを行っている。

【０００７】一般に、ソース・コードはコンパイラ・プ
ログラムによってアセンブリ言語に変換される。このア
センブリ言語はオブジェク・トコードと呼ばれる２進形
式のコードでコンピュータに所望の処理を実行させるた
めの機械語である。

【０００８】このオブジェクト・プログラムで記述され
たプログラムのエラーを発見して修正するためのツール
として上述したデバッガがあり、実行中の対象プログラ
ムの動作を一時停止させ、所定のコードがどのようにユ
ーザーシステムに作用しているかを検証する。

【０００９】これらのユーザシステムはソース・コード
で定義され、その値は上述したプログラムが正常に動作
しないときに、その原因究明の手がかりとしてユーザに
寄与するものである。

【００１０】上述したこの種の従来のデバッグ方式の一
例が特開平１１−３０６０９５号公報に記載されてい
る。同公報記載のデータ処理装置におけるデバッグ方式
の構成を後述する本発明の構成に対応させて示した図１
０を参照すると、この従来のＤＭＡ不正アクセス検出方
法は、あらかじめトリガ条件設定手段６００によりバス
アドレス監視部６０２にあるトリガ条件設定レジスタ６
０３にトリガ条件を設定しておく。

【００１１】中央演算処理装置（以下、ＣＰＵと称す）
６１８のプログラム実行により、ＤＭＡコントローラ
（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓｓＣｏｎ
ｔｒｏｌｌｅｒ）６１０の転送先アドレスレジスタ６１
１、転送元アドレスレジスタ６１２、転送カウンタレジ
スタ６１３および転送モードレジスタ６１４に設定が行
われる。

【００１２】実際にＤＭＡ転送が始まると、ＤＭＡコン
トローラ６１０で生成されるＲＡＭ６１６のアクセスサ
イクルに応答して、バスアドレス６１５を加算器（以
下、ＡＤＤと称す）６０６で＋１した値の信号６０７と
トリガ条件設定レジスタ６０３に格納されている値６０
９とを比較器（以下、ＣＭＰと称す）６０８により比較
する。

【００１３】ＣＭＰ６０８における比較結果が一致した
場合、バスアドレス監視部６０２はバスアドレス監視割
り込み信号６１７を出力する。このバスアドレス監視割
り込み信号６１７に応答して、ＣＰＵ６１８は、割り込
みハンドラ遷移信号６１９を発生して割り込みハンドラ
６２０に制御を移しデバッグ処理を行わせる。

【００１４】さらに、バスアドレス監視割り込み信号６
１７に応答して、トレース機能６２１はその動作停止を
行なうことによりトレースメモリ６２２への書き込みを
停止する。

【００１５】上述したトレースメモリ６２２への書き込
み動作の比較タイミングチャートを示した図１１（ａ）
およびトレースデータ記録状態を示した図１１（ｂ）を
併せて参照すると、図１１（ａ）においてはＤＭＡの設
定から実際のＤＭＡ転送が行われるまでの流れを示して
おり、ここでＣＰＵ計算処理期間７００においてＤＭＡ
コントローラの各レジスタへの設定内容が決定される。

【００１６】その後、ＤＭＡコントローラに設定する動
作が第１の設定期間７０１で行われ、その設定終了後に
転送許可処理期間７０２になると、第１の転送期間７０
３が発生して順次転送が行われる。

【００１７】ここでは第Ｎの転送期間７０４までの転送
処理が行われ、第Ｎの転送期間７０４の処理動作により
プログラム破壊が発生したものとして以下の説明をす
る。

【００１８】図１１（ａ）にて発生した状況をトレース
メモリに記録した例を図１１（ｂ）に示してある。一般
的に、全てのトレース情報を記録するだけのメモリ資源
を開発支援装置システム上に用意することは困難であ
る。

【００１９】このため、トレースの記録内容７０６には
ＣＰＵ計算７００から転送Ｎ（７０４）の１つ前の転送
までの全てを記録できることもあれば、図１１（ｂ）の
ように、問題が発生した転送Ｎの１つ前の転送までは保
存できる（記録内容７０６）が、ＣＰＵ計算や設定１の
内容を記録できない（未記録内容７０５）こともある。

【００２０】

【発明が解決しようとする課題】上述したように従来の
デバッグ方式では、プログラムデバッグにおいて問題が
発生した場合に、ＣＰＵの挙動を観測するための条件を
設定し、条件成立期間のプログラム実行内容を記録した
り（トレース機能）、プログラム実行を一時停止してＣ
ＰＵの状態を観測することにより問題の解析を行ってい
る。

【００２１】しかし、今日ではＣＰＵを含むシステムは
複雑化、巨大化する傾向にあり、複数のＣＰＵやその他
のプロセッサ（例えばＤＳＰ）などの同時デバッグ環境
が必要となってきている。

【００２２】その一環でデータの引き渡しにＤＭＡ転送
を使用することが多くなり、その使用方法も多様化、複
雑化している。このためＤＭＡコントローラの設定に関
するプログラムデバッグ効率の向上が求められている。

【００２３】従来のＤＭＡコントローラの設定に関する
プログラムデバッグにおいては、プログラムをコンパイ
ルする時に、コンパイラがプログラムの設定ミスを確認
する以外は、実際にＤＭＡコントローラを動作させ、Ｄ
ＭＡ転送を行うことにより問題点を再現させ、その挙動
を観測することにより行ってきた。

【００２４】この場合、コンパイラの設定確認内容は、
プログラム中にＤＭＡコントローラの転送設定レジスタ
への設定内容が明示的に含まれていないと確認できな
い。従ってプログラム中で設定内容を演算する場合や、
外部からのデータ入力により設定値を決定する場合には
この方法では不正アクセスを検出することはできない。

【００２５】コンパイラによる確認ができない場合に
は、実際にマイクロコンピュータを動作状態にしてお
き、トレース機能を用いて問題が発生した所から溯って
内容を確認したり、プログラム実行を一時停止してＣＰ
Ｕの状態を確認する。

【００２６】しかし、この方法では現象確認のために現
象が発生するまでトレース機能やプログラム停止の作業
を繰り返し行わなければならず、プログラム問題の根本
原因特定をするための手間がかかる上に、時間もかかり
すぎる。

【００２７】このため、ＤＭＡ設定レジスタへの設定の
後、ＤＭＡ転送サイクルだけをトレースして確認すると
いった方法を用いてデバッグする。この方法では問題が
発生するまで実際にマイクロコンピュータを動作させな
くてはならないこと、ＤＭＡ設定レジスタへの設定毎に
内容の確認をしなければならないという問題が発生す
る。

【００２８】また、実際に問題となる現象を再現させる
とＤＭＡ転送によりプログラムを破壊することもあり、
プログラムの再設定などの作業が入るため、更に非効率
的な状況になってしまう。

【００２９】従来の条件設定方法では、実際にＤＭＡ転
送を行うが、問題が発生する直前で監視結果によりＤＭ
Ａ転送を停止するため、複数回のＤＭＡ転送によりプロ
グラムが破壊されてしまう様なことに起因したデバッグ
効率の低下は避けることができる。

【００３０】しかし、１回目のＤＭＡ転送時にプログラ
ムを破壊してしまう設定の場合には、この限りではな
い。前述したプログラム破壊の問題を除いた場合でも、
問題発生時点でのトレース機能停止を行った場合には、
ＤＭＡ転送サイクルそのものの情報が記録されるため、
設定内容などの直接的な情報が残らない。

【００３１】上述の手法では、問題になるＤＭＡ転送発
生時に記録停止を行うので、トレースに記録される内容
が多数あり、どの様な原因で問題が発生するのかを特定
するのが難しくなる。

【００３２】通常、プログラム停止やトレースの制御に
ついてはＣＰＵやＤＭＡコントローラのバス（アドレ
ス、データ、制御信号）を監視している。このために多
数のプログラム実行を経た後にＤＭＡ転送によるプログ
ラム不具合が発生する。

【００３３】この場合、限られた容量のトレースメモリ
では多数のプログラム実行全ての内容を記録することが
できない。このためトレースメモリの容量を増加させた
り、複雑な条件設定が可能となる様に、多数の比較回路
を用意する必要がある。

【００３４】その反面、プログラム不具合解析は、これ
らの多数の機能を駆使して行わなければならず、しか
も、多数の場合間接的な情報に頼っての作業となるため
に時間がかかることになる。

【００３５】本発明の目的は、上述した従来の欠点に鑑
みなされたものであり、ＤＭＡコントローラの不正アク
セス発生を、実際のＤＭＡ転送が行われる前に検出する
ことにより、その発生原因の特定を容易にすることや、
プログラムやデータの破壊を防ぐことによりプログラム
環境の再構築が削減され、その結果によるプログラムデ
バッグ装置の操作性向上と、プログラム生産性向上の実
現方法を提供することにある。

【００３６】

【課題を解決するための手段】中央演算処理装置と、デ
ィー・エム・エー（ＤＭＡ）コントローラの有するデー
タ転送設定レジスタ内容を監視するとともに、前記デー
タ転送設定レジスタ内容が外部から与えるトリガ条件と
一致した場合に、不正アクセス検出信号を出力するＤＭ
Ａレジスタ監視部と、不正アクセス条件を設定するため
のトリガ条件設定手段とを備えたことを特徴とする。

【００３７】本発明のＤＭＡコントローラの不正アクセ
ス検出装置の他の特徴は、中央演算処理装置と、ディー
・エム・エー（ＤＭＡ）コントローラが備えるデータ転
送設定レジスタ内容を監視するとともに、前記データ転
送設定レジスタ内容が外部から与えるトリガ条件と一致
した場合に、前記中央演算処理装置の動作を記録するト
レース回路の動作停止信号を出力するＤＭＡレジスタ監
視部と、不正アクセス条件を設定するためのトリガ条件
設定手段とを備えたことにある。

【００３８】本発明のＤＭＡコントローラの不正アクセ
ス検出装置のまた他の特徴は、中央演算処理装置と、デ
ィー・エム・エー（ＤＭＡ）コントローラが備える転送
設定レジスタ内容を監視するとともに、外部から与える
トリガ条件と一致した場合に、前記中央演算処理装置へ
の割り込み信号を出力するＤＭＡレジスタ監視部と、前
記割り込み信号発生時に分岐するデバッグハンドラと、
不正アクセス条件を設定するためのトリガ条件設定手段
とを備えたことにある。

【００３９】本発明のＤＭＡコントローラの不正アクセ
ス検出装置のさらに他の特徴は、中央演算処理装置と、
ディー・エム・エー（ＤＭＡ）コントローラが備える転
送設定レジスタ内容を監視するとともに、転送先アドレ
スおよび転送元アドレスの監視結果が共に不正アドレス
を検出したときとさらに転送モードレジスタの監視結果
も併せて不正アドレスを検出したときと転送モードレジ
スタおよび転送先アドレスレジスタの監視結果が不正ア
ドレスを検出したときとのそれぞれの特定条件の下で不
正アクセス検出信号を出力するＤＭＡレジスタ監視部と
を備えたことにある。

【００４０】本発明のＤＭＡコントローラの不正アクセ
ス検出装置のさらにまた他の特徴は、中央演算処理装置
と、主記憶手段のＲＡＭと、前記中央演算処理装置のプ
ログラム実行によりそれぞれ対応する値が設定される、
転送先アドレスレジスタと転送元アドレスレジスタと転
送カウンタレジスタと転送モードレジスタとを有するＤ
ＭＡコントローラと、予め定める不正アクセス境界アド
レスを設定するためのトリガ設定信号を出力するトリガ
条件設定手段と、前記トリガ設定信号により前記不正ア
クセス境界アドレスが設定されるトリガ条件設定レジス
タと前記転送先アドレスレジスタおよび前記転送カウン
タレジスタの内容を加算する加算器とその加算器の加算
結果で得られる転送終了信号および前記転送カウンタレ
ジスタの内容を前記不正アクセス境界アドレスとそれぞ
れ比較し、それぞれの比較結果が一致したとき、前記加
算結果の転送終了信号が大きいときまたは前記転送カウ
ンタレジスタの内容が大きいときのいずれかで、それぞ
れ割込み信号を前記中央演算処理装置および前記トレー
スメモリへ出力する比較器とを有するＤＭＡレジスタ監
視手段とを備えることにある。

【００４１】また、前記不正アクセス境界アドレスを示
す信号は、１アドレス、アドレス範囲または複数のアド
レス範囲の何れにも対応することができる。

【００４２】さらに、前記トレースメモリは、前記中央
演算処理装置の計算、前記ＤＭＡコントローラの各レジ
スタの設定、データ転送許可の各内容を順次記録し、前
記データ転送許可の内容が記録された時点で新たな書き
込みを禁止する機能を有することもできる。

【００４３】さらにまた、禁止された前記新たな書き込
みが、前記データ転送許可に対応して転送が予定された
データである。

【００４４】また、前記ＤＭＡレジスタ監視手段が、前
記トリガ設定信号により第１および第２の不正アクセス
境界アドレスが設定されるトリガ条件設定レジスタと、
前記転送先アドレスレジスタおよび前記転送カウンタレ
ジスタの内容を加算する第１の加算器と、その加算結果
で得られる第１の転送終了信号および前記転送先アドレ
スレジスタの内容を前記第１の不正アクセス境界アドレ
スとそれぞれ比較し、それぞれの比較結果が一致したと
き、前記第１の転送終了信号が大きいときまたは前記転
送先アドレスレジスタの内容が小さいときのいずれか
で、それぞれ第１の割込み信号を発生する第１の比較器
と、前記転送元アドレスレジスタおよび前記転送カウン
タレジスタの内容を加算する第２の加算器と、その加算
結果で得られる第２の転送終了信号および前記転送元ア
ドレスレジスタの内容を前記第２の不正アクセス境界ア
ドレスとそれぞれ比較し、それぞれの比較結果が一致し
たとき、前記第２の転送終了信号が大きいときまたは前
記転送元アドレスレジスタの内容が小さいときのいずれ
かで、それぞれ第２の割込み信号を発生する第２の比較
器と、前記第１および前記第２の割込み信号が共に不正
アクセス検出状態の時にＤＭＡレジスタ割込み信号を発
生する論理回路と、を備えることもできる。

【００４５】さらに、前記転送元アドレスおよび前記転
送先アドレスの双方に起因して発生する不正アクセスの
検出機能を有することもできる。

【００４６】さらにまた、前記第１および前記第２の不
正アクセス境界アドレスを示す信号は、１アドレス、ア
ドレス範囲または複数のアドレス範囲の何れにもそれぞ
れ対応することもできる。

【００４７】また、前記ＤＭＡレジスタ監視手段が、前
記トリガ設定信号により第１、第２および第３の不正ア
クセス境界アドレスが設定されるトリガ条件設定レジス
タと、前記転送先アドレスレジスタおよび前記転送カウ
ンタレジスタの内容を加算する第１の加算器と、その加
算結果で得られる第１の転送終了信号および前記転送先
アドレスレジスタの内容を前記第１の不正アクセス境界
アドレスとそれぞれ比較し、それぞれの比較結果が一致
したとき、前記第１の転送終了信号が大きいときまたは
前記転送先アドレスレジスタの内容が小さいときのいず
れかで、それぞれ第１の割込み信号を発生する第１の比
較器と、前記転送元アドレスレジスタおよび前記転送カ
ウンタレジスタの内容を加算する第２の加算器と、その
加算結果で得られる第２の転送終了信号および前記転送
元アドレスレジスタの内容を前記第２の不正アクセス境
界アドレスとそれぞれ比較し、それぞれの比較結果が一
致したとき、前記第２の転送終了信号が大きいときまた
は前記転送元アドレスレジスタの内容が小さいときのい
ずれかで、それぞれ第２の割込み信号を発生する第２の
比較器と、前記転送モードレジスタの内容を前記第３の
不正アクセス境界アドレスと比較し、比較結果が一致し
たとき第３の割込み信号を発生する第３の比較器と、前
記第１、前記第２および前記第３の割込み信号が共に不
正アクセス検出状態の時にＤＭＡレジスタ割込み信号を
発生する論理回路とを備えることもできる。

【００４８】さらに、前記ＤＭＡレジスタ監視手段が、
前記転送先アドレスレジスタから前記転送カウンタレジ
スタの内容を減算する減算器と、その減算結果の転送先
修正信号および前記転送元アドレスレジスタの内容を比
較し、その比較結果が一致したときまたは前記転送元ア
ドレスレジスタの内容が大きいときのいずれかで、それ
ぞれ割込み信号を発生する比較器と、前記転送モードレ
ジスタの内容と前記割込み信号が共に不正アクセス検出
状態の時にＤＭＡレジスタ割込み信号を発生する論理回
路とを備えることもできる。

【００４９】さらにまた、前記転送元アドレスが前記転
送先アドレスよりも上位側に設定されていて、前記転送
元アドレスは下位アドレスへ転送アドレスを変化させ、
前記転送先アドレスは上位アドレスへ変化させる場合に
発生する転送重複領域の発生状態を検出する機能を備え
る。

【００５０】本発明のＤＭＡコントローラの不正アクセ
ス検出方法は、中央演算処理装置と、ディー・エム・エ
ー（ＤＭＡ）レジスタ監視部とトリガ条件設定手段とを
有するＤＭＡコントローラとを備え、前記ＤＭＡコント
ローラの有するデータ転送設定レジスタ内容を監視する
とともに、前記データ転送設定レジスタ内容が外部から
与えられかつ前記トリガ条件設定手段に設定されたトリ
ガ条件と一致した場合に、前記ＤＭＡレジスタ監視部か
ら割込み信号を発生して不正アクセスを検出することを
特徴とする。

【００５１】本発明のＤＭＡコントローラの不正アクセ
ス検出方法の他の特徴は、中央演算処理装置と、前記中
央演算処理装置の動作を記録するトレース回路と、不正
アクセス条件を設定するためのトリガ条件設定手段を有
するディー・エム・エー（ＤＭＡ）レジスタ監視部と、
データ転送設定レジスタを有するＤＭＡコントローラと
を備え、前記データ転送設定レジスタ内容が前記中央演
算処理装置から与えられかつ前記トリガ条件設定手段に
設定されたトリガ条件と一致した場合に、前記ＤＭＡレ
ジスタ監視部から割込み信号を発生して前記トレース回
路の動作を停止させることにある。

【００５２】本発明のＤＭＡコントローラの不正アクセ
ス検出方法のまた他の特徴は、中央演算処理装置と、不
正アクセス条件を設定するためのトリガ条件設定手段を
有するディー・エム・エー（ＤＭＡ）レジスタ監視部
と、前記中央演算処理装置からデータが設定されるデー
タ転送設定レジスタを有するＤＭＡコントローラと、割
り込み信号発生時に分岐する不正アクセス解析用のデバ
ッグハンドラとを備え、前記データ転送設定レジスタ内
容を監視するとともに、前記トリガ条件設定手段に設定
されたトリガ条件と一致した場合に、前記ＤＭＡレジス
タ監視部から割込み信号を発生して前記デバッグハンド
ラに分岐することにある。

【００５３】本発明のＤＭＡコントローラの不正アクセ
ス検出方法のさらに他の特徴は、中央演算処理装置と、
トレースメモリを有するトレース手段と、主記憶手段の
ＲＡＭと、転送先アドレスレジスタと転送元アドレスレ
ジスタと転送カウンタレジスタと転送モードレジスタと
を有するディー・エム・エー（ＤＭＡ）コントローラ
と、トリガ条件設定手段と、トリガ条件設定レジスタと
前記転送先アドレスレジスタおよび前記転送カウンタレ
ジスタの内容を加算する第１の加算器とその加算器の加
算結果で得られる第１の転送終了信号および前記転送カ
ウンタレジスタの内容を前記不正アクセス境界アドレス
とそれぞれ比較し、比較結果が一致したときに割込み信
号を出力する第１の比較器とを有する第１のＤＭＡレジ
スタ監視手段とを用いて、前記トリガ条件設定手段によ
り前記トリガ条件設定レジスタに不正アクセス境界アド
レスを設定する処理ステップと、前記中央演算処理装置
のプログラム実行により前記ＤＭＡコントローラの前記
転送先アドレスレジスタ、前記転送元アドレスレジス
タ、前記転送カウンタおよび転送モードレジスタにそれ
ぞれ設定を行う処理ステップと、設定された前記転送先
アドレスレジスタの内容を読み出し前記第１の加算器お
よび前記第１の比較器に送る処理ステップと、前記転送
カウンタレジスタの内容を読み出し前記第１の比較器に
送る処理ステップと、前記第１の加算器が前記第１の転
送終了信号を前記第１の比較器に送る処理ステップと、
前記トリガ設定レジスタが不正アクセス境界アドレスを
前記第１の比較器に送る処理ステップと、前記第１の比
較器が前記転送先アドレスレジスタの内容および前記第
１の転送修了信号を前記不正アクセス境界アドレス信号
と大小比較し予め定める所定の条件に一致すると次のス
テップへ進み不一致なら前記ＤＭＡコントローラの各レ
ジスタへ設定するステップへ戻る大小判定処理ステップ
と、前記中央演算処理装置は前記割り込み信号を受け取
ると割り込みハンドラに遷移して処理を行い前記ＤＭＡ
の転送処理を停止させ、前記トレース手段は前記割り込
み信号を受け取ると前記トレースメモリへの書き込みを
停止する処理ステップとを備えることにある。

【００５４】また、前記予め定める所定の条件を求める
前記大小判定処理ステップは、前記不正アクセス境界ア
ドレス信号および前記第１の転送修了信号が等しいか、
前記不正アクセス境界アドレス信号より前記第１の転送
修了信号が大きい場合、あるいは前記不正アクセス境界
アドレスおよび前記転送先アドレスレジスタ信号が等し
いか、前記不正アクセス境界アドレス信号より前記転送
先アドレスレジスタ信号が小さい場合に、割り込み信号
を前記中央演算処理装置および前記トレースメモリに出
力する処理ステップとを備えることもできる。

【００５５】さらに、前記第１のＤＭＡレジスタ監視部
に代えて、第２の加算器と第２の比較器と多入力論理回
路とをさらに備える第２のＤＭＡレジスタ監視部を用い
て、前記転送先アドレスレジスタの内容を前記第２の比
較器に送る処理ステップと、前記転送カウンタレジスタ
および前記転送元アドレスレジスタそれぞれの内容を、
個別に前記第２の比較器に送る処理ステップと、前記第
２の加算器が前記転送元アドレスレジスタおよび前記転
送カウンタレジスタそれぞれの内容の加算結果で得られ
る第２の転送修了信号を前記第２の比較器に出力する処
理ステップと、前記第２の比較器が前記転送元アドレス
レジスタの内容および前記第２の転送修了信号を前記ト
リガ条件設定レジスタに新たに追加設定された第２の不
正アクセス境界アドレスと比較する処理ステップと、前
記第２の不正アクセス境界アドレスが、前記第２の転送
修了信号と等しいかまたは小さい場合、あるいは前記第
２の不正アクセス境界アドレスが、前記転送元アドレス
レジスタの内容と等しいかまたは大きい場合に、割り込
み信号を前記論理回路に出力する処理ステップと、前記
多入力論理回路が、前記第１および前記第２の比較器そ
れぞれの比較結果が共に不正アクセス検出状態であると
きに割り込み信号を出力する処理ステップとを、さらに
備えることもできる。

【００５６】さらにまた、前記第２のＤＭＡレジスタ監
視部に代えて、第３の比較器をさらに備える第３のＤＭ
Ａレジスタ監視部を用いて、前記第３の比較器が前記転
送モードレジスタの内容と前記トリガ条件設定レジスタ
に新たに追加設定された転送モード条件信号との比較結
果を前記論理回路に出力する処理ステップとをさらに備
えてもよい。

【００５７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照ししながら詳細に説明する。

【００５８】図１は本発明の第１の実施の形態を示す構
成図である。図２は本発明の第１の実施の形態の動作説
明用フローチャートである。図３（ａ）は本発明におけ
るＤＭＡ転送の説明用タイミングチャートであり、図３
（ｂ）は本発明におけるトレースメモリのトレースデー
タ記録状態を示す図である。

【００５９】まず、図１を参照すると、本発明における
ＤＭＡコントローラの不正アクセス検出装置は、トリガ
条件設定手段１００と、ＤＭＡレジスタ監視部１０１
と、その内部に備えるトリガ条件設定レジスタ１０２，
ＡＤＤ１０４およびＣＭＰ１０６と、主ＲＡＭ１１４
と、ＤＭＡコントローラ１０８と、その内部に備える転
送先アドレスレジスタ１０９，転送元アドレスレジスタ
１１０，転送アドレスレジスタ１１１および転送モード
レジスタ１１２と、ＣＰＵ１１６と、トレースメモリ１
２０と、割込みハンドラ１１８とを備える。

【００６０】すなわち、不正アクセス境界アドレス信号
１０３を出力するトリガ条件設定手段１００の出力端
は、ＤＭＡレジスタ監視部１０１のトリガ条件設定レジ
スタ１０２の入力端に接続される。トリガ条件設定レジ
スタ１０２の出力端は、ＣＭＰ１０６の一方の入力端に
接続され、不正アクセス境界アドレス信号１０７を出力
する。

【００６１】ＤＭＡコントローラ１０８の備える転送先
アドレスレジスタ１０９の出力端は、ＡＤＤ１０４およ
びＣＭＰ１０６それぞれの一方の入力端に共通に接続さ
れ、転送先アドレスレジスタ出力信号を転送する。

【００６２】転送カウンタレジスタ１１１の出力端は、
ＡＤＤ１０４の他方の入力端に接続される。ＤＭＡコン
トローラ１０８から主ＲＡＭ１１４にはバスアドレス１
１３が接続されている。

【００６３】ＡＤＤ１０４の出力端は、ＣＭＰ１０６の
一方の入力端に接続され、転送終了信号１０５を転送す
る。ＣＭＰ１０６の出力端は、ＣＰＵ１１６およびトレ
ース機能１１９にそれぞれ共通接続され、ＤＭＡレジス
タ監視割り込み信号１１５を転送する。ＣＰＵ１１６の
出力端は割込みハンドラ１１８に接続され、割込み信号
１１７を転送する構成である。

【００６４】図２を併せて参照すると、上述した構成を
備える本発明の第１の実施の形態における不正アドレス
検出方法は、トリガ条件設定手段１００によりＤＭＡレ
ジスタ監視部１０１のトリガ条件設定レジスタ１０２
に、トリガ設定信号１０３を与えて不正アクセス境界ア
ドレスを設定する（処理ステップＳ１）。

【００６５】ＣＰＵ１１６のプログラム実行によりＤＭ
Ａコントローラ１０８の転送先アドレスレジスタ１０
９、転送元アドレスレジスタ１１０、転送カウンタレジ
スタ１１１および転送モードレジスタ１１２にデータ設
定が行われる（処理ステップＳ２）。

【００６６】データ設定された転送先アドレスレジスタ
１０９の内容は、転送先アドレスレジスタ信号１２１に
よりＤＭＡレジスタ監視部１０１のＡＤＤ１０４および
ＣＭＰ１０６に取り込まれる（処理ステップＳ３）。

【００６７】転送カウンタレジスタ１１１の内容は、転
送カウンタレジスタ信号１２２によりＡＤＤ１０４に取
り込まれる（処理ステップＳ４）。

【００６８】ＡＤＤ１０４は、転送先アドレスレジスタ
信号１２１と転送カウンタレジスタ信号１２２の内容と
を加算して転送修了信号１０５をＣＭＰ１０６に出力す
る（処理ステップＳ５）。

【００６９】トリガ設定レジスタ１０２に設定された不
正アクセス境界アドレスは、トリガ設定レジスタ１０２
の出力信号１０７としてＣＭＰ１０６に送られる（処理
ステップＳ６）。

【００７０】ＣＭＰ１０６は、転送先アドレスレジスタ
信号１２１および転送修了信号１０５を、不正アクセス
境界アドレス信号１０７と比較する（処理ステップＳ
７）。

【００７１】不正アクセス境界アドレス信号１０７と転
送修了信号１０５の内容とが等しいか、不正アクセス境
界アドレス信号１０７よりも転送修了信号１０５が大き
い場合、あるいは不正アクセス境界アドレス信号１０７
と転送先アドレスレジスタ信号１２１とが等しいか、不
正アクセス境界アドレス信号１０７よりも転送先アドレ
スレジスタ信号１２１が小さい場合に、ＤＭＡレジスタ
監視割り込み信号１１５をＣＰＵ１１６とトレース機能
１１９に出力する（処理ステップＳ８）。

【００７２】この場合に、不正アクセス境界アドレス信
号１０７は１アドレスを示すものでも、アドレス範囲を
現すものでも、更に複数のアドレス範囲を表すものでも
かまわない。

【００７３】ＣＰＵ１１６は、ＤＭＡレジスタ監視割り
込み信号１１５を受け取ると、割り込みハンドラ遷移信
号１１７により割り込みハンドラ１１８に遷移し処理を
行い、ＤＭＡの転送処理を停止する。

【００７４】トレース機能１１９は、ＤＭＡレジスタ監
視割り込み信号１１５を受け取ると、トレースメモリ１
２０への書き込みを停止する（処理ステップＳ９）。

【００７５】ここで、上述した処理動作におけるトレー
スメモリ１２０への書き込み動作を説明する。

【００７６】図３（ａ）を参照すると、ＤＭＡの設定か
ら実際のＤＭＡ転送が発生するまでの流れを示してあ
る。まずＣＰＵ計算２００により、ＤＭＡコントローラ
１０８の転送先アドレスレジスタ１０９，転送元アドレ
スレジスタ１１０，転送カウンタレジスタ１１１および
転送モードレジスタ１１２にそれぞれ設定する値が算出
される。

【００７７】次に設定１（２０１）により各ＤＭＡレジ
スタへの書き込みが行なわれる。この書き込み期間にＡ
ＤＤ１０４の加算処理が行われている。

【００７８】転送許可２０２が行なわれると同時に、Ｃ
ＭＰ１０６の動作が行われているのでＤＭＡレジスタ監
視割り込み信号１１５の発行が可能となる。

【００７９】次の転送１（２０３）から転送Ｎ（２０
４）が発生する前に割り込み処理に遷移することができ
る。

【００８０】この場合、図１の主ＲＡＭ１１４に対する
バスアドレス１１３は発生しない。

【００８１】図３（ｂ）は図３（ａ）の流れが発生した
時のトレースメモリ１２０への書き込み内容を示してい
る。

【００８２】記録内容２０５は、ＣＰＵ計算、設定１、
転送許可の内容が順次記録され、転送許可が記録された
時点でトレース記録動作が停止され、トレースメモリ１
２０への新たな書き込みは行なわれない。このためここ
では転送１から転送Ｎとなる未記録内容２０６に相当す
るデータが記録されない。

【００８３】次に、本発明の第２の実施の形態を説明す
る。

【００８４】第２の実施の形態の構成を示した図４を参
照すると、上述した図１に示す第１の実施の形態におけ
る構成との相違点は、ＤＭＡレジスタ監視部３０１に、
ＡＤＤ２（３３０）とトリガ条件設定レジスタ３０２の
不正アクセス境界アドレス信号２（３３３）と、ＣＭＰ
２（３３２）と２入力ＡＮＤ３３７とをさらに有するこ
とである。

【００８５】すなわち、ＤＭＡコントローラ３０８の備
える転送先アドレスレジスタ３０９の出力端は、ＡＤＤ
１（３０４）およびＣＭＰ１（３０６）それぞれの一方
の入力端に共通に接続され、転送先アドレスレジスタ出
力信号を転送する。

【００８６】転送カウンタレジスタ３１１の出力端は、
ＡＤＤ１（３０４）の他方の入力端およびＡＤＤ２（３
３０）の一方の入力端に接続される。転送元アドレスレ
ジスタ３１０の出力端はＡＤＤ２（３３０）の他方の入
力端およびＣＭＰ２（３３２）の一方の入力端に接続さ
れる。

【００８７】トリガ条件設定レジスタ３０２の一方の出
力端はＣＭＰ１（３０６）のさらに他方の入力端に接続
され、トリガ条件設定レジスタ３０２の他方の出力端は
ＣＭＰ２（３３２）のさらに他方の入力端に接続され
る。

【００８８】ＣＭＰ１（３０６）およびＣＭＰ２（３３
２）それぞれの出力端は、ＡＮＤ３３７の２つの入力端
の対応する入力端に個別に接続されて構成する。

【００８９】それ以外の構成要素および接続関係は前述
した第１の実施の形態と同様であるからここでの構成の
説明は省略する。

【００９０】また、前述した第１の実施の形態で説明し
たトリガ設定手段１００の動作とＤＭＡレジスタ監視割
り込み信号１１５を受け取ったＣＰＵ１１６およびトレ
ース機能１１９の動作は同じであり、また、トレースメ
モリ１２０への記録状態も同様であるから、それらの動
作の説明はここでは省略する。

【００９１】図４およびその動作説明用のフローチャー
トを示した図５を併せて参照すると、まず、第１の実施
の形態と同様に、トリガ条件設定レジスタ３０２に不正
アクセス境界アドレスを設定する（処理ステップＳ１
１）。

【００９２】ＣＰＵ１１６によりＤＭＡコントローラ３
０８の転送先アドレスレジスタ３０９、転送元アドレス
レジスタ３１０、転送カウンタレジスタ３１１、転送モ
ードレジスタ３１２にデータ設定が行われる（処理ステ
ップＳ１２）。

【００９３】データが設定された転送先アドレスレジス
タ３０９の内容は、転送先アドレスレジスタ信号３２１
として、ＤＭＡレジスタ監視部３０１のＡＤＤ１（３０
４）およびＣＭＰ１（３０６）にそれぞれ出力される
（処理ステップＳ１３）。

【００９４】転送元アドレスレジスタ３１０の内容は、
転送元アドレスレジスタ信号３３４としてＤＭＡレジス
タ監視部３０１のＡＤＤ２（３３０）およびＣＭＰ２
（３３２）にそれぞれ出力される（処理ステップＳ１
４）。

【００９５】転送カウンタレジスタ３１１の内容は、転
送カウンタレジスタ信号３２２としてＡＤＤ１（３０
４）およびＡＤＤ２（３３０）にそれぞれ出力される
（処理ステップＳ１５）。

【００９６】ＡＤＤ１（３０４）は、転送先アドレスレ
ジスタ信号３２１と転送カウンタレジスタ信号３２２と
を加算し、その結果の転送修了信号３０５をＣＭＰ１
（３０６）に出力する（処理ステップＳ１６）。

【００９７】ＡＤＤ２（３３０）は、転送元アドレスレ
ジスタ信号３３４と転送カウンタレジスタ信号３２２と
を加算し、その結果の転送修了信号３３１をＣＭＰ２
（３３２）に出力する（処理ステップＳ１７）。

【００９８】ＣＭＰ１（３０６）は、転送先アドレスレ
ジスタ信号３２１および転送修了信号３０５を不正アク
セス境界アドレス信号３０７と比較する（処理ステップ
Ｓ１８）。

【００９９】比較の結果、不正アクセス境界アドレス信
号３０７と転送修了信号３０５とが等しいか、不正アク
セス境界アドレス信号３０７よりも転送修了信号３０５
が大きい場合、あるいは不正アクセス境界アドレス信号
３０７と転送先アドレスレジスタ信号３２１とが等しい
か、不正アクセス境界アドレス信号３０７よりも転送先
アドレスレジスタ信号３２１が小さい場合に転送先レジ
スタ監視割り込み信号３３５をＡＮＤ３３７に出力する
（処理ステップＳ１９）。

【０１００】一方、ＣＭＰ２（３３２）は、転送元アド
レスレジスタ信号３３４および転送修了信号３３１を不
正アクセス境界アドレス信号３３３と比較する（処理ス
テップＳ２０）。

【０１０１】不正アクセス境界アドレス信号３３３と転
送修了信号３３１とが等しいか、不正アクセス境界アド
レス信号３３３よりも転送修了信号３３１が大きい場
合、あるいは不正アクセス境界アドレス信号３３３と転
送元アドレスレジスタ信号３３４とが等しいか、不正ア
クセス境界アドレス信号３３３よりも転送元アドレスレ
ジスタ信号３３４が小さい場合に、転送元レジスタ監視
割り込み信号３３６をＡＮＤ３３７に出力する（処理ス
テップＳ２１）。

【０１０２】ＡＮＤ３３７は転送先レジスタ監視割り込
み信号３３５と転送元レジスタ監視割り込み信号３３６
とが共に不正アクセス検出状態であるときに、ＤＭＡレ
ジスタ監視割り込み信号３１５を出力する（処理ステッ
プＳ２２）。

【０１０３】上述した処理により、転送元アドレスと転
送先アドレスとの関連によって不正アクセスとなる場合
についても検出ができる。

【０１０４】この場合に不正アクセス境界アドレス信号
３０７と不正アクセス境界アドレス信号３３３とは、１
アドレスを示すものでも、アドレス範囲を表すもので
も、さらに複数のアドレス範囲を表すものでもかまわな
い。

【０１０５】次に、本発明の第３の実施の形態を説明す
る。

【０１０６】第３の実施の形態における構成を示した図
６を参照すると、上述した図４に示す第２の実施の形態
における構成との相違点は、ＤＭＡレジスタ監視部４０
１に、トリガ条件設定レジスタ４０２の転送モード条件
信号４３８とＣＭＰ３（４３９）とをさらに有し、ＡＮ
Ｄ４４１を３入力としたことである。

【０１０７】すなわち、ＤＭＡコントローラ４０８の備
える転送先アドレスレジスタ４０９の出力端は、ＡＤＤ
１（４０４）およびＣＭＰ１（４０６）それぞれの一方
の入力端に共通に接続される。

【０１０８】転送カウンタレジスタ４１１の出力端は、
ＡＤＤ１（４０４）の他方の入力端およびＡＤＤ２（４
３０）の一方の入力端に接続される。転送元アドレスレ
ジスタ４１０の出力端はＡＤＤ２（４３０）の他方の入
力端およびＣＭＰ２（４４０）の一方の入力端に接続さ
れる。

【０１０９】トリガ条件設定レジスタ４０２の一方の出
力端はＣＭＰ１（４０６）のさらに他方の入力端に接続
され、トリガ条件設定レジスタ４０２の他方の出力端は
ＣＭＰ２（４４０）のさらに他方の入力端に接続され、
トリガ条件設定レジスタ４０２のさらに他方の出力端は
ＣＭＰ３（４３９）の他方の入力端に接続される。

【０１１０】ＣＭＰ１（４０６）、ＣＭＰ２（４４０）
およびＣＭＰ３（４３９）それぞれの出力端は、ＡＮＤ
４４１の３つの入力端の対応する入力端に個別に接続さ
れて構成する。

【０１１１】それ以外の構成要素および接続関係は前述
した第１の実施の形態と同様であるからここでの構成の
説明は省略する。

【０１１２】また、前述した第１の実施の形態で説明し
たトリガ設定手段１００の動作とＤＭＡレジスタ監視割
り込み信号１１５を受け取ったＣＰＵ１１６およびトレ
ース機能１１９の動作は同じであり、また、トレースメ
モリ１２０への記録状態も同様であるから、それらの動
作の説明はここでは省略する。

【０１１３】図６およびその動作説明用フローチャート
を示した図７を併せて参照すると、ここでも、まず初め
に、第１の実施の形態と同様に、トリガ条件設定レジス
タ４０２に不正アクセス境界アドレスを設定する（処理
ステップＳ３１）。

【０１１４】ＤＭＡコントローラ４０８の転送先アドレ
スレジスタ４０９、転送元アドレスレジスタ４１０、転
送カウンタレジスタ４１１、転送モードレジスタ４１２
にデータ設定が行われる（処理ステップＳ３２）。

【０１１５】データが設定された転送先アドレスレジス
タ４０９の内容は転送先アドレスレジスタ信号４２１と
してＤＭＡレジスタ監視部４０１のＡＤＤ１（４０４）
およびＣＭＰ１（４０６）に出力される（処理ステップ
Ｓ３２）。

【０１１６】転送元アドレスレジスタ４１０の内容は、
転送元アドレスレジスタ信号４３４としてＤＭＡレジス
タ監視部４０１のＡＤＤ２（４３０）およびＣＭＰ２
（４４０）に出力される（処理ステップＳ３３）。

【０１１７】転送カウンタレジスタ４１１の内容は、転
送カウンタレジスタ信号４２２としてＡＤＤ１（４０
４）とＡＤＤ２（４３０）にそれぞれ出力される（処理
ステップＳ３４）。

【０１１８】転送モードレジスタ４１２の内容は、転送
モードレジスタ信号４３７としてＤＭＡレジスタ監視部
４０１のＣＭＰ３（４３９）に出力される（処理ステッ
プＳ３５）。

【０１１９】ＡＤＤ１（４０４）は、転送先アドレスレ
ジスタ信号４２１と転送カウンタレジスタ信号４２２と
を加算し、その結果の転送修了信号４０５をＣＭＰ１
（４０６）に出力する（処理ステップＳ３６）。

【０１２０】ＡＤＤ２（４３０）は、転送元アドレスレ
ジスタ信号４３４と転送カウンタレジスタ信号４２２と
を加算し、その結果を転送修了信号４３１としてＣＭＰ
２（４４０）に出力する（処理ステップＳ３７）。

【０１２１】転送終了信号４０５を受けたＣＭＰ１（４
０６）は、転送先アドレスレジスタ信号４２１および転
送修了信号４０５を不正アクセス境界アドレス信号４０
７と比較する（処理ステップＳ３８）。

【０１２２】比較した結果、不正アクセス境界アドレス
信号４０７と転送修了信号４０５とが等しいか、不正ア
クセス境界アドレス信号４０７よりも転送修了信号４０
５が大きい場合、あるいは不正アクセス境界アドレス信
号４０７と転送先アドレスレジスタ信号４２１とが等し
いか、不正アクセス境界アドレス信号４０７よりも転送
先アドレスレジスタ信号４２１が小さい場合に、転送先
レジスタ監視割り込み信号４３５をＡＮＤ４４１に出力
する（処理ステップＳ３９）。

【０１２３】一方、転送終了信号４３１を受けたＣＭＰ
２（４４２）は、転送元アドレスレジスタ信号４３４お
よび転送修了信号４３１を、不正アクセス境界アドレス
信号４３３と比較する（処理ステップＳ４０）。

【０１２４】比較した結果、不正アクセス境界アドレス
信号４３３と転送修了信号４３１とが等しいか、不正ア
クセス境界アドレス信号４３３よりも転送修了信号４３
１が大きい場合、あるいは不正アクセス境界アドレス信
号４３３と転送元アドレスレジスタ信号４３４とが等し
いか、不正アクセス境界アドレス信号４３３よりも転送
元アドレスレジスタ信号４３４が小さい場合に、転送元
レジスタ監視割り込み信号４３６をＡＮＤ４４１に出力
する（処理ステップＳ４０）。

【０１２５】他方、ＣＭＰ３（４３９）は、転送モード
レジスタ信号４３７と転送モード条件信号４３８とを比
較し、その結果が一致した場合に、転送モード監視割り
込み信号４３２をＡＮＤ４４１に出力する（処理ステッ
プＳ４１）。

【０１２６】ＡＮＤ４４１は、転送先レジスタ監視割り
込み信号４３５と転送元レジスタ監視割り込み信号４３
６と転送モード監視割り込み信号４３２とが共に不正ア
クセス検出状態であるときに、ＤＭＡレジスタ監視割り
込み信号４１５を出力する（処理ステップＳ４２）。

【０１２７】上述した処理により、転送元アドレスと転
送先アドレスと転送モードとの関係により不整アクセス
となる場合についても検出できる。その場合、不正アク
セス境界アドレス信号４０７および不正アクセス境界ア
ドレス信号４３３は、それぞれ１アドレスを示すもので
も、アドレス範囲を表すものでも、さらに複数のアドレ
ス範囲を表すものでもかまわない。

【０１２８】また、転送モード条件信号４３８について
は、ＤＭＡの転送モードに関る各種の設定ができるもの
とする。

【０１２９】次に、本発明の第４の実施の形態を説明す
る。

【０１３０】第４の実施の形態の構成を示した図８
（ａ）を参照すると、本発明の不正アクセス検出装置
は、減算器（以下、ＳＵＢと称す）５１１とＣＭＰ５１
３とＡＮＤ５１５とを有するＤＭＡレジスタ監視装置５
０１と、転送先アドレスレジスタ５０３と転送元アドレ
スレジスタ５０４と転送カウンタレジスタ５０５と転送
モードレジスタ５０６とを有するＤＭＡコントローラ５
０２とを備える。

【０１３１】ＤＭＡレジスタ監視装置５０１は、ＳＵＢ
５１１の２つの入力端の一方には転送先アドレスレジス
タ５０３が接続され、他方の入力端には転送カウンタレ
ジスタ５０５の出力端が接続されるとともに、ＳＵＢ５
１１の出力端はＣＭＰ５１３の一方の入力端に接続され
る。

【０１３２】ＣＭＰ５１３の他方の入力端には転送元ア
ドレスレジスタ５０４の出力端が接続される。ＣＭＰ５
１３の出力端はＡＮＤ５１５の一方の入力端に接続さ
れ、他方の入力端には転送モードレジスタ５０６の出力
端が接続される構成を備える。

【０１３３】前述した第１〜第３の実施の形態との相違
点は、トリガ条件設定手段およびトリガ条件設定レジス
タを削除したことである。

【０１３４】一方、転送範囲を説明するための図を示し
た図８（ｂ）を参照すると、本実施の形態では、転送元
アドレスが転送先アドレスよりも上位側に設定されてい
る場合に対応している。

【０１３５】すなわち、転送元アドレスは下位アドレス
へと転送アドレスを変化させ、転送先アドレスは上位ア
ドレスへと転送アドレスを変化させる場合に、それぞれ
の変化範囲内にアドレスの転送重複領域が発生する。こ
の転送重複領域が生じる状態での不正アクセスを検出す
る手段を提供する例である。

【０１３６】第４の実施の形態を説明するためのフロー
チャートを示した図９を参照すると、ここではトリガ条
件設定レジスタを持たないので、初めにＤＭＡコントロ
ーラ５０２の転送先アドレスレジスタ５０３、転送元ア
ドレスレジスタ５０４、転送カウンタレジスタ５０５、
転送モードレジスタ５０６にそれぞれデータの設定が行
われる。データが設定された各レジスタの内容はＤＭＡ
レジスタ監視部５０１に出力される（処理ステップＳ５
１）。

【０１３７】すなわち、転送先アドレスレジスタ５０３
の内容は、転送先アドレスレジスタ信号５０７としてＳ
ＵＢ５１１に出力される（処理ステップＳ５２）。

【０１３８】転送元アドレスレジスタ５０４の内容は、
転送元アドレスレジスタ信号５０４としてＣＭＰ５１３
に出力される（処理ステップＳ５３）。

【０１３９】転送カウンタレジスタ５０５の内容は、転
送カウンタレジスタ信号５０９としてＳＵＢ５１１に出
力される。転送モードレジスタ５０６の内容は、転送モ
ードレジスタ信号５１０としてＡＮＤ５１５に出力され
る（処理ステップＳ５４）。

【０１４０】ＳＵＢ５１１は、転送先アドレスレジスタ
信号５０７から転送カウンタレジスタ信号５０９を減算
し、転送先修了アドレス信号５１２としてＣＭＰ５１３
に出力する（処理ステップＳ５５）。

【０１４１】ＣＭＰ５１３は、入力された転送元アドレ
スレジスタ信号５０８と転送先修了アドレス信号５１２
との値を比較して、転送元アドレスレジスタ信号５０８
が転送修了アドレス信号５１２より大きいか等しい場合
に、転送アドレス監視割り込み信号５１４をＡＮＤ５１
５に出力する（処理ステップＳ５６）。

【０１４２】ＡＮＤ５１５は転送モードレジスタ信号５
１０および転送アドレス監視割り込み信号５１４が共に
不正アクセス検出状態であるときにＤＭＡレジスタ監視
割り込み信号５１６を出力する（ステップＳ５７）。

【０１４３】上述した第４の実施の形態では、転送元ア
ドレスが転送先アドレスより上位側に設定されていて、
転送元は下位アドレスへと転送アドレスを変化させ、転
送先は上位アドレスへと変化させる場合に転送重複領域
が発生するため、このような状態を検出するには図８
（ａ）の構成にすることによりハードウェア量を削減す
ることができる。

【０１４４】

【発明の効果】第１の効果は、ＤＭＡコントローラの転
送設定レジスタ内容を監視することにより、実際にＤＭ
Ａ転送が始まる前に不正転送を検出するため、トレース
メモリに記録される情報は不正アクセスを発生させるＤ
ＭＡコントローラの転送設定レジスタへの設定状況が記
録されるため現象の確認を直ちに行うことができる。

【０１４５】第２の効果は、ＤＭＡ転送の結果による問
題発生を待たなくても現象の把握が可能となることも現
象の早期把握の手助けとなる。

【０１４６】第３の効果は、ＤＭＡ転送自体がが発生し
ないためデータの破壊も発生しないことである。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示す構成図であ
る。

【図２】本発明の第１の実施の形態の動作説明用のフロ
ーチャートである。

【図３】（ａ）本発明におけるＤＭＡ転送の説明用タイ
ミングチャートである。（ｂ）本発明におけるトレースメモリのトレースデータ
記録状態を示す図である。

【図４】本発明の第２の実施の形態を示した構成図であ
る。

【図５】本発明の第２の実施の形態の動作説明用のフロ
ーチャートである。

【図６】第３の実施の形態における構成を示した図であ
る。

【図７】第３の実施の形態の動作説明用フローチャート
である。

【図８】（ａ）第４の実施の形態における構成を示した
図である。（ｂ）転送範囲を説明するための図を示した図である。

【図９】第４の実施の形態の動作説明用フローチャート
である。

【図１０】従来のデバッグ方式の一例の構成を示した図
だる。

【図１１】（ａ）トレースメモリ６２２への書き込み動
作の比較タイミングチャートである。（ｂ）トレースデータ記録状態を示した図である。

【符号の説明】

１００，６００トリガ条件設定手段１０１，３０１，４０１ＤＭＡレジスタ監視部１０２，３０２，４０２，６０３トリガ条件設定レ
ジスタ１０３トリガ設定信号１０４，６０６ＡＤＤ３０４，４０４ＡＤＤ１３３０，４３０ＡＤＤ２１０５，３０５，３３１，４０５，４３１転送修了
信号１０６，５１３，６０８ＣＭＰ３０６，４０６ＣＭＰ１４４０ＣＭＰ２４３９ＣＭＰ３１０７，３０７，３３３，４０７，４３３不正アク
セス境界アドレス信号１０８，３０８，４０８，５０２，６１０ＤＭＡコ
ントローラ１０９，３０９，４０９，５０３，６１１転送先ア
ドレスレジスタ１１０，３１０，４１０，５０４，６１２転送元ア
ドレスレジスタ１１１，３１１，４１１，５０５，６１３転送カウ
ンタレジスタ１１２，３１２，４１２，５０６，６１４転送モー
ドレジスタ１１３，６１５バスアドレス１１４，６１６ＲＡＭ１１５，３１５，４１５，５１６ＤＭＡレジスタ監
視割り込み信号１１６，６１８ＣＰＵ１１７，６１９割り込みハンドラ遷移信号１１８，６２０割り込みハンドラ１１９，６２１トレース機能１２０，６２２トレースメモリ１２１，３２１，４２１，５０７転送先アドレスレ
ジスタ信号１２２，３２２，４２２，５０９転送カウンタレジ
スタ信号２００ＣＰＵ計算２０１設定１２０２転送許可２０３転送１２０４転送Ｎ２０５記録内容２０６未記録内容３３４，４３４，５０８転送元アドレスレジスタ信
号３３５，４３５転送先レジスタ監視割り込み信号３３６，４３６転送元レジスタ監視割り込み信号３３７，４４１，５１５ＡＮＤ４３８転送モード条件信号４３２転送モード監視割り込み信号５０１ＤＭＡレジスタ監視部５０７アドレスレジスタ信号５０８転送元アドレスレジスタ信号４３７，５１０転送モードレジスタ信号５１１ＳＵＢ５１２転送先修了アドレス信号５１４転送アドレス監視割り込み信号５１５ＡＮＤ６０２バスアドレス監視部６０７＋１した値の信号６０９格納されている値６１７バスアドレス監視割り込み信号７００ＣＰＵ計算処理期間７０１設定１７０２転送許可７０３転送１７０４転送Ｎ７０５未記録内容７０６記録内容

Claims

【特許請求の範囲】

【請求項１】中央演算処理装置と、ディー・エム・エ
ー（ＤＭＡ）コントローラの有するデータ転送設定レジ
スタ内容を監視するとともに、前記データ転送設定レジ
スタ内容が外部から与えるトリガ条件と一致した場合
に、不正アクセス検出信号を出力するＤＭＡレジスタ監
視部と、不正アクセス条件を設定するためのトリガ条件
設定手段とを備えたことを特徴とするＤＭＡコントロー
ラの不正アクセス検出装置。
【請求項２】中央演算処理装置と、ディー・エム・エ
ー（ＤＭＡ）コントローラが備えるデータ転送設定レジ
スタ内容を監視するとともに、前記データ転送設定レジ
スタ内容が外部から与えるトリガ条件と一致した場合
に、前記中央演算処理装置の動作を記録するトレース回
路の動作停止信号を出力するＤＭＡレジスタ監視部と、
不正アクセス条件を設定するためのトリガ条件設定手段
とを備えたことを特徴とするＤＭＡコントローラの不正
アクセス検出装置。
【請求項３】中央演算処理装置と、ディー・エム・エ
ー（ＤＭＡ）コントローラが備える転送設定レジスタ内
容を監視するとともに、外部から与えるトリガ条件と一
致した場合に、前記中央演算処理装置への割り込み信号
を出力するＤＭＡレジスタ監視部と、前記割り込み信号
発生時に分岐するデバッグハンドラと、不正アクセス条
件を設定するためのトリガ条件設定手段とを備えたこと
を特徴とするＤＭＡコントローラの不正アクセス検出装
置。
【請求項４】中央演算処理装置と、ディー・エム・エ
ー（ＤＭＡ）コントローラが備える転送設定レジスタ内
容を監視するとともに、転送先アドレスおよび転送元ア
ドレスの監視結果が共に不正アドレスを検出したときと
さらに転送モードレジスタの監視結果も併せて不正アド
レスを検出したときと転送モードレジスタおよび転送先
アドレスレジスタの監視結果が不正アドレスを検出した
ときとのそれぞれの特定条件の下で不正アクセス検出信
号を出力するＤＭＡレジスタ監視部とを備えたことを特
徴とするＤＭＡコントローラの不正アクセス検出装置。
【請求項５】中央演算処理装置と、主記憶手段のＲＡ
Ｍと、前記中央演算処理装置のプログラム実行によりそ
れぞれ対応する値が設定される、転送先アドレスレジス
タと転送元アドレスレジスタと転送カウンタレジスタと
転送モードレジスタとを有するＤＭＡコントローラと、
予め定める不正アクセス境界アドレスを設定するための
トリガ設定信号を出力するトリガ条件設定手段と、前記
トリガ設定信号により前記不正アクセス境界アドレスが
設定されるトリガ条件設定レジスタと前記転送先アドレ
スレジスタおよび前記転送カウンタレジスタの内容を加
算する加算器とその加算器の加算結果で得られる転送終
了信号および前記転送カウンタレジスタの内容を前記不
正アクセス境界アドレスとそれぞれ比較し、それぞれの
比較結果が一致したとき、前記加算結果の転送終了信号
が大きいときまたは前記転送カウンタレジスタの内容が
大きいときのいずれかで、それぞれ割込み信号を前記中
央演算処理装置および前記トレースメモリへ出力する比
較器とを有するＤＭＡレジスタ監視手段とを備えること
を特徴とするＤＭＡコントローラの不正アクセス検出装
置。
【請求項６】前記不正アクセス境界アドレスを示す信
号は、１アドレス、アドレス範囲または複数のアドレス
範囲の何れにも対応する請求項５記載のＤＭＡコントロ
ーラの不正アクセス検出装置。
【請求項７】前記トレースメモリは、前記中央演算処
理装置の計算、前記ＤＭＡコントローラの各レジスタの
設定、データ転送許可の各内容を順次記録し、前記デー
タ転送許可の内容が記録された時点で新たな書き込みを
禁止する機能を有する請求項５記載のＤＭＡコントロー
ラの不正アクセス検出装置。
【請求項８】禁止された前記新たな書き込みが、前記
データ転送許可に対応して転送が予定されたデータであ
る請求項７記載のＤＭＡコントローラの不正アクセス検
出装置。
【請求項９】前記ＤＭＡレジスタ監視手段が、前記ト
リガ設定信号により第１および第２の不正アクセス境界
アドレスが設定されるトリガ条件設定レジスタと、前記
転送先アドレスレジスタおよび前記転送カウンタレジス
タの内容を加算する第１の加算器と、その加算結果で得
られる第１の転送終了信号および前記転送先アドレスレ
ジスタの内容を前記第１の不正アクセス境界アドレスと
それぞれ比較し、それぞれの比較結果が一致したとき、
前記第１の転送終了信号が大きいときまたは前記転送先
アドレスレジスタの内容が小さいときのいずれかで、そ
れぞれ第１の割込み信号を発生する第１の比較器と、前
記転送元アドレスレジスタおよび前記転送カウンタレジ
スタの内容を加算する第２の加算器と、その加算結果で
得られる第２の転送終了信号および前記転送元アドレス
レジスタの内容を前記第２の不正アクセス境界アドレス
とそれぞれ比較し、それぞれの比較結果が一致したと
き、前記第２の転送終了信号が大きいときまたは前記転
送元アドレスレジスタの内容が小さいときのいずれか
で、それぞれ第２の割込み信号を発生する第２の比較器
と、前記第１および前記第２の割込み信号が共に不正ア
クセス検出状態の時にＤＭＡレジスタ割込み信号を発生
する論理回路と、を備える請求項５記載のＤＭＡコント
ローラの不正アクセス検出装置。
【請求項１０】前記転送元アドレスおよび前記転送先
アドレスの双方に起因して発生する不正アクセスの検出
機能を有する請求項９記載のＤＭＡコントローラの不正
アクセス検出装置。
【請求項１１】前記第１および前記第２の不正アクセ
ス境界アドレスを示す信号は、１アドレス、アドレス範
囲または複数のアドレス範囲の何れにもそれぞれ対応す
る請求項９記載のＤＭＡコントローラの不正アクセス検
出装置。
【請求項１２】前記ＤＭＡレジスタ監視手段が、前記
トリガ設定信号により第１、第２および第３の不正アク
セス境界アドレスが設定されるトリガ条件設定レジスタ
と、前記転送先アドレスレジスタおよび前記転送カウン
タレジスタの内容を加算する第１の加算器と、その加算
結果で得られる第１の転送終了信号および前記転送先ア
ドレスレジスタの内容を前記第１の不正アクセス境界ア
ドレスとそれぞれ比較し、それぞれの比較結果が一致し
たとき、前記第１の転送終了信号が大きいときまたは前
記転送先アドレスレジスタの内容が小さいときのいずれ
かで、それぞれ第１の割込み信号を発生する第１の比較
器と、前記転送元アドレスレジスタおよび前記転送カウ
ンタレジスタの内容を加算する第２の加算器と、その加
算結果で得られる第２の転送終了信号および前記転送元
アドレスレジスタの内容を前記第２の不正アクセス境界
アドレスとそれぞれ比較し、それぞれの比較結果が一致
したとき、前記第２の転送終了信号が大きいときまたは
前記転送元アドレスレジスタの内容が小さいときのいず
れかで、それぞれ第２の割込み信号を発生する第２の比
較器と、前記転送モードレジスタの内容を前記第３の不
正アクセス境界アドレスと比較し、比較結果が一致した
とき第３の割込み信号を発生する第３の比較器と、前記
第１、前記第２および前記第３の割込み信号が共に不正
アクセス検出状態の時にＤＭＡレジスタ割込み信号を発
生する論理回路とを備える請求項５記載のＤＭＡコント
ローラの不正アクセス検出装置。
【請求項１３】前記ＤＭＡレジスタ監視手段が、前記
転送先アドレスレジスタから前記転送カウンタレジスタ
の内容を減算する減算器と、その減算結果の転送先修正
信号および前記転送元アドレスレジスタの内容を比較
し、その比較結果が一致したときまたは前記転送元アド
レスレジスタの内容が大きいときのいずれかで、それぞ
れ割込み信号を発生する比較器と、前記転送モードレジ
スタの内容と前記割込み信号が共に不正アクセス検出状
態の時にＤＭＡレジスタ割込み信号を発生する論理回路
とを備える請求項５記載のＤＭＡコントローラの不正ア
クセス検出装置。
【請求項１４】前記転送元アドレスが前記転送先アド
レスよりも上位側に設定されていて、前記転送元アドレ
スは下位アドレスへ転送アドレスを変化させ、前記転送
先アドレスは上位アドレスへ変化させる場合に発生する
転送重複領域の発生状態を検出する機能を備える請求項
１３記載のＤＭＡコントローラの不正アクセス検出装
置。
【請求項１５】中央演算処理装置と、ディー・エム・
エー（ＤＭＡ）レジスタ監視部とトリガ条件設定手段と
を有するＤＭＡコントローラとを備え、前記ＤＭＡコン
トローラの有するデータ転送設定レジスタ内容を監視す
るとともに、前記データ転送設定レジスタ内容が外部か
ら与えられかつ前記トリガ条件設定手段に設定されたト
リガ条件と一致した場合に、前記ＤＭＡレジスタ監視部
から割込み信号を発生して不正アクセスを検出すること
を特徴とするＤＭＡコントローラの不正アクセス検出方
法。
【請求項１６】中央演算処理装置と、前記中央演算処
理装置の動作を記録するトレース回路と、不正アクセス
条件を設定するためのトリガ条件設定手段を有するディ
ー・エム・エー（ＤＭＡ）レジスタ監視部と、データ転
送設定レジスタを有するＤＭＡコントローラとを備え、
前記データ転送設定レジスタ内容が前記中央演算処理装
置から与えられかつ前記トリガ条件設定手段に設定され
たトリガ条件と一致した場合に、前記ＤＭＡレジスタ監
視部から割込み信号を発生して前記トレース回路の動作
を停止させることを特徴とするＤＭＡコントローラの不
正アクセス検出方法。
【請求項１７】中央演算処理装置と、不正アクセス条
件を設定するためのトリガ条件設定手段を有するディー
・エム・エー（ＤＭＡ）レジスタ監視部と、前記中央演
算処理装置からデータが設定されるデータ転送設定レジ
スタを有するＤＭＡコントローラと、割り込み信号発生
時に分岐する不正アクセス解析用のデバッグハンドラと
を備え、前記データ転送設定レジスタ内容を監視すると
ともに、前記トリガ条件設定手段に設定されたトリガ条
件と一致した場合に、前記ＤＭＡレジスタ監視部から割
込み信号を発生して前記デバッグハンドラに分岐するこ
とを特徴とするＤＭＡコントローラの不正アクセス検出
方法。
【請求項１８】中央演算処理装置と、トレースメモリ
を有するトレース手段と、主記憶手段のＲＡＭと、転送
先アドレスレジスタと転送元アドレスレジスタと転送カ
ウンタレジスタと転送モードレジスタとを有するディー
・エム・エー（ＤＭＡ）コントローラと、トリガ条件設
定手段と、トリガ条件設定レジスタと前記転送先アドレ
スレジスタおよび前記転送カウンタレジスタの内容を加
算する第１の加算器とその加算器の加算結果で得られる
第１の転送終了信号および前記転送カウンタレジスタの
内容を前記不正アクセス境界アドレスとそれぞれ比較
し、比較結果が一致したときに割込み信号を出力する第
１の比較器とを有する第１のＤＭＡレジスタ監視手段と
を用いて、前記トリガ条件設定手段により前記トリガ条
件設定レジスタに不正アクセス境界アドレスを設定する
処理ステップと、前記中央演算処理装置のプログラム実
行により前記ＤＭＡコントローラの前記転送先アドレス
レジスタ、前記転送元アドレスレジスタ、前記転送カウ
ンタおよび転送モードレジスタにそれぞれ設定を行う処
理ステップと、設定された前記転送先アドレスレジスタ
の内容を読み出し前記第１の加算器および前記第１の比
較器に送る処理ステップと、前記転送カウンタレジスタ
の内容を読み出し前記第１の比較器に送る処理ステップ
と、前記第１の加算器が前記第１の転送終了信号を前記
第１の比較器に送る処理ステップと、前記トリガ設定レ
ジスタが不正アクセス境界アドレスを前記第１の比較器
に送る処理ステップと、前記第１の比較器が前記転送先
アドレスレジスタの内容および前記第１の転送修了信号
を前記不正アクセス境界アドレス信号と大小比較し予め
定める所定の条件に一致すると次のステップへ進み不一
致なら前記ＤＭＡコントローラの各レジスタへ設定する
ステップへ戻る大小判定処理ステップと、前記中央演算
処理装置は前記割り込み信号を受け取ると割り込みハン
ドラに遷移して処理を行い前記ＤＭＡの転送処理を停止
させ、前記トレース手段は前記割り込み信号を受け取る
と前記トレースメモリへの書き込みを停止する処理ステ
ップとを備えることを特徴とするＤＭＡコントローラの
不正アクセス検出方法。
【請求項１９】前記予め定める所定の条件を求める前
記大小判定処理ステップは、前記不正アクセス境界アド
レス信号および前記第１の転送修了信号が等しいか、前
記不正アクセス境界アドレス信号より前記第１の転送修
了信号が大きい場合、あるいは前記不正アクセス境界ア
ドレスおよび前記転送先アドレスレジスタ信号が等しい
か、前記不正アクセス境界アドレス信号より前記転送先
アドレスレジスタ信号が小さい場合に、割り込み信号を
前記中央演算処理装置および前記トレースメモリに出力
する処理ステップとを備える請求項１８記載のＤＭＡコ
ントローラの不正アクセス検出方法。
【請求項２０】前記第１のＤＭＡレジスタ監視部に代
えて、第２の加算器と第２の比較器と多入力論理回路と
をさらに備える第２のＤＭＡレジスタ監視部を用いて、
前記転送先アドレスレジスタの内容を前記第２の比較器
に送る処理ステップと、前記転送カウンタレジスタおよ
び前記転送元アドレスレジスタそれぞれの内容を、個別
に前記第２の比較器に送る処理ステップと、前記第２の
加算器が前記転送元アドレスレジスタおよび前記転送カ
ウンタレジスタそれぞれの内容の加算結果で得られる第
２の転送修了信号を前記第２の比較器に出力する処理ス
テップと、前記第２の比較器が前記転送元アドレスレジ
スタの内容および前記第２の転送修了信号を前記トリガ
条件設定レジスタに新たに追加設定された第２の不正ア
クセス境界アドレスと比較する処理ステップと、前記第
２の不正アクセス境界アドレスが、前記第２の転送修了
信号と等しいかまたは小さい場合、あるいは前記第２の
不正アクセス境界アドレスが、前記転送元アドレスレジ
スタの内容と等しいかまたは大きい場合に、割り込み信
号を前記論理回路に出力する処理ステップと、前記多入
力論理回路が、前記第１および前記第２の比較器それぞ
れの比較結果が共に不正アクセス検出状態であるときに
割り込み信号を出力する処理ステップとを、さらに備え
る請求項１８記載のＤＭＡコントローラの不正アクセス
検出方法。
【請求項２１】前記第２のＤＭＡレジスタ監視部に代
えて、第３の比較器をさらに備える第３のＤＭＡレジス
タ監視部を用いて、前記第３の比較器が前記転送モード
レジスタの内容と前記トリガ条件設定レジスタに新たに
追加設定された転送モード条件信号との比較結果を前記
論理回路に出力する処理ステップとをさらに備える請求
項２０記載のＤＭＡコントローラの不正アクセス検出方
法。
【請求項２２】中央演算処理装置と、トレースメモリ
を有するトレース手段と、主記憶手段のＲＡＭと、転送
先アドレスレジスタと転送元アドレスレジスタと転送カ
ウンタレジスタと転送モードレジスタとを有するディー
・エム・エー（ＤＭＡ）コントローラと、トリガ条件設
定手段と、トリガ条件設定レジスタと前記転送先アドレ
スレジスタおよび前記転送カウンタレジスタの内容を加
算する第１の加算器とその加算器の加算結果で得られる
第１の転送終了信号および前記転送カウンタレジスタの
内容を前記不正アクセス境界アドレスとそれぞれ比較
し、比較結果が一致したときに割込み信号を出力する第
１の比較器とを有する第１のＤＭＡレジスタ監視手段と
を用いて、前記トリガ条件設定手段により前記トリガ条
件設定レジスタに不正アクセス境界アドレスを設定する
処理ステップと、前記中央演算処理装置のプログラム実
行により前記ＤＭＡコントローラの前記転送先アドレス
レジスタ、前記転送元アドレスレジスタ、前記転送カウ
ンタおよび転送モードレジスタにそれぞれ設定を行う処
理ステップと、設定された前記転送先アドレスレジスタ
の内容を読み出し前記第１の加算器および前記第１の比
較器に送る処理ステップと、前記転送カウンタレジスタ
の内容を読み出し前記第１の比較器に送る処理ステップ
と、前記第１の加算器が前記第１の転送終了信号を前記
第１の比較器に送る処理ステップと、前記トリガ設定レ
ジスタが不正アクセス境界アドレスを前記第１の比較器
に送る処理ステップと、前記第１の比較器が前記第１の
転送修了信号を前記不正アクセス境界アドレス信号と大
小比較し予め定める所定の条件に一致すると次のステッ
プへ進み不一致なら前記ＤＭＡコントローラの各レジス
タへ設定するステップへ戻る大小判定処理ステップと、
前記中央演算処理装置は前記割り込み信号を受け取ると
割り込みハンドラに遷移して処理を行い前記ＤＭＡの転
送処理を停止させ、前記トレース手段は前記割り込み信
号を受け取ると前記トレースメモリへの書き込みを停止
する処理ステップとを、前記中央演算処理装置に実行さ
せるためのプログラム。
【請求項２３】前記予め定める所定の条件を求める前
記大小判定処理ステップは、前記不正アクセス境界アド
レス信号および前記第１の転送修了信号が等しいか、前
記不正アクセス境界アドレス信号より前記第１の転送修
了信号が大きい場合、あるいは前記不正アクセス境界ア
ドレスおよび前記転送先アドレスレジスタ信号が等しい
か、前記不正アクセス境界アドレス信号より前記転送先
アドレスレジスタ信号が小さい場合に、割り込み信号を
前記中央演算処理装置および前記トレースメモリに出力
する処理ステップとを前記中央演算処理装置に実行させ
るためのプログラム。
【請求項２４】前記第１のＤＭＡレジスタ監視部に代
えて、第２の加算器と第２の比較器と多入力論理回路と
をさらに備える第２のＤＭＡレジスタ監視部を用いて、
前記転送先アドレスレジスタの内容を前記第２の比較器
に送る処理ステップと、前記転送カウンタレジスタおよ
び前記転送元アドレスレジスタそれぞれの内容を、個別
に前記第２の比較器に送る処理ステップと、前記第２の
加算器が前記転送元アドレスレジスタおよび前記転送カ
ウンタレジスタそれぞれの内容の加算結果で得られる第
２の転送修了信号を前記第２の比較器に出力する処理ス
テップと、前記第２の比較器が前記転送元アドレスレジ
スタの内容および前記第２の転送修了信号を前記トリガ
条件設定レジスタに新たに追加設定された第２の不正ア
クセス境界アドレスと比較する処理ステップと、前記第
２の不正アクセス境界アドレスが、前記第２の転送修了
信号と等しいかまたは小さい場合、あるいは前記第２の
不正アクセス境界アドレスが、前記転送元アドレスレジ
スタの内容と等しいかまたは大きい場合に、割り込み信
号を前記論理回路に出力する処理ステップと、前記多入
力論理回路が、前記第１および前記第２の比較器それぞ
れの比較結果が共に不正アクセス検出状態であるときに
割り込み信号を出力する処理ステップとを、さらに備え
て、前記中央演算処理装置に実行させるためのプログラ
ム。
【請求項２５】前記第２のＤＭＡレジスタ監視部に代
えて、第３の比較器をさらに備える第３のＤＭＡレジス
タ監視部を用いて、前記第３の比較器が前記転送モード
レジスタの内容と前記トリガ条件設定レジスタに新たに
追加設定された転送モード条件信号との比較結果を前記
論理回路に出力する処理ステップをさらに備えて、前記
中央演算処理装置に実行させるためのプログラム。