KR100251046B1 - 대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법 - Google Patents

대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법 Download PDF

Info

Publication number
KR100251046B1
KR100251046B1 KR1019970034158A KR19970034158A KR100251046B1 KR 100251046 B1 KR100251046 B1 KR 100251046B1 KR 1019970034158 A KR1019970034158 A KR 1019970034158A KR 19970034158 A KR19970034158 A KR 19970034158A KR 100251046 B1 KR100251046 B1 KR 100251046B1
Authority
KR
South Korea
Prior art keywords
syspost
error
determination result
post
board
Prior art date
Application number
KR1019970034158A
Other languages
English (en)
Other versions
KR19990011173A (ko
Inventor
주석만
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970034158A priority Critical patent/KR100251046B1/ko
Publication of KR19990011173A publication Critical patent/KR19990011173A/ko
Application granted granted Critical
Publication of KR100251046B1 publication Critical patent/KR100251046B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 대칭형 다중처리장치 시스템에 포스트(POST:Power On Self Test)를 확대 적용하기 위한 방법에 관한 것으로, 각각 감시 RESET, 소프트웨어 RESET 및 스위치 RESET 상태 여부를 판정하여 그 판정 결과가 '예'이면 각각 다음 단계를 수행하고, 그 판정 결과가 '아니오'이면 각각 소프트웨어 RESET 처리 단계(S7)로 진행하는 단계(S1,S2,S3)와; 각 보드가 자신의 내부 H/W 자원을 검사하기 위해 POST를 수행하는 POST 수행 단계(S4)와; 상기 POST 수행단계(S4)에서의 에러 검출여부 판정결과에 따라 판정결과가 '예' 이면, 에러 처리 단계(S6)를 거친 후 소프트웨어 RESET 처리 단계(S7)로 진행하고, 상기 판정결과가 '아니오' 이면, 에러 처리 단계(S6)를 거치지 않고 소프트웨어 RESET 처리단계(S7)로 진행하는 단계(S5)와; 상기 단계(S5)의 판정 결과가 '예' 이면 에러처리를 수행하는 에러처리 단계(S6)와; 상기 판정결과가 '아니오' 이면, 수행하는 소프트웨어 RESET 처리 단계(S7)와; 상기 POST를 통과한 H/W 자원을 탐색하는 단계(S8)와; 상기 POST를 통과한 H/W 자원을 초기화하는 단계(S9)와; SysPOST 수행 단계(S50)를 포함하여 이루어지는 대칭형 다중처리장치 시스템에 POST를 확대 적용하기 위한 방법에 있어서,
상기 SysPOST 수행 단계(S50)는 SysPostFlag 의 존재여부를 판정하는 과정(S51)과; 그 판정 결과가 '예' 이면, SysPOST 초기화 과정(S52a),SysPOST 검사 과정(S52b), SysPOST 동기화 과정(S52c) 및 SysPOST 에러처리 과정(S52d)을 차례로 수행하는 SysPOST수행 과정(S52)과; 상기 SysPOST 수행 과정(S52)의 수행중 에러를 검출하였는 지의 여부를 판정하는 에러 검출과정(S53)과; 만일 상기 과정(S53)의 판정 결과가 '예' 이면 에러 처리를 수행하는 에러처리 과정(S54)과; 상기 과정(S53)의 판정 결과가 '아니오' 인 경우 H/W 자원 재초기화를 수행H/W 자원 재초기화 과정(S55)과; 각 보드들이 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅하기 위한 준비과정을 수행하고, 상기 단계(S51)에서 SysPostFlag의 존재여부에 대한 판정 결과가 '아니오' 이면, 초기화가 완료된 각 보드들이 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅하기 위한 준비과정을 수행하는 과정을 포함한다.

Description

대칭형 다중처리장치 시스템에 포스트를 확대 적용하기 위한 방법
본 발명은 대칭형 다중처리장치 시스템에 POST(Power On Self Test)를 확대 적용하기 위한 방법에 관한 것으로 특히, 전원 인가시 기본적으로 수행되어 보드내의 특정 하드웨어 자원만을 검사대상으로 하던 POST를 대칭형 다중 처리 장치 시스템에 확대 적용하여 시스템 동작중 발생 가능한 보드내의 특정 하드웨어 및 시스템내의 특정 보드에 대한 에러 검출 능력을 향상시킨 대칭형 다중처리장치 시스템에 POST를 확대 적용하기 위한 방법에 관한 것이다.
일반적으로 퍼스널 컴퓨터에서 중대형 시스템에 이르는 컴퓨터 시스템에서는 동작상의 신뢰성이 컴퓨터 시스템을 평가하는 가장 기본적이고 중요한 요소이다.
특히, 은행 업무등과 같이 컴퓨터 시스템을 사용하는 업무 용도에 따라, 동작중인 컴퓨터 시스템이 하드웨어(H/W) 오류(error/fault)에 의한 기능 이상을 보일 때 사용하는 업무에 미치는 영향은 치명적이라 할 수 있다.
따라서, 지금까지 개발되어 사용중인 모든 컴퓨터 시스템에서는 H/W 오류를 신속, 정확하게 검출하기 위한 하나의 수단으로 시스템에 전원을 인가하면 기본적으로(default) 수행되는 프로그램이 설계 내장되었다.
POST의 특징은 다음과 같이 간략하게 기술할 수 있다.
-주어진 짧은 시간에 해당 H/W 자원을 검사해야 한다.
-POST의 수행완료/실패(pass/fail) 여부에 따라 모니터링 프로그램 및 디버거등과 같은 차상위 프로그램 사용가능 여부가 결정된다.
-에러가 발생한 H/W 자원에 대한 정확한 오류 정보를 사용자에게 전달하는 기능을 가지고 있어야 한다.
도 2는 종래 기술에 의한 POST 흐름도이다.
여기서, S는 POST 흐름도의 각 단계를 나타낸다.
도시된 바와 같이, 시스템에 전원을 인가하면 슬롯에 장착된 각 보드는 모니터 ROM에 내장된 프로그램 코드를 판독하여 실행한다.
즉, 단계(S1,S2,S3)는 각각 감시(Watch) RESET, 소프트웨어 RESET 및 스위치 RESET 상태 여부를 판정한다.
상기 단계(S1,S2,S3)에서의 판정 결과가 '예'이면, 상기 단계(S1,S2,S3)는 각각 상기 단계(S1,S2,S3)의 다음 단계를 수행한다.
따라서 상기 단계(S3)에서의 판정 결과가 '예' 이면 상기 POST를 수행하기 위해 POST 수행 단계(S4)로 진행한다.
상기 단계(S4)는, 각 H/W 자원이 장착된 자신의 내부 H/W 자원을 검사하기 위해 POST를 수행하는 단계이다.
그후, 상기 POST 수행단계(S4)에서 에러를 검출하였는 지의 여부를 판정한다(S5).
상기 단계(S5)에서의 판정 결과가 '예' 이면, 상기 검출된 에러를 처리하여 사용자로 하여금 알 수 있게 하는 에러 처리 단계(S6)를 거친 후 소프트웨어 RESET 처리 단계(S7)로 진행한다.
상기 단계(S5)에서의 판정 결과가 '아니오' 이면, 에러 처리 단계(S6)를 거치지 않고 소프트웨어 RESET 처리 단계(S7)로 진행한다.
반면에, 상기 단계(S1,S2,S3)에서의 판정 결과가 각각 '아니오'이면, 상기 단계(S1,S2,S3)는 각각 소프트웨어 RESET 처리 단계(S7)로 간다.
단계(S8)에서는 POST를 통과한 H/W 자원을 탐색한다. 그후, 단계(S9)에서는상기 POST를 통과한 H/W 자원을 초기화한다. 상기 단계(S9)에서 초기화되는 H/W 자원에는 인터럽트 컨트롤러, 로컬 버스 컨트롤러, 외부 버스컨트롤러 등이 있다.
상기 단계(S1) 내지 단계(S9)를 거쳐 초기화가 완료되면 각 보드들은 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅 하기 위한 준비를 한다.
상기한 바와 같이 POST는 모니터링 프로그램의 일부(도 2 참조)로서 존재하며 모니터링 프로그램이 내장된 PROM(Programmable Read Only Memory), 즉 부팅PROM(bootPROM)에서 해당 단위 보드에 있는 처리장치(CPU, processor)가 POST 프로그램 코드를 수행하여 보드내의 H/W자원을 검사한다.
POST가 수행 완료된 단위 보드는 동작상의 주요기능을 검증 받은 것으로 간주하여 차상위 시스템 프로그램을 로드하여 필요한 역할을 수행한다.
상기한 바와 같이 POST는 모든 컴퓨터 시스템에 기본적으로 장착되는 프로그램으로 전원 인가시 필수적으로 시행되며, 대칭형 다중 처리장치 시스템(symmetric multi-processor system)에도 동일하게 적용되어 각 처리장치가 장착된 보드마다 전원인가시 POST가 실행된다.
그러나 지금까지 구현/사용 되어온 POST는 처리장치가 장착된 보드를 중심으로 그 내부의 H/W 자원만을 국한적으로 검사하여 각 보드가 가지고 있는 외부와 연결되는 외부 버스 인터페이스/백플레인 인터페이스(external bus interface / backplane interface)는 검사대상에서 제외되거나 이 인터페이스에 대해 부분적이고 제한적인 기능검사만을 수행하였다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 종래의 POST가 개별 보드내의 H/W 자원만을 검사 대상으로 하여 오류 검증을 진행하여 온 데 비해 검사 대상을 시스템에 장착된 모든 처리 장치가 장착된 보드로 확장하여 오류 검사 영역 확대, 검사 능력 강화, 시스템 신뢰성 확보에 기여 및 오류 조기 검출 기능을 갖는 강력한 에러 검출 프로그램을 제공하는 것을 목적으로 한다.
도 1은 대칭형 다중처리 시스템 블록도.
도 2는 종래 기술에 의한 포스트 흐름도.
도 3은 본 발명에 따른 대칭형 다중처리장치 시스템에 확대 적용한 포스트 흐름도.
상기와 같은 목적을 달성하기 위해, 본 발명은 각각 감시 RESET, 소프트웨어 RESET 및 스위치 RESET 상태 여부를 판정하여 그 판정 결과가 '예'이면 각각 다음 단계를 수행하고, 그 판정 결과가 '아니오'이면 각각 소프트웨어 RESET 처리 단계(S7)로 진행하는 단계(S1,S2,S3)와; 각 보드가 자신의 내부 H/W 자원을 검사하기 위해 POST를 수행하는 POST 수행 단계(S4)와; 상기 POST 수행단계(S4)에서의 에러 검출 여부 판정 결과에 따라 판정 결과가 '예' 이면, 에러 처리 단계(S6)를 거친 후 소프트웨어 RESET 처리 단계(S7)로 진행하고, 상기 판정 결과가 '아니오' 이면, 에러 처리 단계(S6)를 거치지 않고 소프트웨어 RESET 처리 단계(S7)로 진행하는 단계(S5)와; 상기 단계(S5)의 판정 결과가 '예' 이면 수행하는 에러처리 단계(S6)와; 상기 판정 결과가 '아니오' 이면, 수행하는 소프트웨어 RESET 처리 단계(S7)와; 상기 POST를 통과한 H/W 자원을 탐색하는 단계(S8)와; 상기 POST를 통과한 H/W 자원을 초기화하는 단계(S9)와; SysPOST 수행 단계(S50)를 포함하여 이루어지는 대칭형 다중처리장치 시스템에 POST를 확대 적용하기 위한 방법에 있어서,
상기 SysPOST 수행 단계(S50)는 SysPostFlag 의 존재여부를 판정하는 과정(S51)과; 그 판정 결과가 '예' 이면, SysPOST 초기화 과정(S52a), SysPOST 검사 과정(S52b), SysPOST 동기화 과정(S52c) 및 SysPOST 에러처리 과정(S52d)을 차례로 수행하는 SysPOST수행 과정(S52)과; 상기 SysPOST 수행 과정(S52)에서 에러를 검출하였는 지의 여부를 판정하는 에러 검출과정(S53)과; 만일 상기 과정(S53)의 판정 결과가 '예' 이면 에러 처리를 수행하는 에러처리 과정(S54);과 상기 과정(S53)의 판정 결과가 '아니오' 인 경우 H/W 자원 재초기화를 수행H/W 자원 재초기화 과정(S55)과; 각 보드들이 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅하기 위한 준비과정(S56)을 수행하고,
상기 단계(S51)에서 SysPostFlag의 존재여부에 대한 판정 결과가 '아니오' 이면, 초기화가 완료된 각 보드들이 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅하기 위한 준비과정(S56)을 수행하는 과정을 포함한다.
일반적으로, 대칭형 다중 처리장치 시스템은 공유자원의 하나인 공유 메모리에 대한 액세스를 기본으로 하고 있으므로 POST 실행시 공유자원을 액세스하기 위한 외부버스 인터페이스에 대한 기능 검사가 반드시 이루어져야 한다. 따라서, 본 발명은 상기 도 2를 참조하여 설명한 종래기술의 단계(S1 내지 S9)를 수행한 후 SysPOST 단계(S50)를 더 수행한다.
특히 본 발명의 실시예에서 설명되는 삼성전자주식회사제조의 대칭형 다중 처리장치 시스템인 SSM8000의 각 처리장치가 가진 백플레인 버스 인터페이스/스트링 인터페이스에 대한 기능검사는 종래의 POST에 의한 검사대상에서 제외된다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 대칭형 다중처리 시스템 블록도이고 도 3은 본 발명에 따른 대칭형 다중처리장치 시스템에 확대 적용한 POST 흐름도이다.
도 3에서 S는 각 단계를 나타내며, 단계(S11 내지 S19)는 상기 도 2를 참조하여 설명한 종래기술의 단계(S1 내지 S9)와 동일하다.
따라서, 상기 종래기술의 단계(S1 내지 S9)를 거쳐 개별 보드내의 H/W 자원만을 검사 대상으로 하여 오류 검증을 진행한 후, 시스템에 장착된 모든 처리 장치가 장착된 보드로 확장하여 오류 검사 영역 확대, 검사 능력 강화, 시스템 신뢰성 확보에 기여 및 오류 조기 검출 기능을 수행하는 SysPOST 수행 단계(S50)를 수행한다.
먼저, 상기 SysPOST 단계(S50)의 SysPostFlag 판정 과정(S51)에서는, SysPostFlag 의 존재여부를 판정한다.
만일 상기 과정(S51)의 판정 결과가 '예' 이면, SysPOST 수행 과정(S52)을 수행한다. 여기서, SysPOST 수행 과정(S52)은 SysPOST 초기화 과정(S52a),SysPOST 검사 과정(S52b), SysPOST 동기화 과정(S52c) 및 SysPOST 에러 처리 과정(S52d)을 차례로 수행한다.
그 후, 과정(S53)에서, 상기 SysPOST 수행 과정(S52)의 수행중 에러를 검출하였는 지의 여부를 판정한다.
과정(S54)에서는, 만일 상기 과정(S53)의 판정 결과가 '예' 이면 에러 처리를 수행한다.
과정(S55)에서는 상기 과정(S53)의 판정 결과가 '아니오' 인 경우 H/W 자원 재초기화을 수행한다.
이렇게하여 상기 과정(S51 내지 S55)을 수행한 후 , 각 보드들이 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅하기 위한 준비 과정(S56)을 수행한다.
그리고 상기 과정(S51)에서 SysPostFlag의 존재여부에 대한 판정 결과가 '아니오' 이면, 상기 단계(S1 내지 S9)를 거쳐 초기화가 완료된 각 보드들이 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅 하기 위한 준비과정(S56)을 수행한다.
상기한 바와 같이 본 발명은 기존 POST와는 상이하게 POST개념을 다중 처리장치 시스템의 시스템 레벨로 확대한 SysPOST(시스템 POST)이다.
상기 SysPOST 수행 과정(S52)은 크게 SysPOST 초기화 과정(S52a),SysPOST 검사 과정(S52b), SysPOST 동기화 과정(S52c) 및 SysPOST 에러처리 과정(S52d)으로 구성된다.
이를 더욱 상세히 설명한다.
1. SysPOST 초기화 과정(S52a)
상기 SysPOST 초기화 과정(S52a)은 상기 SysPOST 단계(S50)수행시 마스터로 동작하는 보드에 의해 수행되는 과정이다. 이 마스터 보드는 상기한 바와 같이 메모리 보드에 설정된 값을 바탕으로 결정된다.
SysPOST 초기화 과정(S52a)에서 마스터 보드는 슬레이브 보드에 SysPOST 단계(S50)에 참가를 알리기 위해 인터럽트를 방송하고 SysPOST에 참가한 시스템의 각 보드들을 위해 검사환경을 설정한다.
2. SysPOST 검사 과정(S52b)
SysPOST 검사 과정(S52b)은 SysPOST 단계(S50)에 참가한 모든 처리장치 보드들이 주어진 순서에 따라 H/W 자원의 기능 검사를 수행하는 과정이다.
이 과정(S52b)은 외부 버스 인터페이스가 가지고 있는 기능을 검증하는 것이 목적이다. 따라서, 과정(S52b)은 데이터 전송 (data transfer) 테스트 프로그램, 잠금 테스트(lock test) 프로그램, 인터페이스 테스트 프로그램 및 캐쉬 테스트 프로그램등과 같은 검사 프로그램으로 이루어져 있다.
3. SysPOST 동기화 과정(S52c)
상기 과정들(S51 내지 S56)을 포함하는 SysPOST 단계(S50)에는 여러개의 처리장치 보드들이 참가하므로 다음과 같은 목적으로 참가한 각각의 처리장치 보드들간에 대해 동기화를 진행한다.
동기화하는 하나의 목적은 검사부담(test load)을 최대화하기 위해 검사에 참가한 처리장치 보드들이 동시에 검사를 수행하도록 하는 것이고,
다른 목적은 처리장치 보드들이 정상적으로 검사를 진행하고 있는지를 체크하는 것이다.
4. SysPOST 에러처리 과정(S52d)
SysPOST 에러처리 과정(S52d)에서는 검사도중 발생하는 에러를 처리하여 사용자로 하여금 이를 알 수 있게함과 아울러 발생한 에러에 대처할 수 있게 한다.
이를 위해 메모리 보드의 특정영역에 정의된 형식(format)으로 에러 관련 정보를 저장한다.
이하, 본 발명의 기능동작을 설명하기 위해 삼성전자주식회사에서 개발한 다중처리 장치 시스템(SSM8000)을 예로 들어 설명한다.
SSM8000 시스템은 도 1에 도시된 바와 같이 백플레인 버스를 중심으로 각 슬롯에 처리장치 보드들인 중앙처리장치, I/O 처리장치 및 메모리들이 장착되는 형태로 구성된다.
중앙처리장치 보드와 I/O 처리장치 보드에는 각각 CPU가 내장되어 있다.
중앙처리장치 보드는 메모리 보드로부터 코드/데이터를 읽어 이를 수행/변환 하여 필요한 임무를 수행한다.
I/O 처리장치 보드는 디스크를 비롯한 각종 I/O 장치를 관리하고, 중앙처리장치 보드가 원하는 코드/데이터를 메모리 보드로 로드하는 기능과 메모리 보드로부터 데이터를 읽어 디스크에 저장하는 등의 기능을 수행한다.
시스템에 전원을 인가하면 슬롯에 장착된 각 보드는 모니터 ROM에 내장된코드를 읽어 실행한다.
이때 각 보드는 내부의 H/W 자원을 검사하는 POST를 수행한다.
POST를 통과하면 인터럽트 컨트롤러, 로컬 버스 컨트롤러, 외부 버스컨트롤러 등과 같은 H/W 자원을 초기화하게 된다.
초기화가 완료되면 각 보드들은 SysPOST를 수행할 때 필요한 마스터 보드를 선정하기 위해 메모리 보드가 초기화 되었는지 확인한 후 자신의 슬롯 어드레스를 메모리 보드의 특정영역에 기록하여 마스터 보드를 선정하는 자료를 제공한다.
이 제공된 자료를 바탕으로 마스터 보드가 선정되면 , 마스터 보드는 슬롯에 장착된 모든 처리장치 보드메모리 보드를 제외한 모든 처리장치 보드에 특정 인터럽트를 방송하여 SysPOST의 슬레이브 보드로 동작하도록 메시지를 보낸다.
인터럽트를 받은 각 보드들은 SysPOST를 진행하는데 SysPOST에서는 외부 버스의 기능 동작 상태를 검증하는 것이 주 목적이므로 메모리 보드를 중심으로 각 보드가 메모리 보드를 주어진 순서에 따라 액세스하면서 발생하는 에러를 검출하여 디버깅 정보를 제공하도록 설계되었다.
SysPOST를 통과한 각 보드들은 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅하기 위한 준비를 수행한다.
본 발명이 가장 큰 특징은 보드내의 H/W 자원만을 검사대상으로 하던 기존 POST 개념을 다중처리 장치 시스템에 적용한 것이다.
즉 , 여러 장의 보드들이 슬롯에 장착되는 환경에서 POST를 통합적으로 실행하여 보드내의 특정 H/W 자원의 에러 검출 뿐만 아니라 시스템내의 보드들중 에러가 발생한 보드를 검출할 수 있게 되었다.
POST 개념을 단위 보드에서 여러 보드들로 구성된 단위 시스템으로 확대 적용할 수 있고, 대칭형 다중 처리장치 시스템에 SysPOST를 적용하여 보다 짧은 시간내에 H/W 기능동작을 검증할 수 있다.

Claims (1)

  1. 각각 감시 RESET, 소프트웨어 RESET 및 스위치 RESET 상태 여부를 판정하는 단계(S1,S2,S3)로서 그 판정 결과가 '예'이면 각각(S2,S3,S4)단계를 차례로 수행하고, 상기 판정 결과가 '아니오'이면 각각 소프트웨어 RESET 처리 단계(S7)로 진행하는 상기 단계(S1,S2,S3)와;
    각 보드가 자신의 내부 H/W 자원을 검사하기 위해 POST를 수행하는 POST 수행 단계(S4)와;
    상기 POST 수행단계(S4)에서의 에러 검출 여부 판정 결과에 따라 판정 결과가 '예' 이면, 에러 처리 단계(S6)를 거친 후 소프트웨어 RESET 처리 단계(S7)로 진행하고, 상기 판정 결과가 '아니오' 이면, 에러 처리 단계(S6)를 거치지 않고 소프트웨어 RESET 처리 단계(S7)로 진행하는 단계(S5)와;
    상기 단계(S5)의 판정 결과가 '예' 이면 수행하는 에러처리 단계(S6)와;
    상기 판정 결과가 '아니오' 이면, 수행하는 소프트웨어 RESET 처리 단계(S7)와;
    상기 POST를 통과한 H/W 자원을 탐색하는 단계(S8)와;
    상기 POST를 통과한 H/W 자원을 초기화하는 단계(S9)와
    SysPOST 수행 단계(S50)를 포함하여 이루어지는 대칭형 다중처리장치 시스템에 POST를 확대 적용하기 위한 방법에 있어서,
    상기 SysPOST 수행 단계(S50)는,
    SysPostFlag 의 존재여부를 판정하는 과정(S51)과;
    상기 과정(S51)의 판정 결과가 '예' 이면,
    SysPOST 초기화 과정(S52a),SysPOST 검사 과정(S52b), SysPOST 동기화 과정(S52c) 및 SysPOST 에러처리 과정(S52d)으로 구성된 SysPOST수행 과정(S52)과
    상기 SysPOST 수행 과정(S52)의 수행중 에러를 검출하였는 지의 여부를 판정하는 에러 검출과정(S53)과;
    만일 상기 과정(S53)의 판정 결과가 '예' 이면 에러 처리를 수행하는 에러처리 과정(S54)과;
    상기 과정(S53)의 판정 결과가 '아니오' 인 경우 H/W 자원 재초기화를 수행H/W 자원 재초기화 과정(S55)과
    초기화가 완료된 각 보드들이 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅하기 위한 준비과정(S56)을 수행하고,
    상기 단계(S51)에서 SysPostFlag의 존재여부에 대한 판정 결과가 '아니오' 이면,
    초기화가 완료된 각 보드들이 모니터 프롬프트를 디스플레이하고 차상위 H/W 또는 O/S를 부팅하기 위한 준비과정(S56)을 포함하여 이루어지는 것을 특징으로 하는,
    대칭형 다중처리장치 시스템에 POST를 확대 적용하기 위한 방법.
KR1019970034158A 1997-07-22 1997-07-22 대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법 KR100251046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970034158A KR100251046B1 (ko) 1997-07-22 1997-07-22 대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034158A KR100251046B1 (ko) 1997-07-22 1997-07-22 대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법

Publications (2)

Publication Number Publication Date
KR19990011173A KR19990011173A (ko) 1999-02-18
KR100251046B1 true KR100251046B1 (ko) 2000-04-15

Family

ID=19515245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034158A KR100251046B1 (ko) 1997-07-22 1997-07-22 대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법

Country Status (1)

Country Link
KR (1) KR100251046B1 (ko)

Also Published As

Publication number Publication date
KR19990011173A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
US6336185B1 (en) Use of other processors during BIOS boot sequence to minimize boot time
US6216226B1 (en) Method and system for dynamically selecting a boot process within a data processing system
KR101019209B1 (ko) 임베디드 소프트웨어의 인터페이스 자동 추출 장치 및 그방법
US8261140B2 (en) Uninitialized memory detection using error correction codes and built-in self test
US5768585A (en) System and method for synchronizing multiple processors during power-on self testing
EP2037368A2 (en) Simulation of program execution to detect problem such as deadlock
US4493078A (en) Method and apparatus for testing a digital computer
US5638382A (en) Built-in self test function for a processor including intermediate test results
US6550019B1 (en) Method and apparatus for problem identification during initial program load in a multiprocessor system
CN102521105B (zh) 一种开机自检信息输出方法、虚拟机管理器和处理器
US6725396B2 (en) Identifying field replaceable units responsible for faults detected with processor timeouts utilizing IPL boot progress indicator status
JP2004259258A (ja) 改良された診断実行器およびその方法
US7404178B2 (en) ROM-embedded debugging of computer
US8639919B2 (en) Tracer configuration and enablement by reset microcode
US11625316B2 (en) Checksum generation
Parasyris et al. A framework for evaluating software on reduced margins hardware
US20060075274A1 (en) Method and apparatus for enabling run-time recovery of a failed platform
CN110955566B (zh) 侦错方法
Venton et al. A Linux-based tool for hardware bring up, Linux development, and manufacturing
US7100027B1 (en) System and method for reproducing system executions using a replay handler
KR100251046B1 (ko) 대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법
US7139954B1 (en) Method and apparatus for testing a computing device with memory using test program code
US7130785B2 (en) System and method for detecting accesses to non-existing hardware entities using architectural simulation
US7237166B2 (en) System and method for evaluating a multiprocessor system using a random bus traffic generation technique
JP2003281076A (ja) Ｄｍａコントローラの不正アクセス検出装置、不正アクセス検出方法およびそのプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee